ftn novi sad - kelm · 8-mar-07 ftn novi sad merni instrumenti - digitalna elektronika 3....

8-Mar-07

FTN Novi SadMerni instrumenti - Digitalna elektronika

3. IMPLEMENTACIJA KOMBINACIONE

LOGIKEdr Zoran Mitrović

8-Mar-07 Merni instrumenti - Digitalna elektronika 2

Implementacija kombinacione logike

Logika u dva nivoaImplementacija logike u dva nivoaNAND/NOR

Logika u više nivoaFaktorisane formeI-ili-ne (and-or-invert) gejtovi

Vremensko ponašanjeKašnjenja gejtovaProblemi (gličevi)

Regularna logikaMultiplekseriDekoderiPAL/PLAROM


Implementacija logike u dva nivoa

Zbir proizvoda (Sum-of-products)AND gejtovi za formiranje izraza sa proizvodima (minterm-ovi)OR gejtovi formiraju sumu

Proizvodi zbirova (Product-of-sums)OR gejtovi za formiranje izrazasa zbirovima (maxterm-ovi)AND gejtovi formiraju proizvod


Logika u dva nivoa korišćenjem NAND gejtova

Zameniti minterm AND gejtove NAND gejtovimaDodati kompenzujuće inverzije na ulaze OR gejtova


Logika u dva nivoa korišćenjem NAND gejtova (nastavak)

OR gejtovi sa invertovanim ulazima su NAND gejtde Morganovo pravilo: A' + B' = (A • B)'

Logika u dva nivoa sa NAND-NAND mrežomInvertovani ulazi se ne računajuU tipičnom kolu inverzija se uradi jednom, pa se takav signal distribuira


Logika u dva nivoa korišćenjem NOR gejtova

Zameniti maxterm OR gejtove NOR gejtovimaDodati kompenzujuće inverzije na ulazima AND gejtova


Logika u dva nivoa korišćenjem NOR gejtova (nastavak)

AND gejt sa invertovanim ulazima je NOR gejtde Morganovo pravilo: A' • B' = (A + B)'

Mreža NOR-NOR u dva nivoaInvertovani ulazi se ne računajuU tipičnom kolu inverzija se uradi jednom, pa se takav signal distribuira


OR

NAND NAND

OR AND

NOR NOR

AND

Logika u dva nivoa korišćenjem NAND i NOR gejtova

NAND-NAND i NOR-NOR mrežede Morgan-ov zakon: (A + B)'= A' • B'

(A • B)' = A' + B'drugačije napisano: A + B = (A' • B')’

(A • B) = (A' + B')'

Drugim rečima ––OR je isto što i NAND sa komplementiranim ulazimaAND je isto što i NOR sa komplementiranim ulazimaNAND je isto što i OR sa komplementiranim ulazimaNOR je isto što i AND sa komplementiranim ulazima


A

B

C

D

Z

A

B

C

D

Z

NAND

NAND

NAND

Konverzija između formi

Konverzija iz mreža AND i OR u mreže NAND i NORUvesti potrebne inverzije (“kružiće")

Svaki uvedeni “kružić" mora da ima odgovarajući “kružić"

Konzervacija (održanje) inverzijaNe menja logičku funkciju

Primer: AND/OR u NAND/NAND


Z = [ (A • B)' • (C • D)' ]'= [ (A' + B') • (C' + D') ]'= [ (A' + B')' + (C' + D')' ]= (A • B) + (C • D)

Konverzija između formi (nastavak)

Primer: verifikovati ekvivalenciju dve forme

A

B

C

D

Z

A

B

C

D

Z

NAND

NAND

NAND


Step 2očuvati

“kružiće"

Step 1očuvati

“kružiće"

NOR

NOR

NOR

\A

\B

\C

\D

Z

NOR

NORA

B

C

D

Z


Primer: mapirati AND/OR mrežu u NOR/NOR mrežuA

B

C

D

Z


Z = { [ (A' + B')' + (C' + D')' ]' }'= { (A' + B') • (C' + D') }'= (A' + B')' + (C' + D')'= (A • B) + (C • D)


Primer: dokazati ekvivalenciju dve forme

A

B

C

D

Z

NOR

NOR

NOR

\A

\B

\C

\D

Z


ABC

DE

FG

X

Logika u više nivoa

x = A D F + A E F + B D F + B E F + C D F + C E F + GRedukovana forma zbir proizvoda je već uprošćena6 x 3-ulaza AND gejt + 1 x 7-ulaza OR gejt (možda ne postoje!)25 žica (19 spoljašnjih plus 6 unutrašnjih žica)

x = (A + B + C) (D + E) F + GFaktorisana forma – negacija se piše kao zbir proizvoda u dva nivoa1 x 3-ulaza OR gejt, 2 x 2-ulaza OR gejt, 1 x 3-ulaza AND gejt10 žica (7 spoljašnjih plus 3 unutrašnje žice)


Nivo 1 Nivo 2 Nivo 3 Nivo 4

PočetnaAND-OR

mrežaA

CD

B

B\C

F

Uvođenje i konzervacija

kružića A

CD

B

B\C

F

Ponovo crtanje sa konvencionalnim NAND gejtovima A

CD

\B

B\C

F

Konverzija logike u više nivoa u NAND gejtove

F = A (B + C D) + B C'


Nivo 1 Nivo 2 Nivo 3 Nivo 4

A

CD

B

B\C

FpočetnaAND-OR

mreža

Uvođenje ikonzervacija

kružića A

C

DB

B

\C

F

Ponovno crtanjeuz konvencionalne

NOR gejtove\A

\C\D

B

\BC

F

Konverzija logike u više nivoa u NOR gejtove

F = A (B + C D) + B C'


A

XBCD

F(a)

početno kolo

A

XBCD

F(b)

dodati dvostruki kružići na ulazima

\D

A

\XBC

F(c)

distribuirani kružići i uočene neusklađenosti

\D

AX

BC

F\X

(d)

ubacivanje invertora da se isprave neusklađenosti

Konverzija između formi

Primer


&

&+2x2 AOI gejt

simbol

&

&+3x2 AOI gejt

simbol

NAND NAND Invert

moguća implementacija

AB

CD

Z

AND OR Invert

logčki koncept

AB

CD

Z

I-ILI-NE (AND-OR-Invert) gejtovi

AOI funkcija: tri nivoa logike — AND, OR, InvertViše gejtova "pakovanih" kao jedan blok


0 1

1 0

A

B

&

&+

A'

B'A

B

F

Konverzija u AOI forme

Opšta procedura za pakovanje u AOI formuIzračunati komplement funkcije u formu zbir proizvodaGrupisanjem nula u karnoovoj mapi

Primer: XOR implementacija––A xor B = A' B + A B'AOI forma: F = (A' B' + A B)'


svaki implementiran kao jedan 2x2 AOI gejt

Primeri korišćenja AOI gejtova

Primer: F = B C' + A C' + A BF' = A' B' + A' C + B' CImplementirano kao 2-ulazni AOI gejt sa 3 faktora

F = (A + B) (A + C') (B + C')F' = (B' + C) (A' + C) (A' + B')Implementirano kao 2-ulazni OAI gejt sa 3 faktora

Primer: 4-bitna funkcija jednakostiZ = (A0B0+A0'B0')(A1B1+A1'B1')(A2B2+A2'B2')(A3B3+A3'B3')

0 1

0 0

1 1

1 0C

B

A


visoki nivo kad je A0 ≠ B0niski nivo kad je A0 = B0

ako su svi ulazi na niskom nivoutada je Ai = Bi, i=0,...,3

izlaz Z na visokom nivou

konzervacija kružića

A0B0

A1B1

A2B2

A3B3

&

&+

&

&+

&

&+

&

&+

NOR Z

Primeri korišćenja AOI gejtova (nastavak)

Primer: AOI implementacija 4-bitne funkcije jednakosti


Pregled logike u više nivoa

PrednostiKola mogu da budu manjaGejtovi imaju manji fan-in (broj ulaza)Kola mogu da budu brža

ManeTeže se projektujuAlati za optimizaciju nisu tako dobri kao za kola u dva nivoaAnaliza je složenija


Vremensko ponašanje kombinacionih mreža

Talasni obliciVizualizacija vrednosti na signalnim provodnicima u vremenuKorisno da se objasni sled događaja (promene vrednosti)

Alati za simulaciju se koriste za kreiranje ovih talasnih oblika

Ulazi simulatora uključuju gejtove i konekcijeUlazni stimulusi, tj. talasni oblici ulaznih signala


Vremensko ponašanje kombinacionih mreža

Neki terminiKašnjenje gejta—vreme potrebno da se promeni izlaz nakon promene na ulazu⌧Min kašnjenje–tipično/nominalno kašnjenje–max kašnjenje⌧Projektovati za najgori slučaj

Rise time (vreme uspona)—vreme potrebno da izlaz promeni vrednost sa niskog na visoki nivoFall time (vreme pada)—vreme potrebno da izlaz promeni vrednost sa visokog na niski nivoPulse width (širina impulsa)—vreme za koje izlaz ostaje na niskom ili na visokom nivou između promena


F nije uvek 0impuls širine 3 kašnjenja gejta

D ostaje na visokom nivou za tri kašnjenja gejta nakon što se A promeni sa niskog na visoki nivo

FA B C D

Trenutne promene izlaza

Može biti korisno—kola za oblikovanje impulsaMože da bude problem—nepravilna funkcija kola (gličevi)Primer: kolo za oblikovanje impulsa

A' • A = 0kašnjenja imaju efekta na funkciju


nedefinisano na početku

zatvoren prekidač

otvoren prekidač

+

otvorenprekidač

otpornikA B

CD

Oscilatorno ponašanje

Još jedno kolo za oblikovanje signala


Gličevi

Gličevi: neželjene promene na izlazuJavljaju se kad različiti putevi kroz kolo imaju različite propagacije (kašnjenja)⌧Kao u kolu za oblikovanje impulsa koje je analizirano

Opasno ako logika prouzrokuje aktivnost kad je izlaz nestabilan⌧Ponekad treba garantovati odsustvo gličeva

Uobičajena rešenja1) Čekati dok se signali ne stabilizuju (korišćenjem signala takta): uobičajeno (najlakše za projektovanje kad postoji signal takta – sinhroni dizajn)2) Projektovati kola u kojima ne može da dođe do gličeva: ponekad neophodno (takt se ne koristi – asinhroni dizajn)


10 0

1 10 0

1 10 0

01 1

Tipovi gličeva

Statički 1-gličPromena na ulazu prouzrokuje da izlaz pređe sa 1 na 0 na 1

Statički 0-gličPromena na ulazu prouzrokuje da izlaz pređe sa 0 na 1 na 0

Dinamički gličPromena na ulazu prouzrokuje da izlaz napravi dvostruki prelaz sa 0 na 1 na 0 na 1 ILIsa 1 na 0 na 1 na 0


F

statički-0 glič statički-1 glič

A

B

S

S'

F

glič

AS

B

S'

Statički gličevi

Posledica toga što ulazni signal i njegov komplement u jednom trenutku imaju istu vrednost

Različiti putevi sa različitim kašnjenjima

Mogu da prouzrokuju da izlaz koji treba da ostane na istom nivou na trenutak promeni vrednostPrimer:


B2

A

C

B1

F

gličdinamički glič

B3

A

C

B

F

1

23

Dinamički gličevi

U kolu se nekad dupliraju signali, i dve kopije signala ponekad nemaju istu vrednost

Različiti putevi sa različitim kašnjenjima

Mogu da prouzrokuju da izlaz koji je trebalo da promeni vrednost promeni vrednost tri puta umesto jednomPrimer:


multiplekser demultiplekser 4x4 prekidač

kontrola kontrola

Spojevi

Direktna veza tačka-tačka između gejtovaSpojevi koje smo do sada videli

Vođenje jednog od više ulaza na jedan izlaz ---multiplekserVođenje jednog ulaza na jedan od više izlaza ---demultiplekser


Multiplekser i demultiplekser (Mux i Demux)

Implementacija multipleksera i demultiplekserapomoću prekidača

Može da se projektuje za prekidačku mrežu proizvoljne veličineKoristi se za implementaciju veza više izvora na više odredišta

A

B

Y

Z

A

B

Y

Z


višestruki ulazni izvori

višestruka izlazna odredišta

MUX

A B

Sum

Sa

Ss

Sb

B0

MUX

DEMUX

Multiplekser i demultiplekser (Mux i Demux) (nastavak)

Upotreba multipleksera/demultipleksera u multi-point vezama

B1A0 A1

S0 S1


dve alternativne formeza 2:1 Mux kombinacionu tabelu

funkcionalna forma

logička forma

A Z0 I01 I1

I1 I0 A Z0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1

Z = A' I0 + A I1

Multiplekseri/Selektori

Multiplekseri/Selektori: opšti koncept2n ulaza, n kontrolnih ulaza (zovu se "select"), 1 izlazKoristi se za vezu 2n tačaka u jednu tačkuKontrolna reč formira binarni indeks ulaza koji se vezuje na izlaz


2 -1

I0I1I2I3I4I5I6I7

A B C

8:1mux

ZI0I1I2I3

A B

4:1mux

ZI0I1

A

2:1mux Z

k=0

n

Multiplekseri/Selektori (nastavak)

2:1 mux: Z = A' I0 + A I14:1 mux: Z = A' B' I0 + A' B I1 + A B' I2 + A B I38:1 mux: Z = A'B'C'I0 + A'B'CI1 + A'BC'I2 + A'BCI3 +

AB'C'I4 + AB'CI5 + ABC'I6 + ABCI7U opštem slučaju, Z = Σ (mkIk)

u minterm skraćena forma za 2n:1 Mux


Implementacija multipleksera na nivou gejta

2:1 mux

4:1 mux


kontrolni signali B i C istovremeno birajujedan od I0, I1, I2, I3 i jedan od I4, I5, I6, I7

kontrolni signal A bira koji od multiplekserapobuđuje izlaz Z

alternativnaimplementacija

C

Z

A B

4:1mux

2:1mux

2:1mux

2:1mux

2:1mux

I4I5

I2I3

I0I1

I6I7

8:1mux

Kaskada multipleksera

Veliki multiplekseri se prave povezivanjem manjih

Z

I0I1I2I3

A

I4I5I6I7

B C

4:1mux

4:1mux

2:1mux

8:1mux

8-Mar-07 Merni instrumenti - Digitalna elektronika 37CA B

01234567

10100011

S2

8:1 MUX

S1 S0

F

Multiplekseri kao logika opšte namene

2n:1 multiplekser implementira bilo koju funkciju n promenljivih

Kad se promenljive koriste kao kontrolni ulazi iUlazi podataka vezani na 0 ili 1U suštini, lookup tabela

Primer:F(A,B,C) = m0 + m2 + m6 + m7

= A'B'C' + A'BC' + ABC' + ABC= A'B'(C') + A'B(C') + AB'(0) + AB(1)


A B C F0 0 0 10 0 1 00 1 0 10 1 1 01 0 0 01 0 1 01 1 0 11 1 1 1

C'

C'

0

1 A B

S1 S0

F0123

4:1 MUX

C'C'01

F

CA B

01234567

10100011

S2

8:1 MUX

S1 S0

Multiplekseri kao logika opšte namene (nastavak)

2n-1:1 mux može da implementira bilo koju funkciju n promenljivihKad se n-1 promenljivih koristi kao kontrolni ulazi iulazi podataka su vezani na poslednju promenljivu ili njen komplement

Primer:F(A,B,C) = m0 + m2 + m6 + m7

= A'B'C' + A'BC' + ABC' + ABC= A'B'(C') + A'B(C') + AB'(0) + AB(1)


n-1 mux kontrolnepromenljive

jedna muxpromenljiva

podataka

četiri mogućekonfiguracije redova kombinacione tabelemogu da se izraze kao funkcija In

izabrati A,B,C kao kontrolne promenljive

multiplekserskaimplementacija

I0 I1 . . . In-1 In F

. . . . 0 0 0 1 1

. . . . 1 0 1 0 1

0 In In' 1

Multiplekseri kao logika opšte namene (nastavak)

Generalizacija

Primer: F(A,B,C,D) implementirana preko 8:1 MUX

CA B

01234567

1D01D’DD’D’

S2

8:1 MUX

S1 S0

1 0

1 0

1 1

0 0D

A

1 1

0 1

0 1

1 0

B

C


1:2 Dekoder:O0 = G • S’O1 = G • S

2:4 Dekoder: O0 = G • S1’ • S0’O1 = G • S1’ • S0O2 = G • S1 • S0’O3 = G • S1 • S0

3:8 Dekoder: O0 = G • S2’ • S1’ • S0’O1 = G • S2’ • S1’ • S0O2 = G • S2’ • S1 • S0’O3 = G • S2’ • S1 • S0O4 = G • S2 • S1’ • S0’O5 = G • S2 • S1’ • S0O6 = G • S2 • S1 • S0’O7 = G • S2 • S1 • S0

Demultiplekseri/Dekoderi

Dekoderi/demultiplekseri: opšti konceptjedan ulaz podataka, n kontrolnih ulaza, 2n izlazaKontrolni ulazi (nazvani “select” (S)) predstavljaju binarni indeks izlaza na koji se vezuje ulazUlaz podataka se obično zove “enable” (G)


activno-visokenable

activno-nizakenable

activno-visokenable

activno-nizakenable

O0G

S

O1

O0\G

S

O1

S1

O2

O3

O0G

O1

S0 S1

O2

O3

O0\G

O1

S0

Implementacija demultipleksera na nivou gejta

1:2 Dekoderi

2:4 Dekoderi


demultiplekser generiše pogodneminterm-ove bazirane na kontrolnim signalima

(on "dekodira" kontrolne signale)

Demultiplekseri kao logika opšte namene

n:2n dekoder implementira bilo koju funkciju n promenljivih

Promenljive se koriste kao kontrolni ulaziEnable ulazi vezani na 1 iPogodni minterm-ovi sumirani da formiraju funkciju

A'B'C'A'B'CA'BC'A'BCAB'C'AB'CABC'ABC

CA B

01234567

S2

3:8 DEC

S1 S0

“1”


F1

F2

F3

Demultiplekseri kao logika opšte namene (nastavak)

F1 = A' B C' D + A' B' C D + A B C DF2 = A B C' D’ + A B CF3 = (A' + B' + C' + D')

A B

0 A'B'C'D'1 A'B'C'D2 A'B'CD'3 A'B'CD4 A'BC'D'5 A'BC'D6 A'BCD'7 A'BCD8 AB'C'D'9 AB'C'D10 AB'CD'11 AB'CD12 ABC'D'13 ABC'D14 ABCD'15 ABCD

4:16DECEnable

C D


0 A'B'C'D'E'1234567

S2

3:8 DEC

S1 S0

A B

0123S1

2:4 DEC

S0

F

012 A'BC'DE'34567

S2

3:8 DEC

S1 S0

EC D

0 AB'C'D'E'1234567 AB'CDE

Kaskada dekodera

5:32 decoder1x2:4 decoder4x3:8 decoders

3:8 DEC

01234567 ABCDE

EC D

S2 S1 S0 S2

3:8 DEC

S1 S0


• • •

ulazi

ANDmreža

• • •

izlazi

ORmrežaproduct

terms

Programmabilne logičke mreže (PLA)

Unapred pripremljeni blokovi za gradnju digitalnih sistema sa više AND/OR gejtova

U stvarnosti su NOR ili NAND”Personalizuju" se pravljenjemili raskidanjem spojeva između gejtovaBlok-dijagram programabilne mreže za formu zbir proizvoda


primer:F0 = A + B' C'F1 = A C' + A BF2 = B' C' + A BF3 = B' C + A

personalizovana matrica 1 = nekomplementiran u izrazu0 = komplementiran u izrazu– = ne učestvujeu izrazu

1 = izraz je povezan na izlaz0 = nema veze sa izlazom

ulazna strana:

izlazna strana:

product ulazi izlaziterm A B C F0 F1 F2 F3

AB 1 1 – 0 1 1 0B'C – 0 1 0 0 0 1AC' 1 – 0 0 1 0 0B'C' – 0 0 1 0 1 0A 1 – – 1 0 0 1

ponovljena upotreba izraza

Koncept dozvole (enable)

Deljeni “product terms” (proizvodni - hardverski izrazi) među izlazima


Pre programiranja

Sve moguće veze raspoložive pre “programiranja”U stvarnosti, svi AND i OR gejtovi su NAND


A B C

F1 F2 F3F0

AB

B'C

AC'

B'C'

A

Nakon programiranja

Neželjene veze se “spaljuju”Osigurač (normalno spojen, treba raskinuti neželjene)Anti-osigurač (normalno otvorena veza, treba napraviti željene spojeve)


notacija za implementacijuF0 = A B + A' B'F1 = C D' + C' D

AB+A'B'CD'+C'D

AB

A'B'

CD'

C'D

A B C D

Alternativni prikaz struktura sa velikim brojem ulaza (Fan-in)

Skraćena notacija—ne treba crtati sve žiceOznačava da je spoj prisutan; normalna žica je ulaz gejta


A B C F1 F2 F3 F4 F5 F60 0 0 0 0 1 1 0 00 0 1 0 1 0 1 1 10 1 0 0 1 0 1 1 10 1 1 0 1 0 1 0 01 0 0 0 1 0 1 1 11 0 1 0 1 0 1 0 01 1 0 0 1 0 1 0 01 1 1 1 1 0 0 1 1

A'B'C'

A'B'C

A'BC'

A'BC

AB'C'

AB'C

ABC'

ABC

A B C

F1 F2 F3 F4 F5F6

pun dekoder kao za memorijsku adresu

bitovi u memoriji

Primer programabilne logičke mreže

Višestruke funkcije A, B, CF1 = A B CF2 = A + B + CF3 = A' B' C'F4 = A' + B' + C'F5 = A xor B xor CF6 = A xnor B xnor C


data kolona OR mreže ima pristup samo podskupumogućih hardverskih izraza

PALovi i PLAovi

Programmable logic array (PLA)Već viđeno...Potpuno generalizovane AND i OR mreže

Programmable array logic (PAL)Ograničena topologija OR mrežaInovacija u monolitnim memorijamaBrža i manja OR ravan


0 1 X 0

0 1 X 0

0 0 X X

0 0 X X

D

A

B

C

minimizirane funkcije:

W = A + B D + B CX = B C'Y = B + CZ = A'B'C'D + B C D + A D' + B' C D'

A B C D W X Y Z0 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 10 0 1 1 0 0 1 00 1 0 0 0 1 1 00 1 0 1 1 1 1 00 1 1 0 1 0 1 00 1 1 1 1 0 1 11 0 0 0 1 0 0 11 0 0 1 1 0 0 01 0 1 – – – – –1 1 – – – – – –

0 0 X 1

0 1 X 1

0 1 X X

0 1 X X

D

A

B

C

K-mapa za W K-mapa za X

0 1 X 0

0 1 X 0

1 1 X X

1 1 X X

D

A

B

C

K-mapa za Y

PALovi i PLAovi: Primer

Konvertor BCD u Grejov kod

K-mapa za Z

0 0 X 1

1 0 X 0

0 1 X X

1 0 X X

D

A

B

C


nisu posebno dobar izbor za implementaciju u PAL/PLA

jer ni jedan činilac nije zajednički za nekoliko izlaza

ipak je ovo kompaktnijai regularna implementacija ako se poredi sa diskretnim

I i ILI gejtovima

A B C D

W X Y Z

A

BD

BC

BC'

B

C

A'B'C'D

BCD

AD'

BCD'

minimizirane funkcije:

W = A + B D + B CX = B C'Y = B + CZ = A'B'C'D + B C D + A D' + B' C D'

PALovi i PLAovi: Primer (nastavak)

Konvertor koda: programirana PLA


4 “product term-a”po svakom OR gejtu

A

BD

BC

0

BC'

0

0

0

B

C

0

0

A'B'C'D

BCD

AD'

B'CD'

W X Y Z

A B C D


Konvertor koda: programirani PAL


W

X

Y

Z

B

B

B

B

B

B

\BC

C

C

C

CA

AA

D

D

D

\D

\D


Konvertor koda: implementacija NI gejtaGubi se regularnost, teže za razumevanjeTeže se prave promene

8-Mar-07 Merni instrumenti - Digitalna elektronika 56 EQ NE LT GT

A'B'C'D'

A'BC'D

ABCD

AB'CD'

AC'

A'C

B'D

BD'

A'B'D

B'CD

ABC

BC'D'

A B C D

PALovi i PLAovi: Još jedan primer

Komparator

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

D

A

B

C

0 1 1 1

1 0 1 1

1 1 0 1

1 1 1 0

D

A

B

C

0 0 0 0

1 0 0 0

1 1 0 1

1 1 0 0

D

A

B

C

0 1 1 1

0 0 1 1

0 0 0 0

0 0 1 0

D

A

B

C

K-mapa za EQ K-mapa za NE

K-mapa za GTK-mapa za LT


dekoder

0 n-1

Adresa

2 -1n

0

1 1 1 1

reč[i] = 0011

reč[j] = 1010

linija bita (normalno vezan za 1 prekootpornika – selektivno se povezuje na 0 preko prekidača kontrolisanih linijama reči)

j

i

interna organizacija

linije reči (samo jednaje aktivna – dekoderovome i služi)

Read-only memorije (ROM)

Dvo-dimenzionalne mreže jedinica i nula (1 i 0)

Ulaz (red) se zove “reč”Širina reda = veličina rečiIndeks se zove “adresa”Adresa je ulazSelektovana reč je izlaz


F0 = A' B' C + A B' C' + A B' C

F1 = A' B' C + A' B C' + A B C

F2 = A' B' C' + A' B' C + A B' C'

F3 = A' B C + A B' C' + A B C'

kombinaciona tabela

A B C F0 F1 F2 F30 0 0 0 0 1 00 0 1 1 1 1 00 1 0 0 1 0 00 1 1 0 0 0 11 0 0 1 0 1 11 0 1 1 0 0 01 1 0 0 0 0 11 1 1 0 1 0 0

blok dijagram

ROM8 reči x 4 bita/reči

adresa izlaziA B C F0F1F2F3

ROM memorije i kombinaciona logika

Implementacija kombinacione logike (kanonička forma u dva nivoa) korišćenjem ROM memorije


Struktura ROM memorije

Slično sa strukturom PLA, ali sa potpuno dekodiranim AND mrežama

Kompletno fleksibilne OR mreže (nasuprot PAL)

n adresnih linija

• • •

ulazi

dekoder 2n linijareči

• • •

izlazi

memorijskamreža(2n reči

po m bita)

m linija podataka


ROM u poređenju sa PLA

ROM pristup je u prednosti kadje vreme projektovanja kratko (nema potrebe za minimiziranjemizlaznih funkcija)Većina ulaznih kombinacija se koristi (npr., konvertori koda)Skoro da nema zajedničkih “product term-ova” za više izlaznih funkcija

Problemi ROM pristupaVeličina se udvostruči za svaki dodatni ulazNe mogu da se koriste stanja nije-važno

PLA pristup je u prednosti kadsu raspoloživa sredstva projektovanja za minimizaciju sa više izlazaPostoji relativno mali broj minterm kombinacijaViše minterm-ova se dele među izlaznih funkcijama

Problemi sa PAL memorijamaOgraničen fan-in na OR ravni


Regularne logičke strukture za logiku u dva nivoa

ROM – potpuna AND ravan, opšta OR ravanJeftina (proizvodi se u mnogo primeraka)Može da se implementira bilo koja funkcija n ulazaUmerena brzina

PAL – programabilna AND ravan, fiksna OR ravanSrednja cenaMože da implementira funkcije ograničene brojem izrazaVelika brzina (samo jedna programabilna ravan koja je mnogo manja od dekodera u ROM)

PLA – programabilne AND i OR ravniNajskuplja (najkompleksnije projektovanje, traži sofisticirane alate)Može da implementira bilo koju funkciju do limita “product term-ova”Spora (dve programabilne ravni)

ftn novi sad - kelm · 8-mar-07 ftn novi sad merni instrumenti - digitalna elektronika 3....

Documents