เสนออาจารย ณรงคเดช ชยวรรณนา

แรม (RAM)

แรม (RAM) RAM ยอมาจาก (Random Access Memory) เปนหนวยความจ าหลกทจ าเปน หนวยความจ า ชนดนจะสามารถเกบขอมลได เฉพาะเวลาทมกระแสไฟฟาหลอเลยงเทานนเมอใดกตามทไมมกระแสไฟฟา มาเลยง ขอมลทอยภายในหนวยความจ าชนดจะหายไปทนท หนวยควมจ าแรม ท าหนาทเกบชดค าสงและขอมลทระบบคอมพวเตอรก าลงท างานอยดวย ไมวาจะเปนการน าเขาขอมล (Input) หรอ การน าออกขอมล (Output) โดยทเนอทของหนวยความจ าหลก

แรมนถกแบงออกเปน 4 สวน คอ 1. Input Storage Area เปนสวนทเกบขอมลน าเขาทไดรบมาจากหนวย

รบขอมลเขาโดย ขอมลนจะถกน าไปใชในการประมวลผลตอไป2. Working Storage Area เปนสวนทเกบขอมลทอยในระหวางการ

ประมวลผล3. Output Storage Area เปนสวนทเกบผลลพธทไดจากการ

ประมวลผล ตามความตองการของผใช เพอรอทจะถกสงไปแสดงออก ยงหนวยแสดงผลอนทผใชตองการ

4. Program Storage Area เปนสวนทใชเกบชดค าสง หรอโปรแกรมทผใชตองการจะสงเขามา เพอใชคอมพวเตอรปฏบตตามค าสง ชดดงกลาว หนวยควบคมจะท าหนาทดงค าสงจากสวน นไปทละค าสงเพอท าการแปลความหมาย วาค าสงนนสงใหท าอะไร จากนนหนวยควบคม จะไปควบคมฮารดแวรทตองการท างานดงกลาวใหท างานตามค าสงนนๆ

ความเรวของ RAM ทตว Memorychip จะม เลขรหส เชน HM411000-70 ตวเลขหลง (-) คอ ตวเลขทบอก ความเรวของ RAM ตวเลขน เรยกวา Accesstime คอ เวลาทเสยไป ในการทจะเขาถงขอมล หรอ เวลาทแสดงวา ขอมลจะถก สงออกไปทาง Data busไดเรวแคไหน ยง Access time นอยๆ แสดงวา RAM ตวนน เรวมาก

ความเรวของ RAM เรยกวา Cycle time ซงมหนวยเปน ns โดย Cycle time เทากบ Read/Write cycle time (เวลาทในการสงสญญาณตดตอ วาจะอาน/เขยน RAM) รวมกบ Access time และ Refresh time

โดยทวไป RAM จะตองท าการตอบสนอง CPU ไดในเวลา 2 clock cycle หรอ 2 คาบ หาก RAM ตอบสนองไมทน RAM จะสงสญญาณ /WAIT บอก CPU ให คอย คอ การท CPU เพม clock cycle ซงชวงเวลานเรยกวา WAIT STATE

วธทใชในการแกไข WAIT STATE1. เทคนค INTERLEAVE

เทคนคนเปนการลดปญหาเรอง Refresh time เพราะในการท างานของ RAMจะเหนวาใน การตดตอกบ Memory 1 address จะใชเวลา 1 cycle time ในการท CPU ตดตอ กบ Memory ในแตละครง จะตดตอเปน block คอ หลาย Address เรยงตอกน จากความจรง ขอน เทคนคการ Interleave จงเกดขน โดยหลกการทจะท าให Cycle time เหลอมกนเกดจน Cycle time ใหมทแคบลง

การสลบ Bank ของ Memory โดย Bank บลอกหนงจะม Memory address เปนเลขค อก Bank จะเปนเลขค เวลา CPU ตดตอสลบไปสลบมาใน 2 Bank เพราะฉะนนตองใส Memory ใหเตม Bank เปนจ านวนค เชน 2 Bank หรอ 4 Bank ถา Memory ขนาดเทากน คนทใส Memory ทงหมดไวใน Bank เดยว จะท างานไดชากวา คนทแบง Memory ใสเปน 2 Bank แต Bank กจะ เหลอนอยดวย

วธทใชในการแกไข WAIT STATE2. วธการ Page Mode

วธการนจะตองใช RAM พเศษ คอ Paged RAM โดย Memory จะถกมองวา แบง เปนกลม หรอ Page หลาย Page ในการตดตอกบ Memory ท Address อยใน Page เดยวกน ตอๆ ไป โดยไมตองม Wait State แตถามการตดตอกบ Page อน จะม Wait State เหมอนเดม3. Cache Memory Memory

สวนนจะถกรวมกบ CPU ซงกคอ Internal Cache แตถาเอามาตดบนเมนบอรด จะเรยกวา External Cache กคอ RAM นนเอง แตความเรวจะสงมาก ท าใหไมมภาวะ Wait State วธการกคอ พยายามให CPU ตดตอกบ Cache ซงเปน SRAM ความเรวสงกอน เพราะ ไมมภาวะ WaitState โดยจะมวงจร Cache controller

การ Check Parityการเชค Parity เปนการ เพมบตพเศษเขาไปอก 1 บต ใหกบทกๆ 8 บต ของขอมล จนกลายเปน 9 บต บตทเพมขนไมใชขอมล แตใสเพอตรวจสอบวา ขอมลมความผดพลาดหรอไม โดยใชหลกการนบข านวนบตขอมลทมคาเปน 1 ในทกๆ 8 บต การเขค Parity นแบงได 2 วธ คอ Odd Parity (Parity ค) และ Even Parity (Parityค)

การ Check Parityส าหรบวธ Odd Parity จะท าการนบจ านวนบตทเปน 1 ใน 8 บตวามจ านวนเปนค หรอเปนค โดยม IC 74LS280 ท าหนาทเปนตวสราง Parity และ เปนตวตรวจสอบ ถา 74LS280 นบจ านวน 1 ใน 8 บตได เปนจ านวนคท Parity bit จะถกเซตใหเปน 1 เพอใหจ านวนของ 1 ใน 9 บต (รวม Parity bit ดวย) เปนจ านวนค แตถานบจ านวนของ 1 ใน 8 บต ไดเปนเลขค Parity bit จะถกเซตใหเปน 0 เพอใหจ านวนของ 1ใน 9 บต รวมเปนเลขค ถาวธ Even Parity กจะท าใน ทางกลบกน คอพยายามเซต Parity ใหจ านวนของ 1 ใน 9 บตเปนจ านวนค

ประเภทของ RAM1. DIP (Dual In-line Package) เปนแบบพนฐานทใชกน เพราะ

DIP คอ RAM ทอยในรปแบบของ IC (Integrate Circuit ) หรอ Memory chip การใชงาน หรอตดตง RAM ชนดนท าไดโดยการตดลงบน ซอคเกตของ DIP เทาทเมนบอรดเตรยมไวให นนหมายความวา ยงความตองการตด DIP มากๆ เมนบอรดกตองมซอคเกตไวใหมากๆ ผลกคอ ใชพนทเปลอง และท าใหเมนบอรดใหญมาก ในการตด DIP ยงตองระมดระวงดวย เพราะ Pin บอบบาง งองาย หกงาย ทงยง เสยเวลาในการตด

ประเภทของ RAM2. SIPP (Single In-line Pin Package) จะลดความยงยากของการตดตง RAM แบบ DIP ลง โดยตดลงบนแผน PCB (Printed Circuit Board) ซะกอน SIPP เปนแผน PCB ทม Pin ซงเหมอนขาของ IC แต Pin ของ SIPP จะมเพยงแถวเดยวเรยงไปตามแนวยาวของแผน PCB การตดตง SIPP ทมลกษณะเปนรกลมเรยงหนงเปนแถวยาวมจ านวนรเทากบ Pin ของ SIPP พอด ประหยดเนอทบนเมนบอรด และตดตงงายกวา DIP มาก3. SIMM (Single In-line Memory Module) รปรางหนาตา จะคลายกบ SIPP แตตาง สวนทจะตอกบ ซอคเกตบนเมนบอรด จาก Pin เปนแบบ Edge Connector คอเปน ลายวงจรเรยง กนเปนซตามขอบของ PCB ในแนวยาว ลกษณะเหมอนกบ ทเหนตามการดตางๆ แตในการตดตง SIMM จะไมใชการเสยบลงไปตรงๆ เหมอนการดทวไป แตจะเสยบลงแบบเอยงๆแลวดนSIMM ไปดานขางเพอให กลไกบนซอคเกตท าการลอก SIMM เอาไว การใช Edge connector ในSIMM กเพอตดปญหาเรองหนาสมผสของ Pin กบซอคเกต

ประเภทของ RAM4. DIMM (Dual In-line Memory Module) เปน RAM ชนดใหม และถกก าหนด ใหเปนมาตรฐานกลางโดย JEDEC (Joint Electron Device Engineering Council) ลกษณะโดย ทวไป จะคลาย SIMM แตจะม 168 Pin (ขางละ 84 pin )

ฮารดดสก (Hard Disk)

ฮารดดสก (Hard Disk)Hard Disk คอ อปกรณทเกบขอมลไดมาก สามารถเกบไดอยางถาวรโดยไมจ าเปนตองมไฟฟามาหลอเลยงตลอดเวลา เมอปดเครองขอมลกจะไมสญหาย ดงนน Hard Disk จงถกจดเปนอปกรณทใชในการเกบระบบปฏบตการ โปรแกรม และขอมลตาง ๆ เนองจาก Hard Disk เปนอปกรณทงายตอการอพเกรดท าใหเทคโนโลย Hard Disk ในปจจบนไดพฒนาอยางรวดเรว ฉะนนการเลอกซอ Hard Disk จงควรค านงซงประสทธภาพทจะไดรบจาก Hard Disk

ฮารดดสก (Hard Disk)2 . หวอาน ( Head ) เปนสวนทใชในการอานเขยนขอมล ภายในหวอานมลกษณะเปน ขดลวด โดยในการอานเขยนขอมลคอนโทรลเลอร จะน าค าสงทไดรบมาแปลงเปนแรงดนไฟฟาแลวปอนเขาสขดลวดท าใหเกดการเหนยวน าทางแมเหลก ไปเปลยนโครงสรางของสารแมเหลก ทฉาบบนแผนดสก จงท าใหเกดการเปลยนแปลงของขอมลขน

3. แผนจานแมเหลก ( Platters ) มลกษณะเปนจานเหลกกลมๆ ทเคลอบสารแมเหลกวางซอนกนหลายๆชน (ขนอยกบความจ) และสารแมเหลกทวาจะถกเหนยวน าใหมสภาวะเปน 0 และ1 เพอจดเกบขอมล โดยจานแมเหลกนจะตดกบมอเตอร ทท าหนาทหมน แผนจานเหลกน ปกต Hard Disk แตละตวจะมแผนดสกประมาณ 1-4 แผนแตละแผนกจะเกบขอมลไดทง2 ดาน

ฮารดดสก (Hard Disk)4. มอเตอรหมนจานแมเหลก ( Spindle Moter ) เปนมอเตอรทใชหมนของแผนแมเหลก ซงมความส าคญอยางมากตอความเรวใน การหมน ของ Hard Disk เพราะยงมอเตอรหมนเรวหวอานกจะเจอขอมลทตองการเรวขน ซงความเรวทวานจะวดกนเปนรอบตอนาท ( Rovolution Per Minute หรอยอวา RPM ) ถาเปน Hard Disk รนเกาจะหมนดวยความเรวเพยง3,600รอบตอนาท ตอมาพฒนาเปน 7,200รอบตอนาท และปจจบนหมนไดเรวถง 10,000รอบตอนาท การพฒนาให Hard Disk หมนเรวจะไดประสทธภาพสงขน

5. เคส ( Case ) มลกษณะเปนกลองสเหลยม ใชบรรจกลไกตางๆ ภายในแผนดสกเพอปองกนความเสยหาย ทเกดจากการหยบ จบ และปองกนฝนละออง

ชนดของ Hard Disk แบงตามการเชอมตอ (Interface)

1. แบบ IDE (Integrate Drive Electronics)

Hard Disk แบบ IDE เปนอนเทอรเฟซรนเกา ทมการเชอมตอโดยใชสายแพขนาด 40 เสน โดยสายแพ 1 เสนสามารถทจะตอ Hard Disk ได 2 ตว บนเมนบอรดนนจะมข วตอ IDE อย 2 ขวดวยกน ท าใหสามารถพวงตอ Hard Disk ไดสงสด 4 ตว ความเรวสงสดในการถายโอนขอมลอยท 8.3 เมกะไบต/ วนาท ส าหรบขนาดความจกยงนอยอกดวย เพยงแค504 MB

ชนดของ Hard Disk แบงตามการเชอมตอ (Interface)

2. แบบ E-IDE (Enhanced Integrated Drive

Electronics)

Hard Disk แบบ E-IDE พฒนามาจากประเภท IDE ดวยสายแพขนาด 80 เสน ผานคอนเนคเตอร 40 ขาเชนเดยวกนกบ IDE ซงชวยเพมศกยภาพ ในการท างานใหมากขน โดย Hard Disk ทท างานแบบ E-IDE นนจะมขนาดความจทสงกวา504 MB และความเรวในการถายโอนขอมลทสงขน โดยสงถง 133 เมกะไบต/ วนาท

ชนดของ Hard Disk แบงตามการเชอมตอ (Interface)3. แบบ SCSI (Small Computer System Interface)

Hard Disk แบบ SCSI เปน Hard Disk ทมอนเทอรเฟซทแตกตางจาก E-IDE โดย Hard Disk แบบ SCSI จะมการดส าหรบควบคมการท างาน โดยเฉพาะ เรยกวา การด SCSI ส าหรบการด SCSI น สามารถทจะควบคมการท างานของอปกรณทมการท างานแบบ SCSI ไดถง 7 ชนอปกรณ ผานสายแพรแบบ SCSI อตราความเรวในการถายโอนขอมลของ แบบ SCSIมความเรวสงสด 320 เมกะไบต/วนาท ก าลงรอบในการหมนของจานดสกปจจบนแบงเปน 10,000 และ 15,000 รอบตอนาท ซงมความเรวทมากกวาประเภท E-IDE ดงนน Hard Disk แบบ SCSI จะน ามาใชกบงานดานเครอขาย (Server) เทานน

ชนดของ Hard Disk แบงตามการเชอมตอ (Interface)4. แบบ Serial ATA

เปนอนเทอรเฟซทก าลงไดรบความนยมมากในปจจบน เมอการเชอมตอในลกษณะParallel ATA หรอ E-IDE เจอทางตนในเรองของความเรวทมความเรวเพยง 133 เมกะไบต/วนาทสวนเทคโนโลยเชอมตอรปแบบแบบใหมทเรยกวา Serial ATA ใหอตราความเรวในการถายโอนขอมลขนแรกสงสดถง 150 เมกะไบต/วนาท โดยเทคโนโลย Serial ATA นถกคาดหวงวาจะสามารถ ขยายชองสญญาณ (Bandwidth) ในการสงผานขอมลไดเพมขนถง 2-3 เทา และยงรองรบขอมลไดมากยงขน ไมเฉพาะ Hard Disk เพยงเทานนทจะมการเชอมตอในรปแบบน แตยงรวมไปถง อปกรณตวอน ๆ อยาง CD-RW หรอDVD อกดวย

เทคโนโลย Native Command Queuing (NCQ)

จากรปแสดงการอานขอมล จากจด 1 -> 2 -> 3 -> 4 ซงดจากรปแลว กวาจะมาอานท 3 ได กหมนเกอบ 1 รอบ ท าใหเวลาในการคนหาขอมลทงหมด ยาวนานมาก ซงเรยกวา “คอขวด” ปจจบนวธแกปญหาลดคาLatency เพอลดเวลาการหมนของหวอาน โดยใช เทคโนโลย Native Command Queuing

เทคโนโลย Native Command Queuing (NCQ)

เทคโนโลย Command Queuing มลกษณะอยสองรปแบบคอ Native Command Queuing (NCQ) ทใชงานกบฮารดดสก Serial ATA และ Tagged Command Queuing (TCQ) ทใชงานกบฮารดดสก SCSI ซง TCQ ไดถอก าเนดตงแตป ค.ศ.1990 โดยผนวกเขาไวใน ATA 4 มาตรฐาน UltraATA ท าใหสรางขอไดเปรยบทมเหนอเครองพซเลกนอยในการเรยงชดค าสงบนพนทดสก (Logical Block Addressing) แตเทคโนโลยตวนกลบคอยหายไป ไมเคยถกน ามาใชงานจรงจนกระทงมาเหนคณคาทแทจรงในปจจบน

เทคโนโลย Native Command Queuing (NCQ)

เทคโนโลย NCQ จะชวยใหฮารดดสกไดรฟมประสทธภาพในการท างานสงขน จากความสามารถในการปรบปรงและจดเรยงชดค าสงใหมทงในกระบวนการอานและบนทกขอมล เพอใหไดรฟมความเรวและประสทธภาพในการท างานสงสด สมมตวาขอมลชดเดยวกนมการกระจายขอมลอยเตม Hard Disk ไปหมด การเรยกใชงานจงเรมจาก 4 – 3 – 2 และ 1 ท าใหกวาจะไดขอมลทตองการมาจนครบมกเกดความลาชาไปพอสมควร แตถาหาก Hard Disk Serial ATA ตวนนมเทคโนโลย NCQ ซงเปนเทคโนโลยเฟสแรกของ Serial ATA II และสามารถใชงานรวมกบ Serial ATA 1.0 ได กระบวนการท างานจะมองวาขอมลชดนนเปนชดเดยวกน จะรวมเอาจดทใกลกนไวกอนโดยตดล าดบความนาจะเปนออกไป ท าใหวองไวตอการเรยกใชงานมากขน

เทคโนโลย Native Command Queuing (NCQ)

ปจจบน Hard Disk ไดพฒนาไปอยางรวดเรว มเทคโนโลยใหม ๆ ชวยเพมศกยภาพการท างานของ Hard Disk ใหมความเรวในการโอนถายขอมลทเพมขนเพยงพอส าหรบอปกรณตาง ๆ และคาดวาในอนาคต เทคโนโลยของ HardDisk จะพฒนาตอไปเรอย ๆ เพอตอบสนองความตองการของผใชงาน

บรรณานกรมhttp://www.thaigoodview.com/library/contest2552/type1/tech03/18/ram.html

http://software.thaiware.com/11202-RAMDisk-Download.html

จดท าโดยนายชานนท สามจอย เลขท 3นางสาวสกญญา โสกเชอก เลขท 11นายกนนทรรศน นาวา เลขท 14นางสาวดวงใจ โปราหา เลขท 15นางสาวปรยากร นรรตน เลขท 19นายไพสฐ เขยวฉะออน เลขท 25นายธรภทร ศรเหรา เลขท 26นางสาวเปมกา ถาวรพบลย เลขท 34นางสาวณฐรจา วฒนา เลขท 35นางสาวขวญจรา ชยศรจนทร เลขท 40