temel mantık devreleri.pdf

7/29/2019 Temel Mantk Devreleri.pdf

1/97

T.C.MLLETM BAKANLII

ELEKTRK-ELEKTRONK TEKNOLOJS

TEMEL MANTIK DEVRELER522EE0245

Ankara, 2012


2/97

Bu modl, mesleki ve teknik eitim okul/kurumlarnda uygulanan ereveretim Programlarnda yer alan yeterlikleri kazandrmaya ynelik olarak

rencilere rehberlik etmek amacyla hazrlanm bireysel renmemateryalidir.

Mill Eitim Bakanlnca cretsiz olarak verilmitir.

PARA LE SATILMAZ.


3/97

i

AIKLAMALAR................................................................................................................... iii

GR ....................................................................................................................................... 1RENME FAALYET-1 ..................................................................................................... 31.SAYI SSTEMLER.............................................................................................................. 3

1.1 Saylar............................................................................................................................ 31.2. Say Sistemlerinin Dntrlmesi............................................................................... 4

1.2.1. Desimal (Onluk) Saynn Binary (kilik) Sayya evrilmesi................................. 41.2.2. Binary (kilik) Saynn Desimal (Onluk) Sayya evrilmesi................................ 41.2.3. kili (Binary) Say Sistemini Onaltlk (Hexadesimal) Say Sitemine evirmek.. 51.2.4. Onaltlk (Hexadesimal) Saynn kilik (Binary) Sayya evrilmesi ................... 5

1.3. kili Say Sisteminde Toplama ...................................................................................... 71.4. kili Say Sisteminde karma ...................................................................................... 8

1.4.1. Tmleme (Complementer) Yntemi le karma................................................. 81.4.2. Direkt karma .................................................................................................... 10

UYGULAMA FAALYET .............................................................................................. 12LME VE DEERLENDRME .................................................................................... 14

RENME FAALYET-2 ................................................................................................... 152.Mantksal KAPI DEVRELER ........................................................................................... 15

2.1.Mantksal (Lojik) Kaplar............................................................................................ 162.2 Mantksal Entegre eitleri.......................................................................................... 25

2.2.1 TTL (Transistr Transistr Lojik 74XX).............................................................. 252.2.2 CMOS (Complementary Metal Oxide Semiconductor-Tamamlayc Metal Oksit

Yar letken - 40XX) ...................................................................................................... 26UYGULAMA FAALYET .............................................................................................. 29LME VE DEERLENDRME .................................................................................... 46

RENME FAALYET3 .................................................................................................. 473.BOOLEAN MATEMAT ............................................................................................... 47

3.1. Boolean lemleri ........................................................................................................ 473.1.1.Boolean Matematii Sembolleri ........................................................................... 473.1.2. Boolean Toplama ve arpma .............................................................................. 48

3.2. Boolean Kanunlar ...................................................................................................... 483.2.1. Yer Deitirme Kanunu ....................................................................................... 483.2.2. Dalma Kanunu.................................................................................................. 49

3.3. Boolean Matematii Kurallar .................................................................................... 493.4. De Morgan Teoremleri................................................................................................ 513. 5. Saysal Devre Tasarm .............................................................................................. 55

3.5.1. Boolean fadesinden Saysal Devrelerin izilmesi ............................................. 553.5.2. Saysal (Lojik) Devreden Boolean fadenin Elde Edilmesi................................ 573.5.3. Dalga Diyagramnn izilmesi ........................................................................... 59

UYGULAMA FAALYET .............................................................................................. 61LME VE DEERLENDRME .................................................................................... 62

RENME FAALYET-4 ................................................................................................... 634. KARNOUGH HARTASI ................................................................................................. 63

4. 1. Deiken Saysna Gre Karno Haritas .................................................................... 634.1.1. Deikenli Karno Haritas .................................................................................. 634.1.2 Deikenli Karno Haritas .................................................................................... 64

NDEKLER


4/97

ii

4.1.3. Deikenli Karno Haritas ................................................................................... 644.1.4. Deikenli Karno Haritas ................................................................................... 64

4.2. Fonksiyonun Karnough Haritasna Yerletirilmesi ..................................................... 654.3. Karnough Haritasnda Gruplandrma .......................................................................... 674.4. Karnough Haritasndan Sadelemi fadenin Yazlmas ............................................. 704.5. Farketmezlere Gre Karno Haritas ............................................................................ 81UYGULAMA FAALYET .............................................................................................. 82LME VE DEERLENDRME .................................................................................... 85

MODL DEERLENDRME .............................................................................................. 86CEVAP ANAHTARLARI ..................................................................................................... 87NERLEN KAYNAKLAR.................................................................................................. 90KAYNAKA ......................................................................................................................... 91


5/97

iii

AIKLAMALARKOD 522EE0245

ALAN Elektrik-Elektronik Teknolojisi

DAL/MESLEK Dal Ortak

MODLN ADI Temel Mantk Devreleri

MODLN TANIMI

Bu modl, say sistemleri,boolean matematii, lojik kaplar,karnaugh haritalar kurallarn uygulayarak lojik ifadelerdesadeletirmeyi kullanma, uygulamalar yaparak devrelerinkurulup altrlmas ile ilgili bilgi ve becerilerinkazandrld bir renme materyalidir.

SRE 40/32

N KOUL Bu modln n koulu yoktur.

YETERLKTemel mantk devrelerini kurmakyeterliklerikazandrlacaktr.

MODLN AMACI

Genel AmaBu modl ile gerekli ortam salandnda, zaman iyi

kullanaraktemel mantk devrelerikurup altrabileceksiniz.Amalar

Say sistemlerini reneceksiniz. Mantk devrelerini kurup altrabileceksiniz. Boolean matematiini reneceksiniz. Karnough (karno) haritalarn kullanp devre

kurup izimini yapabileceksiniz.

ETM RETMORTAMLARI VEDONANIMLARI

Ortam: Elektrik-elektronik laboratuvar, iletme, ktphane,ev, bilgi teknolojileri ortam vb.Donanm: Bilgisayar, projeksiyon cihaz, izim ve

simlasyon programlar, kataloglar, deney setleri, almamasas, AVO metre, bread board, eitmen bilgi sayfas,havya, lehim, elektrikli almalar, anahtarlama elemanlar,yardmc elektronik devre elemanlar, elektrik elektronik eltakmlar

AIKLAMALAR


6/97

iv

LME VEDEERLENDRME

Modl iinde her renme faaliyetinden sonra verilen lme

aralar ile kendinizi deerlendireceksiniz.retmen modl sonunda lme arac (oktan semeli test,doru-yanl testi, boluk doldurma vb.) kullanarak modluygulamalar ile kazandnz bilgi ve becerileri lerek sizideerlendirecektir.


7/97

1

GRSevgili renci,

Dijital elektronik, aa ayakuydurmak isteyen, yeni teknolojileri takip etmek isteyenbir renci iin renilmesi gereken bir konudur. Kolay anlalabilir ve renilebilir olmas,devre tasarmnn kolay ve esnek olmas dijital elektronii cazip klan zelliklerdir. Teknikelemanlar hzl sanayilemenin, ekonomik, sosyal ve kltrel kalknmann en nemliunsurudur. Hzl ve srekli retim teknik elemanlarn ayn dili kullanmalarile salanr. Yar

iletkenlerin ucuzlamas, retim tekniklerinin hzlanmas sonucu gnlk yaamda ve i yerlerinde kullanlan aygtlarn byk bir blm dijital elektronik devreli olarakretilmeyebalamtr. Dijital devreler hassas alt, az yer kaplad, az g harcad iin tercihedilmektedir.

Sizlerde bu modl aldktan sonra dnya standartlarnda saysal elektroniktekullanlan say sistemlerini,devreleri sadeletirmede kullanlan boolean matematiini, lojikdevrelerde kullanlan entegreleri tanyabilecek, tasarmn yapabilecek, lojik devrelerinsembollerini tanyp devre emalarn kolaylkla izebilecek ve izilmi olan devreemalarn da okuyabileceksiniz. Karno haritalarn kullanarak saysal( lojik) devretasarmnda kullanlan lojik devreyi en abuk en sade ekliyle tasarlayp izebileceksiniz.

GR


8/97

2


9/97

3

RENME FAALYET-1

Say sistemlerini reneceksiniz. Dijital elektronik devrelerin tasarm, retim veonarm srelerini anlayabilmek iin matematik kurallarnve saylarbilmekarttr.

Gndelik hayatta kullandmz saysisteminin ne olduunu aratrnz. nternetten, ktphanelerden ve evrenizden saysistemleri, eitleri hakknda

bilgiler toplaynz, bu saysistemlerinin kullanldyerleri aratrnz.1.SAYI SSTEMLER

1.1 SaylarDijital (saysal) elektronikte drt eit say sistemi kullanlmaktadr. Bunlar :

kilik ( binary) say sistemi

Onlu (desimal) say sistemi Sekizli (oktal) say sistemi On altl (hexadesimal) say sistemidir.imdi bu say sistemlerini srasyla grelim

kiliksay sistemiBinary say sisteminde iki adet say bulunur. Bunlar 0 ve 1 dir. Bu yzden binary

say sisteminin taban 2'dir. (1011 )2 eklinde yazlr.Bu say sistemine ngilizce'de ikili sayanlamna gelen binary numbers yani binary say sistemidenilmitir. Her say dijit olarakifade edilir ve basamaklar 2'nin kuvveti olarak yazlr. rnein 4 dijitten (haneden) oluan

yani 4-bitlik bir saynn bit arlklar 2,2,2,2 'dr. Bit arlklarnn en kk olduu dijiteen kk deerlikli say (least significant digit, LSD), bit arlnn en byk olduu dijiteise en byk deerlikli say (most significant digit) denir. MSB taraf en arlkl bit, LSBtaraf en kk deerlikli bittir.

RENME FAALYET1

AMA

ARATIRMA


10/97

4

Onlu say sistemiDesimal say sistemi normal sayma saylardan oluur. Yani, 0 1 2 3 4 5 6 7 8 9

saylarndan oluur. Gnlk hayatmzda kullandmz say sistemidir. On adet saybulunduu iin bu say sisteminin taban 10'dur. (348)10 eklinde yazlr. Bu say sistemindeise drt matematiksel ilem bilindii gibidir.

Sekizli say sistemiOktal say sisteminde 8 adet rakam bulunmaktadr. Bunlar 0 1 2 3 4 5 6 7'dir. Taban

says 8'dir. (125) 8eklinde gsterilir.

On altl say sistemiHexadesimal say sisteminde 16 adet rakambulunur. Bunlar 0 1 2 3 4 5 6 7 8 9 A B

C D E F'dir. Burada 10=A,11=B, 12=C, 13=D, 14=E, 15=F ye karlk gelir. Taban ise16'dr ve (1B3A )16eklinde yazlr.

1.2. Say Sistemlerinin Dntrlmesi1.2.1. Desimal (Onluk) Saynn Binary (kilik) Sayya evrilmesi

Desimal say binary sayya evrilirken binary saynn taban olan 2'ye blnr.Kalanlarbir kenara yazlarak tersten ikilik say olarak yazlr.

rnek: (12)10saysnbinary (ikilik ) sayya eviriniz.12 /2 = 6 kalan :06 /2 = 3 kalan :0

3 /2 = 1 kalan : 1 Saymz (12)10 = (1100)2 olur.1 / 2= yok kalan :1

Birbaka ekilde yazacakolursak:

(12)10 = (1100)2 olur.

1.2.2. Binary (kilik) Saynn Desimal (Onluk) Sayya evrilmesirnein (110) 2binary saysn desimal sayya evirelim.

(110)2= 1x 2 + 1 x 2 + 0 x 2 => 1 x 4 + 1 x 2 + 0 x 1 = 4 + 2 + 0 = (6 )10bulunur.

Not: Her bir bit kendi kuvveti ile arplr ve hepsi toplanr.

rnek olarak (101)2 ve (111)2saylarn onlusayya evirelim.

(101)2= 1 . 2 + 0. 2 + 1. 2 = 4 + 0 +1 = (5)10

(111)2= 1 . 2 + 1. 2 + 1. 2 = 4 + 2 +1 = (7)10


11/97

5

1.2.3. kili (Binary) Say Sistemini Onaltlk(Hexadesimal) Say Sitemine

evirmekkili (binary ) sayy on altl say sistemine evirmek iin verilen ikili say sadanbalamak zere 4er 4er gruplara ayrlr. Ayrlan her grubun on altl(hexadesimal) karlyazlr.

rnek: (01011101)2 = (.)16 on altl karln bulunuz.zm: 4erli gruplara ayrrsak;

0101 11015 D (01011101)2 = (5D)16 bulunur.

rnek: (101101011111)2 = (.)16 on altl karln bulunuz.zm: 4erli gruplara ayrrsak;

1011 0101 1111

B 5 F (101101011111)2 = (B5F)16 bulunur.1.2.4. Onaltlk(Hexadesimal) Saynn kilik (Binary) Sayya evrilmesi

Hexadesimal (Onaltlk) sayy binary sayya evirme ilemi yaplrken dk arlkldeerden itibaren Hex say drt bitlik gruplara ayrlr. Saynn karl bulunur.

rnek : (1AB3)16 = ( )2 saysnbinary sayya eviriniz.zm: (1AB3)16 = 1 A B 3

0001 1010 1011 0011(1AB3)16 = (1101010110011)2 olur.

rnek : (AF8)16 = ( )2 saysn binary sayya eviriniz.zm: (AF8)16 = A _F 81010 1111 1000 (AF8)16 = (101011111000 )2 bulunur.

Desimal Say Binary Say Oktal Say Hexadesimal Say0 0000 0 0

1 0001 1 1

2 0010 2 2

3 0011 3 3

4 0100 4 4

5 0101 5 5

6 0110 6 6

7 0111 7 7

8 1000 10 8

9 1001 11 9

10 1010 12 A

11 1011 13 B

12 1100 14 C

13 1101 15 D

14 1110 16 E

15 1111 17 F

Tablo 1.1 : Desimal , binary, oktal, say hexadesimal saylarn karlklar


12/97

6

Tablo 1.1de 0dan 15e kadar desimal , binary, oktal, say hexadesimal saylarnkarlklar grlmektedir.

Not 1: Oktal( sekizlik) saynn desimal (onluk) sayya evrilmesiOktal say sisteminde taban 8 olduu iin ilemlerimizde bu taban kullanacaz.

rnek : (25) 8 oktal saysn desimal sayya evirelim.(25) 8 = 2 x 8 + 5 x 8 => 2 x 8 + 5 x 1 = 16 + 5 = 21 10 bulunur.rnek : (147) 8 oktal saysn desimal sayya evirelim.(147) 8 = 1 x 8 2 +4x81+ 7 x 8 => 1 x 64+4x8 +7x 1 = 64 + 32+7 = (103) 10 bulunur.

Not 2: Binary (ikilik) saynn oktal (sekizlik) sayya evrilmesiBinary sayy sekizlik (oktal )sayya evirmek iin binarysay sa taraftan yani LSB

olan taraftan itibaren 3er 3er gruplara ayrlr ve her grubun oktal karl yazlr.

rnek: (01011101)2 = ()8 oktal karln bulunuz.zm: 3erli gruplara ayrrsak;

01 011 101

1 3 5 (01011101)2 = (135)8 bulunur.

rnek: (1010111)2 = ()8 oktal karln bulunuz.zm: 3er 3er gruplaraayrrsak;

1 010 111

1 2 7 (1010111)2 = (127)8 bulunur.

Not 3: Oktal (sekizlik)saynn binary(ikilik) sayya evrilmesiOktal sayy binary sayya evirmek iin oktal saynn her biri 3 bitlik binary sayya

evrilir.rnek : (432)8 = ( .. )2 saysn binary sayya eviriniz.

zm: (432)8 = 4 3 2100 011 010 (432)8 = ( 100011010 )2 bulunur.

Not 4: Desimal (onluk) saynn hexadesimal (on altlk) sayya evrilmesi

Desimal sayy, hexadesimal sayyaevirmek iin desimal say 16ya blnr.Blme sonunda kalanlar tersten yazlr.Aadaki rnekleri inceleyiniz.

rnek: (67)10= (.)16 saysn eviriniz.

( 67 )10 = ( 47 )16

rnek: (955)10 = (.)16 saysn eviriniz.

(955)10 = (3BB)16 ( B=11dir)


13/97

7

Not 5: Hexadesimal (on altlk) saynn desimal(onluk) sayya evrilmesi

rnek: (4F8)16 saysn desimal sayya evirelim.

(4F8) 16= 4 x 16 + F x 16 + 8 x 16

= 4 x 256 + F x 16 + 8 x 1 =4x256+15x16+8x1= 1024 + 240 + 8 = (1272) 10bulunur.

Hexadesimal saylarla hesap yaplrken harf olarak belirtilen saylarn rakamaevrilerek hesap yaplmas daha kolay olacaktr. rnein (C = 12 , A = 10 , F = 15) vb.

rnek : (AB2)16 saysn desimal sayya eviriniz.

(A12)16= A x 16 + Bx 16 + 2. 16= 10x256 + 11x16 + 2x1=2560 + 176 + 2 = (2738)10 olur.

1.3. kili Say Sisteminde Toplama

kili saylarda toplama ileminde aadaki kurallarn bilinmesi gerekir.

0 + 0 =0

0 + 1 =1

1 + 0 =11 + 1 =0 Elde 1 var.

rnek: (11)2 ve (10)2saylarn toplaynz.

Grld gibi 1+1 = 0 ve elde bir sonraki basamaaaktarlmtr.

(11)2 =(3)10ve (10)2 = (2)10 dir. Toplam 3+2=5 tir.




14/97

8

rnek: (0011)2 , (110)2 ve (1111)2saylarn toplaynz.

rnek: (011)2 , (11)2 , (001)2 ve (1010)2saylarn toplaynz.

1.4. kili Say Sisteminde karma

Binary (ikilik) saylarda karma ileminde aadaki kuralar uygulanr.

00 = 010 = 101 = 1 ( Burada bir soldaki stundan 1 bor alnr ve bu stuna 2 olarak yazlr.11 = 0

kilik say sisteminde karma ilemi iki metot ile yaplmaktadr.1. metot tmleme (complementer) yntemi ile karma2. metot ise direkt karma ilemidir.

1.4.1. Tmleme (Complementer) Yntemi le karmaxxxxxeksilen sayyyyyykan say

ZZZZ kalan (fark)

kan saynn 1e tmleyeni alnr yani 0lar 1, 1ler 0 yaplr. Eksilen say ile kan saynn 1e tmleri toplanr. Toplamann en sonundaki bit (MSB taraf), LSBnin altna (tanr)yazlr. En byk deerlikli basamakta elde 1 oluursa bu ilem sonucunun

pozitifolduu anlamna gelir. Eer elde 1 olumamsa sonu negatiftir doru cevab bulmak iin sonu

terslenerek yazlr.


15/97

9

Aadaki rnei dikkatlice inceleyiniz.

Grld gibi bumetotta 2. saynn 0lar 1,1leri 0 yaplarak toplamailemi gerekletirilmektedir.


16/97

10

rnek:

11001(25)10011(19)

6 olur.

rnek: (1101)2 saysndan (0110)2 saysn karnz.

Toplama sonucunda en byk bit 1(elde 1) olduu iin LSB tarafna alnp tekrartopland.

1.4.2. Direkt karmarnek:

Burada karma ilemi yaplrken 1. saynn MSB (most significant digit) tarafndaniki tane 1 alp 2. saydan karyoruz.

rnek:(4. ileme kadar normal karma ilemi yaplrken 4. ilemde 0 - 1karmza kar. 0dan 1 karlamayaca iin yan stundan 1 boralnryani iki tane (11) alnr. Bu (11) lerden bir tanesi aadaki 1 denkar ve sadece 1 kalr. Kalan 1 aadaki sonuca yazlr.5. ilemde 1 -0 dan 1 bor alnd iin durum 0 - 0 olmutur ve sonu 0 olur.

Bu ilem desimal say sitemine evrilerekde yaplabilir.

(10110)2 = (22)10 ve (01010)2=(10)10(22)10 - (10)10 = (12)10 olur. (12) saysnn ikilikarln yazarsak

(12)10 = (01100)2 sonucu elde edilmi olur.


17/97

11

rnek: (1010)2saysndan (0101)2saysn karnz.

Desimal karl yazlrsa(1010)2=10 ve (0101)2 = 5

(10)10(5)10 =5 olur.

rnek: (1010)2saysndan (0011)2saysn karnz.Desimal karl yazlrsa(1010)2 = 10(0011)2 = 3 (10)10(3)10 =7 olur.

rnek: (1011101)2saysndan (1101)2saysn karnz.


18/97

12

UYGULAMA FAALYET

Aada 10 say sisteminde verilen sayy ikilik say sitemine eviriniz.

(9)10 = (..)2

zm:(9)10 desimal saysn binary sayya evirme ilemi

binary karl tersten yazlr (ok ynnde).

(9)10 = (1001)2 olur.

UYGULAMA FAALYET


19/97

13

KONTROL LSTES

Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iinEvet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizikontrol ediniz.

Deerlendirme ltleri Evet Hayr

1Onlu (desimal) say sistemini ikili (binary) say sistemineevirebildiniz mi?

2kili (binary) say sistemini onlu (desimal) say sistemineevirebildiniz mi?

3kili (binary) say sistemini onaltl (hexadesimal) say sitemineevirebildiniz mi?

4 Onaltl (hexadesimal) say sistemini say ikili (binary) sitemineevirebildiniz mi?

5 kili say sisteminde toplama yapabildiniz mi?6 kili say sisteminde karma yapabildiniz mi?

DEERLENDRME

Deerlendirme sonunda Hayr eklindeki cevaplarnz bir daha gzden geiriniz.Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Btn cevaplarnzEvet ise lme ve Deerlendirmeye geiniz.


20/97

14

LME VE DEERLENDRME

Aada verilenleri istenen say sistemlerine eviriniz.

1. Aadaki ikili saylar onlu say sistemine eviriniz.a)(11010)2 = (....)10 c)(100011)2 = (....)10

b)(110111)2 = (....)10 d)(11011)2 = (....)10

2. Aadaki ikili saylar oktal say sistemine eviriniz.a)(111010)2 = (... )8 c)(1010011)2 = (....)8

b)(1110111)2 = (...)8 d)(101011)2 = (.)8

3. Aadaki ikili saylar hexadesimal say sistemine eviriniz.a)(1101010)2 = (..)16 c)(1010011)2 = (....)16

b)(11010111)2 = (..)16 d)(1101101)2 = (....)16

4. Aadaki desimal saylar oktal say sistemine eviriniz.a) (15)10 = (....)8 c (78)10 = (...)8

b) (110)10 = (....)8 d)(83) 10 = (...)8

5. Aadaki desimal saylar hexadesimal say sistemine eviriniz.a) (22)10 = ()16 c)(157)10 = (...)16

b) (87)10 = (...)16 d)(255) 10 = ()16

6. Aadaki ilemleri yapnz.a)(11011)2 + (10110)2 = (..)2

b)(110110)2 + (11110)2 = (..)2c)(110110)2 - (1110)2 = (..)2d)(110110)2 - (1101)2 = (..)2

DEERLENDRME

Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevapverirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.Cevaplarnzn tm doru ise bir sonraki renme faaliyetine geiniz.

LME VE DEERLENDRME


21/97

15

RENME FAALYET-2

Temel mantkdevrelerini ve eitlerini tanyarak kullanlanbu elemanlarla ilgili eitlitasarmlar yapabileceksiniz. Tasarlam olduunuz bu devreleri bread board veya

bilgisayar ortamnda uygulayabileceksiniz.

0 ve 1 ne demektir? Dijital sinyal nedir? kilik, onluk ve onaltlk saysistemleri ve zellikleri nelerdir? Lojik kaplarn eitleri, sembolleri, doruluktablolar, entegreleri nelerdir? Lojik ifade veya lojik fonksiyon nedir? Lojikfonksiyon kaplarla nasl gerekletirilir? Gerekletirilmibir lojik devrenink nasl bulunur? Doruluk tablosuna bakarak lojik fonksiyon naslkarlr? Lojik entegrelerin zerinde yazanbilgiler ne anlama gelmektedir?

Matematik ilemleri yapan ve, vedeil, veya, veyadeil, zel veya, zelveyadeil, deil kaplarn gerekletiren entegreleri, kataloglar ve internetikullanarak inceleyeniz. Bu kaplarn eitleri, isimleri hakknda bilgi toplaynzve her bir kapiin bir entegrenin katalog bilgilerini yaznz.

Evinizde bilgisayardan lojik kaplar hakknda bilgitoplaynz. Bu kaplarn klfekline ve iyapsna dikkat ediniz.

Elektronik malzemelerin satld bir iletmeye giderek entegreli kap eitlerinigrnz.

almalarnz rapor hline getirerek snf ortamnda bilgi paylamndabulununuz.

2.MANTIKSAL KAPI DEVRELERDijital elektroniin temelini lojik(mantk) kaplar oluturmaktadr. Dijital devreler

lojik kaplar kullanlarak elde edilir. Lojik kaplarn iyi bilinmesi fonksiyonlarnn vezelliklerinin kavranmas ilerde devre tasarmnda ok byk kolaylk salayacaktr.

Kaplar, entegre ((IC) ntegrated crcut)) denilen yar iletken elemanlarn iindebulunmakla birlikte diren, diyot, transistr kullanmak suretiyle de lojik kaplar oluturmakmmkndr. Entegre devreler, g harcamasnn az, alma hznn yksek, ebatlarnnkk ve ekonomik olmas gibi birok stn zellii nedeniyle tercih edilmektedir.

Lojik kaplara gemeden nce unun ok iyi bilinmesi gerekir: Lojik kapdevrelerinde iki gerilim seviyesi vardr. Birincisi lojik (1) yani yksek seviye (+5V) ve

ikincisi ise lojik (0) yani dk seviye (0 V) dir.Srasyla lojik kap devrelerini inceleyelim.

RENME FAALYET2

AMA

ARATIRMA


22/97

16

2.1.Mantksal (Lojik) Kaplar

Saysal devrelerin tasarmnda kullanlan temel devre elemanlarna lojik kaplar adverilir. Bir lojik kapbir k, bir veya birden fazla giri hattna sahiptir. k, girihatlarnn durumuna bal olarak lojik-1 veya lojik-0 olabilir. Bir lojik kapnn girilerineuygulanan sinyale balolarak knn ne olacangsteren tabloya doruluk tablosu(truth table) ad verilir.

TAMPON(Buffer) ,VE(AND), VEYA(OR), DEL(NOT), VEDEL(NAND),VEYADEL(NOR), ZELVEYA(EXOR) ve ZELVEYA DEL(EXNOR) temel lojikkaplardr.

Tampon kaps ( buffer gate)Tampon kapsnn bir girii ve bir k bunmaktadr. Esasnda tapman bir kap

grubuna girmemektedir. Bu devre elektronik katlar veya kullanlan dier kaplar arasndaempedans uygunluu salar. Kullanlan devrelerde bir katn k empedans dier katn giriempedansna eit olmaz ise katlar arasnda bulunan bu uyumsuzluk enerji kayplarna nedenolmaktadr. Tampon kat ile empedans uygunsuzluundan oluan kayplar nlenmi olur.

ekil 2.1 : Tampon (buffer) sembol ve elektriksel emas

ekil 2.2 :7407 Entegresi i yaps kaps ve doruluk tablosu

Giri kA C

0 0

1 1


23/97

17

ekil 2.3: 74127 Tampon entegresi i yaps

74125 entegresinin de i yapsnda drt adet tampon kapsbulunmaktadr. Burada1,4,10 ve 13 nu.layaklar yetki (enable) girileridir. Yetki ucu entegrenin kna giritenverilen bilginin iletilip iletilmeyeceine karar veren utur.Yetki ucuna lojik 0 verilirse kaktif k olur.

Deil kaps (not gate,nverter):DEL kapsnn bir girii ve bir k vardr.Deil (NOT) kaps giriine uygulanan

lojik bilgiyi kna tersini alarak aktaran kapdr. Bir baka ifade ile giriine lojik1uygulanrsa kta lojik 0, girite lojik 0 uygulanrsa kta lojik 1 veren kapdr. Buzelliinden dolay evirici, tersleyici de denilmektedir. Bir ifadenin rnein Anntersi (A

veya A ) eklinde yazlr.

B= A

ekil 2.4:DEL (NOT) kaps sembol,k ifadesi ve Deil kaps doruluk tablosu

Elektriksel edeerindegrlecei gibi eer anahtar ak(lojik 0) ise lamba (lojik 1)yanacaktr. Anahtar kapalolduunda (lojik 1) ise lamba (lojik0) yanmayacaktr.

ekil 2.5: Deil (NOT) kaps elektriksel edeeri

7404 entegresi iinde alt adet DEL (NOT) kaps bulundurur. Bu entegrekullanlrken alt taneden herhangi biri veya birden fazla Deil kaps birlikte kullanlabilir.

Giri kA B

0 1

1 0


24/97

18

ekil 2.6 : IC 7404 entegresinin i yaps

Ve kaps ( and gate)

ekil 2.7 : VE kaps elektriksel emas

Ve kapsn anlamak iin elektriksel devresine bakalm. ekilde grld gibikaynak(Vcc), A ve B anahtarlar ve lamba (yk) birbirlerine seri baldr. Anahtarlardan

birinin ak olmas lambay yakmaz. Ancak A ve B anahtarnn ikisi de kapal 1 olduundalamba k verecektir yani 1 olacaktr. Anahtarn ak olmas 0, anahtarn kapal olmas1, lambann snk olmas 0, lambann yanmas 1 olarak adlandrlr. Doruluktablosunda grld gibi iki deiken (A ve B) olduu iin (2n=22=4) drt farkl durumortaya kmaktadr.

ekil 1.8. :ki girili ve (and) kaps sembol ve doruluk tablosu

ki girili ve kaps dijital devrelerde arpma kaps olarak adlandrlr. Doruluktablosundan ilem yapldnda

A=0 ve B=0 ise k C= A.B= 0.0 = 0A=0 ve B=1 ise k C= A.B= 0.0 = 0A=1 ve B=0 ise k C= A.B= 0.0 = 0A=1 ve B=1 ise k C= A.B= 0.0 = 1 olur.

A B k (C)0 0 0 (Lamba Yanmaz )

0 1 0 (Lamba Yanmaz )

1 0 0 (Lamba Yanmaz )

1 1 1 (Lamba Yanar )C = A.B


25/97

19

ekil 2.9da diyotlu ve kapsgrlmektedir.Burada A=1 ve B=1 (lojik 1)uygulanrsa D1 ve D2 diyotlar kesimde olacaktr.nk diyotlara ters polarma uygulanmolacaktr. k (F) ise +Vcc yani 5V (lojik 1)grlecektir. Dier durumlarda girilere A=0,B=1 ya da A=1, B=0 durumunda diyotlardan biriiletimde olacaktr. Bu durumda k (F) 0 (lojik0) olacaktr. A=0, B=0 durumunda ise her ikidiyot iletimde olaca iin yine k 0 olacaktr.

ekil 2.9 : Diyotlu ve kaps

Aadaki ekilde 7408 entegresinin i yaps verilmitir. Entegrenin 7 nu.l ayaGND(Toprak), 14 nu.laya +Vcc (5V) olarak grlmektedir. Entegre iinde drt adet VEkaps bulunmaktadr. Bu kaplar birbirinden bamszdr. ster tek tek isterseniz birbirine

balant yaplarak deiik ifadeler elde edebilirsiniz.

Not: ema izimlerinde VE kaplar zerinde +5V ve Gnd gsterilmez. Entegreyikullanrken bu balantlar mutlaka yapnz.

ekil 2.10 :IC 7408 Ve (AND)kaps i yaps Veya kaps (or gate)

ekil 2.11 : Veya kaps elektriksel emas


26/97

20

Veya kapsnn en az iki girii ve bir k bulunmaktadr. Elektriksel edeeremasnda iki paralel anahtar eklinde gsterilmektedir. Lambann yanmas iin yalnzca Aanahtarnn ya da yalnzca B anahtarnn ya da A ile B anahtarnn kapal olmas yeterliolacaktr. Lamba sadece iki anahtarnda ak olmas durumunda snk olacaktr.Lojikilemlerde veya kapstoplama ilemi yapmaktadr.

ekil 2.12: ki girili veya kaps (OR) sembol ve doruluk tablosu

ekil 2.13te Diyotlu veya kapsgrlmektedir.Bu devrede girilere (A ve B) lojik 0 verildiinde heriki diyot kesimde olacaktr. Dolaysyla k (lojik 0)olacaktr. Eer girilerden herhangi birine 1 (lojik 1)verilirse lojik 1 verilen diyot iletimde olur. Dier diyotise kesimde olur. Bu durumda ktaki led diyot yanar

yani lojik 1 olur. Her iki girie de 1 verilirse k yinelojik 1 olacaktr. Veya kapsnn zelliklerinigsterecektir.

ekil 2.13: Diyotlu VEYA kaps

7432nin i yapsnda grld gibi drtadet VEYA kaps bulunmaktadr. Bu kaplar

birbirinden tamamen bamsz olmakla beraberentegre kullanlaca zaman 14 nu.l ayaa +5Vverilmeli ve 7 nu.l ayak ise ase(GND) olarakmutlaka balanmaldr.

ekil 2.14. IC 7432 VEYA kaps i yaps

Vedeil kaps ( nand gate)

C = A+B

A B k (Q)0 0 0 (Lamba Snk )0 1 1 (Lamba Yanar )

1 0 1 (Lamba Yanar )

1 1 1 (Lamba Yanar )


27/97

21

Elektriksel edeer devresinde grld gibi VEDEL kapsnda lambaya DEL

(NAND) kapsndaki gibi anahtar balanm olup anahtar says ikiye(A ve B) kmtr.Lambann snmesi iin A ve B anahtarlarnn ikisinin de kapal(lojik 1) olmas gerekir. Anahtarlarn dier durumlarnda lamba (lojik 1)yanacaktr. Bu durum doruluk tablosunda grlmektedir.

ekil 2.15: VEDEL kaps elektriksel edeeri

VE DEL kaps iki girii bir k vardr. Bu kap aslnda bir VE kaps ile birDEL kapsnn birlemi hlidir. Sembolde grld gibi VE kapsnn kna bir adetkk daire eklenmitir.

ekil 2.16:VEDEL (NAND) kaps sembol, k ifadesi ve doruluk tablosu

7400 entegresi de i yapsnda drt adet

VEDEL ( Nand) kaps bulundurur. Entegrekullanlrken i yapsna baklarak herhangi biriveya birka kap birlikte kullanlabilir. Dierentegrelerde olduu gibi 14 nu.l ayak +5 V ve 7nu.layak ase (Gnd) ye balanmaldr.

ekil 2.17: 7400 entegresi i yaps

Veya deil kaps (nor gate)

C =

Giriler kA B C0 0 1

0 1 1

1 0 1

1 1 0


28/97

22

ekilde 2.18de VEYA DEL

(NOR) kapsnn elektriksel edeerigrlmektedir.Dikkat edilirse Veya deilkapsnn elektriksel edeerinde A ve Banahtarlar lambaya yani ka paralel

bal iki anahtardr. Lambann yanmasyani kn lojik 1 olmas iin her ikianahtarn ak (lojik 0) olmas gerekir.Dier durumlarda ise lamba snkolacaktr.Bu durum tablod grlmektedir.

ekil 2.18: VEYA DEL kaps elektriksel edeeri

Veya Deil kapsnn sembol Veya kapsnn kna kk bir daire ekleyerekgsterilir. k ifadesi ise giriine uygulanan lojik deerin ikisini toplayarak tersler.

ekil 2.19: VEYA DEL (NOR) kaps sembol k ifadesi ve doruluk tablosu

ekil 2.20 :7402 entegresinin i yaps

7402 entegresi iyapsnda drt adet Veya Deil (NOR) kaps bulundurur. Entegrekullanlrken i yapsna baklarak herhangi biri veya birka kap birlikte kullanlabilir.Dierentegrelerde olduu gibi 14 nu.l ayak +5 V ve 7 nu.layak ase (Gnd) ye balanmaldr.

zel veya kaps (exclusive or gate,EX-OR)

C =

Giriler kA B C

0 0 1

0 1 0

1 0 0

1 1 0


29/97

23

zel Veya kaps iki girii bir k olan bir kapdr. Bu kap XOR diye de

gsterilebilir. Bu kapnn zellii eer girilerin ikisi de ayn ise yani A= B= 0 veya A= B =1 olduunda k lojik0 olmaktadr. Eer girilerin ikisi de farkl ise yani A= 1, B= 0 veyaA= 0, B = 1 olduunda k lojik 1 olmaktadr.

zel Veya kapsnn ilemlerinde zel toplama ilemi ( ) olarak kullanlr.

ekil 2.21 : zel Veya kaps elektriksel edeeri veDoruluk tablosu

C = A B = A. + .B

ekil 2.22 : zel Veya kaps sembol ve k ifadesi

k ifadesinde grld gibi zel Veya kaps iki Deil kaps (A ve B) , iki Vekaps (AB ve AB) ve bir Veya kaps ile de elde edilebilir.

ekil 1.23 : zel Veya kapsnndier kaplarla yapl

Giriler kA B C

0 0 00 1 1

1 0 1

1 1 0


30/97

24

ekil 1.24 : 74 86 zel Veya kaps i yaps

7486 entegresinin iinde drt adet zel Veya(Ex-Or) kaps bulunur. Entegrekullanlrken herhangi biri veya birden fazlas kullanlabilir. Her entegrede olduu gibikullanm yaplan entegrenin +5V ve ase (Gnd) ayaklar balanmaldr.

zel veya deil (Exclusive NOR, Gate,EX-NOR)zel Veya Deil kapsnda girilere ayn anda (A=0 ve B=0 veya A=1 ve B=1 )

uygulandnda k lojik 1 deerini alr.

Eergiriler farkl ise (A=0 ve B=1 veya A=1 ve B=0 ) k lojik0 deerini alr.

C= (A B)' =ekil 2.25. zel Veya Deil (EX-NOR) sembol ve doruluk tablosu

ekil 2.26. zel Veya Deil (EX-NOR) elektriksel edeeri ve zel veya deil kaps i yaps

Giriler kA B C

0 0 10 1 0

1 0 0

1 1 1


31/97

25

ekil 2.27: zel Veya Deil (EX-NOR) kapsnn dier kaplarla elde edilmesi

2.2 Mantksal Entegre eitleriEndstriyel uygulamalarda TTL ve CMOS entegreleri en yaygn kullanlan iki

entegredir.Kullanlan entegrelerierdikleri kap saysna gre u snflara ayrlr:

SSI (small-scale ntegration): 12den az transistr ieren entegreler MSI (medium scale ntegration): 12 ile 99 aras transistr ieren entegreler

(rnein flip-floplar, sayclar) LSI (large scale ntegration): 100 ile 9.999 aras transistr ieren entegreler

(rnein hafza elemanlar EPROM, ROM) VLSI (very large scale ntegration): 10.000-99.999 aras transistr ieren

entegreler (rnein 8-bit basit mikroilemciler) ULSI (ultra large scale ntegration): 100.000- ve fazlas transistr ieren

entegreler (rnein gelimi entegreler)

2.2.1 TTL (Transistr Transistr Lojik74XX)

En ok kullanlan lojik entegredir. TTL tr IC 'ler 74XX serisi ile belirtilirler.

Buradaki XX, 2 harfi gstermektedir ve geride kalan 00 da numaralar temsil eder. Mesela74LS00 ya da 74HC00 vb. Dier tip bir ailede de ortadaki harfler bulunmaz, mesela 7400vb. 74 Serisi entegreler TTL tr entegrelerdir. (7400,7446,...v.b.) 74 'den sonraki rakamlarIC iindeki lojik kapnn trn belirler. Bu entegre iindeki kaplar Transistr- Transistrmantna gre dizayn edilmilerdir. TTL girilerinde ok emiterli (bir transistor- n birdenfazla emiterinin olmas) transistr kullanlr. Birok kapy bnyesinde bulundurur. Orta veyksek hzl olarak imal edilen birok TTL modeli vardr. Besleme voltaj 5 V olup voltajk deeri 2 V ve st ise lojik 1 k, lojik 0 seviyesi 0.0V -0.8V aralndagsterilmektedir. 0.8 Vdan byk ve 2Vdan az herhangi voltaj belirsizliktir.

TTL mantk ailesi 54 veya 74 numaral nekine sahiptir. 54 serisi askeri

amaldr. alma scakl aral -55C ile +125C arasnda iken 74 serisi entegreler iinbu aralk 0C ila +70C arasndadr.


32/97

26

TTL (transistor-transistor logic) entegreler u alt gruplara ayrlr:

Standard TTL (74XXX ailesi): En eski, yava ve g kayplar ok fazla Dk gl (low power) TTL (74LXXX ailesi): Daha az g kayplar Schottky (otki) TTL (74SXXX ailesi): Hzl fakat g kayplar fazla Dk gl (low power schottky) TTL (74LSXXX ailesi): Hzl ve dk g

kayplarna sahip Advanced LS TTL (74ALSXXX): Hz-g kayplar oran ok iyi FAST TTL (74FXXX): Hz ve g kayplar asndan en iyi TTL entegresi74HC tipi entegreler yksek hzl CMOS devrelerdir, TTL hz ile ok az g tketen

4000 serisinin birletirilmesi ile oluturulmutur. 74LS ailesiyle ayn pin klar olacakekilde dzenlenmitir. 74 HC girilerinin 74LS klar ilesrlmesi gvenli deildir.nk lojik 0 iin kullanldnda voltajaral uygun deildir. Bunun yerine 74HCT

kullanlmaldr.74HCT ailesi 74HC ve 74LS TTL ailesinin zel olarak birletirilmi birversiyonudur, dolaysyla 74HCT serisi bir entegre uygun bir ekilde 74 LS ile ayn sistemdegvenle kullanlabilir. Aslnda 74HCT ailesi birok devrede 74LS yerine kullanlabilir. Bu entegreler statik elektrik asndan hassastrlar. Bir pine dokunmak statik olarak arjolmasna sebep olabilir ve entegre devreyi bozabilir. Entegre devreler kullanma zamannakadar koruma klflarnda tutulmaldr.

2.2.2 CMOS (Complementary Metal Oxide Semiconductor-Tamamlayc Metal

Oksit Yar letken - 40XX)

CMOS entegreler 40 serisi ile belirtilir. 4 'den sonraki rakamlar IC 'nin fonksiyonunuyani ne tr lojik kap kullanlacangsterir. Entegre zerindekiB harfi gelitirilmi korumadzeni olduunu gsterir. B kodlu CMOSlar endstriyel uygulamalar iin ok uygundur.Fet-Mosfet mantna gre dizayn edilmilerdir. TTL entegresinin daha gelimi eklidir.Ancak alma hzlar (yaylmhzlar) olduka yavatr. TTL ve ECL ye gre CMOS ideal

bir mantk entegresidir. Olduka geni bir besleme aralnda alr ( 3 - 18V).alrken ok kk g kullanr. CMOS ' larn giri empedanslar olduka yksektir.Ancak bu durumun sakncal taraf da vardr. Yksek giri empedans nedeniylekullanlmayan ular zerinde gerilim yklenmesi olur. Entegre iinde kullanlmayan

kaplarn balant ular besleme hattna balanmaldr. Aksi taktirde istenmeyen klarmeydana gelir.

CMOSlar iin genel olarak unlar sylenebilir:

Balca zellikleri unlardr;

simleri 40 veya 140 harfleri ile balar(4013,4001,14017 vb.) . CMOS klar TTL entegrelerle kontrol edilmez. CMOS entegrelerin girileri statik yklere kar duyarldr. 3V...18V arasndaki besleme geriliminde alabilir. G harcamalar TTL' e gre daha azdr.

Yaylm gecikme sreleri TTL'e oranla fazladr.


33/97

27

Besleme: 3 - 18V, kk salnmlar tolere edilir. Girilerok yksek empedansa

sahiptir.

klaryaklak 1 mA seviyesinde akm verir. CMOS entegre girilerinisrecekseniz, ama eer bir giri srmeyecekseniz 6V luk besleme de maksimum akmyaklak 5 mA seviyelerindedir. Bu deer 9V luk beslemede 10 mA civar olur ki bir ledisrmek iin bu yeterlidir. Daha yksek akmlarda ama kapama ilemleri iin araya birtransistr konulabilir.

k kapasitesi (Fan-out): Bu zellik bir k ucunun ka adet giri ucunusrebileceini gsterir. CMOS entegreleri iin bir k 50 civarnda girii srebilir.

Kap yaylm zaman : 9 V luk beslemede tipik olarak yaklak olarak 30 ns dir.Daha

dk besleme gerilimlerinde daha uzun bir sre ortaya kar.

Frekans: 1MHz' kadar, daha yksek frekanslarda 74 serisi kullanlmaldr.G tketimiolduka dktr. W seviyesindedir. Yksek frekanslarda bu artabilir,

rnein 1 MHz de mW seviyesine ulaabilir.

CMOS entegreler kendi aralarnda snflara ayrlrlar. Bunlarn nemlileri;

Standart CMOS serisi = 40...ATamponlanm CMOS serisi = 40...BTamponlanmam CMOS serisi = 40...UB

farkl snfa ayrlan CMOSlarn ayak balantlar ve grevleri hepsinde de ayndr,fakat birbirlerinin yerine kullanlamaz.

Bu seriler arasndaki temel farklar aada gsterilmitir.

Tip 40..A 40..B 40..UB

Yaylm Gecikmesi

k EmpedansMaks. alma Frekans

Tipik Vcc DeeriMaksimum Vcc Deeri

50 ns

100..400 ohm885 Khz3...12 V

3...15 V

150 ns

400 ohm280 Khz3...15 V

3...18 V

60 ns

100..400 ohm885 Khz3...15 V

3...18 V

NOT: Yaylm gecikmesi (propagation delay): Bir lojik devrenin giriine verilenbilgiye gre kn deiim hzn nano saniye cinsinden gsterir. Bir mantkkaps kendi giriinde meydana gelen deiiklie annda cevap vermez yani birzaman gecikmesi olur. Bu gecikmeye yaylma gecikmesi denir.


34/97

28

TTL ve CMOS entegrelerinin karlatrlmas

ncelediimiz parametrelere gre ideal bir entegrenin zelliklerini u ekildesayabiliriz:

Hzl almal. G harcamas minimum olmal. Ekonomik olmal. Isdeimelerinden etkilenmemeli. yi grlt bal olmal. Hata miktar "O" olmal.

TTL CMOS

Besleme voltaj 5V DC 3 V -18 V DCGerekli akm Miliamper Mikroamper

Giri empedans Dk ok yksekAnahtarlama hz Hzl Yavak kapasitesi 10 50G harcamas 20 mW 2 mWTetikleme palsi 50MHz 25 MHz

Besleme tolerans %20 %50


35/97

29

UYGULAMA FAALYET

Aadaki uygulama faaliyetini yaparakentegreli tampon devrelerini kurabileceksiniz.

Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz.

Deneyde kullanlacak malzemeler:

DC 5 Volt g kayna Bread Board 1 Ad. 7407 TTL Entegre 2 Ad. 220 Watt diren 1 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot

7407 entegrenin iyaps

ekil 2.28: Entegreli tampon kaps Doruluktablosu

A

Girii1

0

Y

k1

0

ekil 2.29 : k sinyali dalga formu

Giri kA C

0

1

UYGULAMA FAALYET


36/97

30

lem Basamaklar neriler

Deneyi yaparken ncelikle entegreyi (7407)bread boarda yerletiriniz.

Entegrenin ayaklarnnsrasna dikkat ediniz.

emaya uygun olarak dier devreelemanlarnn montajn yapnz.

Deneyi yaparken 5 voltluk DC beslemekaynann (+) ucunu 7407 entegresinin 14numaral ayana,(-) ucunu ise 7 numaralayana balaynz.

Entegrenin giriine yukardaki doruluktablosuna uygun ekilde 0 ve 1 uygulayarakdeneyi yapnz.

+5 V kaynanz lojik 1, ase(Gnd) yi de lojik 0 olarakkullannz.

Doruluk tablosunu deney sonularna gredoldurunuz.

A giri dalga formlarna gre verilmi olandevrenin, k sinyali dalga formunu iziniz.


37/97

31

Aadaki uygulama faaliyetini yaparakentegreli DEL devrelerini kurabileceksiniz.



DC 5 Volt g kayna Bread Board 1 Ad. 7404 TTL Entegre 2 Ad. 220 Watt diren

1 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot7404 entegresi i yaps kaps

ekil 2.30: IC 7404 ile yaplan DEL kaps Doruluktablosu

AGirii

10

Y

k1

0

ekil 2.31: k sinyali dalga formu

Giri kA Y

0

1

UYGULAMA FAALYET


38/97

32

lem Basamaklar neriler Deneyi yaparken ncelikle entegreyi (7404)

bread boarda yerletiriniz. Entegrenin ayaklarnn

srasna dikkat ediniz.

emaya uygun olarak dier devreelemanlarnn montajn yapnz.


Entegrenin giriine yukardaki doruluktablosuna uygun ekilde 0 ve 1 uygulayarakdeneyi yapnz.



Girie 0 verildiinde k 1veya girie 1 verildiinde k0 olmaldr.

A giri dalga formlarna gre verilmi olandevrenin, k sinyali dalga formunu iziniz.


39/97

33

Aadaki uygulama faaliyetini yaparak entegreli iki girili VE kaps devrelerinikurabileceksiniz.



DC 5 Volt g kayna Bread Board 1 Ad. 7408 TTL Entegre 3 Ad. 220 Watt diren

2 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot Balant kablolarAadaki devre emasn 7408 entegresine bakarak kurunuz.

ki girili AND lojik kap entegresinini balant yaps (TTL serisi)

ekil 2.32: VE Kaps deney balant emas

UYGULAMA FAALYET-3


40/97

34

ekil 2.33: Doruluktablosu ekil 2.34: Giri- k sinyalleri

lem Basamaklar neriler Deneyi yaparken ncelikle entegreyi (7408) bread

boarda yerletiriniz. emaya uygun olarak dier devre elemanlarnn

montajn yapnz. Deneyi yaparken 5 voltluk DC besleme

kaynann (+) ucunu 7408 evtegresinin 14numaral ayana,(-) ucunu ise 7 numaralayana balaynz.

A,B anahtarlarn giri konumlarn yukardakidoruluk tablosuna uygun ekilde yaparak deneyiyapnz.


A, B giri dalga formlar verilmi olan devrenin,k sinyali dalga formunu iziniz

ki girili AND lojik kapsnn matematikselifadesini yaznz.

ki girili AND lojik kapsnn edeer elektrikdevresini iziniz.

ki girili AND lojik kapsnn Alman (DIN) veAmerikan (ANSI) standardna gre sembolleriniiziniz.

ki girili AND lojik kaplaryla girili ANDlojik kapsnn elde edilmesinin eklini iziniz.

Giriler kA B Y

0 0

0 1

1 0

1 1


41/97

35

Aadaki uygulama faaliyetini yaparak entegreli girili VE kaps devrelerinikurabileceksiniz.

Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz

Deneyde kullanlacak malzemeler: DC 5 Volt g kayna Bread Board 1 Ad. 7408 TTL Entegre 5 Ad. 220 Watt diren 4 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot Balant kablolar

ekil 2.35: girili VE kaps uygulamas ekil 2.36: Doruluk tablosu

ekil 2.37 : k dalga formu

GirilerA B C

kY

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

UYGULAMA FAALYET-4


42/97

36



srasna dikkat ediniz. emaya uygun olarak dier devre

elemanlarnn montajn yapnz. Deneyi yaparken 5 voltluk DC besleme

kaynann (+) ucunu 7408 entegresinin 14numaral ayana,(-) ucunu ise 7 numaralayana balaynz.

A,B,C girilerine yukardaki doruluktablosuna uygun ekilde 0 ve 1 uygulayarakdeneyi yapnz.

+5 V kaynanz lojik 1,ase(Gnd) yi de lojik 0olarak kullannz.


A, B,C giri dalga formlarna gre verilmiolan devrenin, k sinyali dalga formunuiziniz.

girili AND lojik kapsnn matematikselifadesini yaznz.

girili AND lojik kapsnn edeerelektrik devresini iziniz.


43/97

37

Aadaki uygulama faaliyetini yaparak entegreli iki girili Veya(OR) kapsdevrelerini kurabileceksiniz.



DC 5 Volt g kayna Bread Board 1 Ad. 7432 TTL Entegre 4 Ad. 220 Watt diren 3 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot Balant kablolar

IC 7432 VEYA kaps i yaps

ekil 2.38: IC 7432 ile yaplan VEYA kaps

UYGULAMA FAALYET-5


44/97

38

ekil 2.39. Doruluk Tablosu ekil 2.40: k dalga formu




elemanlarnn montajn yapnz.


A,B,C girilerine yukardaki doruluktablosuna uygun ekilde 0 ve 1 uygulayarakdeneyi yapnz.

+5 V kaynanz lojik 1,ase(Gnd) yi de lojik 0 olarakkullannz.


A, B,C giri dalga formlarna gre verilmiolan devrenin, k sinyali dalga formunu

iziniz. girili VEYA (OR) lojik kapsnn

edeer elektrik devresini iziniz.

GirilerA B C

kY

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1


45/97

39

Aadaki uygulama faaliyetini yaparak entegreli iki girili Vedeil(Nand) kaps

devrelerini kurabileceksiniz.



DC 5 Volt g kayna Bread Board 1 Ad. 7400 TTL Entegre

3 Ad. 220 Watt diren 2 Ad. Yeil LED diyot 1 Ad. Krmz LED diyot

7400 entegresi i yaps

ekil 2.41:IC 7400 ile yaplan VEDEL (Nand) kaps ekil 2.42: Doruluktablosu

Giriler kA B Y

0 0

0 1

1 0

1 1

UYGULAMA FAALYET-6


46/97

40







A,B girilerine yukardaki doruluktablosuna uygun ekilde 0 ve 1 uygulayarakdeneyi yapnz.



A, B giri dalga formlarna gre verilmi olandevrenin, k sinyali dalga formunu iziniz.

girili NAND lojik kapsnnmatematiksel ifadesini yaznz. giriliNAND lojik kapsnn edeer

elektrik devresini iziniz.

B

Girii

1

0

A

Girii1

0

Y

k1

0


47/97

41

Aadaki uygulama faaliyetini yaparakentegreli iki girili Veya deil (NOR) kaps

devrelerini kurabileceksiniz.




7402 entegresi i yaps

ekil 2.44 :IC 7402 ile yaplan VEYA DEL (Nor) kaps ekil 2.45: Doruluktablosu

Giriler kA B C

0 0

0 1

1 0

1 1

UYGULAMA FAALYET-7


48/97

42





elemanlarnn montajn yapnz. Deneyi yaparken 5 voltluk DC besleme

kaynann (+) ucunu 7402 entegresinin 14numaral ayana,(-) ucunu ise 7 numaralayana balaynz.





girili NOR lojik kapsnn matematikselifadesini yaznz.

giriliNOR lojik kapsnn edeerelektrik devresini iziniz.

BGirii 10

A

Girii1

0

Y

k1

0


49/97

43

Aadaki uygulama faaliyetini yaparak entegreli iki girili zel Veya (EXOR)kaps devrelerini kurabileceksiniz.




IC 7486 entegresi i yaps

ekil 2.47:IC 7486 ile yaplanZEL VEYA kaps ekil 2.48: Doruluktablosu

Giriler kA B Y

0 0

0 1

1 0

1 1

UYGULAMA FAALYET-8


50/97

44

ekil 2.49: k sinyali dalga formu










girili Exor lojik kapsnn matematikselifadesini yaznz.

B

Girii1

0

A

Girii1

0

Y

k1

0


51/97

45

KONTROL LSTES

Bu faaliyet kapsamndaaada listelenen davranlardan kazandnz becerileri Evet,kazanamadnz becerileri Hayr kutucuuna (X) iareti koyarak kendinizi deerlendiriniz.

Deerlendirme ltleri Evet Hayr1 Kap devrelerinin semboleri renildiniz mi?2 Kap devrelerinin k ifadeleri renildiniz mi?3 Kap devrelerinin doruluk tablolarn izebildiniz mi?4 Kap devrelerinin elektriksel edeeri izilebiliyor mu?5 ki girili kaplardan girili kap yapabildiniz mi?6 Devrenin almasn kontrol edebildiniz mi?7 TTL entegreleri rendiniz mi?8 CMOS entegreleri rendiniz mi?

9TTL ile CMOS entegre arasndaki farklar rendiniz mi?

DEERLENDRME



52/97

46

LME VE DEERLENDRMEAadaki cmlelerin bandabo braklan parantezlere, cmlelerde verilen bilgiler

doru ise D, yanl ise Y yaznz.

1. () Mantk devrelerinde lojik 1 5vu temsil eder.2. (..) Tampon kaps iki kat arasnda empedans uygunluu salamak iin

kullanlr.

3. (..) Tampon kapsnn giriine lojik1 verilirse kndan lojik 0 alnr.4. () Deil kaps giriine lojik 0 uygulanrsa kndan lojik 1 olarak alnr.5. () Ve kapsnn elektriksel edeeri iki anahtarn birbirine seri balanmas

eklindedir.

6. () Ve kaps ayn zamanda arpma kaps olarak da adlandrlr.7. () Ve kapsnda girilerden biri lojik 0 olursa k lojik 1 olur.8. () Veya kaps edeeri iki anahtarn birbirine seri balanmas eklindedir.9. () Veya kapsnda girilerden biri lojik 1 olursa k lojik1 olur.10. () Vedeil kaps bir ve kaps ile bir deil kapsnn birleimidir.11. () Veyadeil kaps bir veya kaps ile bir deil kapsnn edeeridir.12. () zel veya kaps girileri ayn olduunda knda lojik 0 veren kapdr.

DEERLENDRME


LME VE DEERLENDRME


53/97

47

RENME FAALYET3

Boolean matematiini reneceksiniz.

Dijital elektronik devrelerin tasarm, retim ve onarm srelerini anlayabilmek iinBoolean matematik kurallarnbilmekarttr. Sadeletirme ilemleri de kullanlarak dijitaldevrelerin daha az kapile gerekletirilmesini salar.

Boolean matematii nedir? Nerelerde kullanlr, Boolean matematik kurallarnaratrnz? Aratrma sonularn arkadalarnz ile tartnz?

3.BOOLEAN MATEMAT

Devre matematiinin temeli, George BOOLE (1815 - 1864) tarafndan 1847 'demantn, matematiksel analizi zerine yazm olduu tez ile ortaya kmtr. Ancak budnce, 1938 'den sonra Bell laboratuvar tarafndan yaplan rleli devrelerle telefoniletmelerinde uygulama alan bulabilmitir. Daha sonra da elektronik devrelerinin temeliolmutur. Boolean matematii basit bir matematiktir. Yalnz anahtar devrelerde ok nemlirol oynar. Lojik devre tasarmnda ve lojik devrelerin basitletirilmesinde kullanlr."Boolean matematii" saysal devrelerin analiz ve tasarmn salayanmatematiksel teoridir.Saysal bilgisayar devreleri uygulamasnda, ikili deikenler zerinde tanmlanan saysaloperasyonlar gsterir. Boolean matematii ikili say sistemine dayanr. Bu sistemde yeralan 0 ve 1, srasyla ak (OFF) ve kapal (ON) devrelerle e anlamldr.

3.1. Boolean lemleri3.1.1.Boolean Matematii SembolleriBoolean matematiinde kullanlan deikenler veya fonksiyonlar byk harfler

kullanlarak gsterilmitir. Saysal olarak bir deiken veya fonksiyon iki deer alabilir. Budeerler 1 veya 0 olacaktr. Deikenlerin veya fonksiyonlarn ald bu deerler saysaldevrelerde eer "1" ise YKSEK gerilim seviyesi , "0" ise ALAK gerilim seviyesinigsterecektir.

Deil veya tmleyen (komplement), boolean matematiinde deikenin zerineizilen bir izgi ile gsterilir. rnein ifadesi "A' nn deili veya A'nn komplementi"eklinde okunur. Eer A=1 ise =0 , A=0 ise =1 olur. Tmleyen (komplement) veyadeil iin A'eklinde yazm kullanlabilir.

AMA

ARATIRMA

RENME FAALYET3
http://tr.wikipedia.org/wiki/Matematikhttp://tr.wikipedia.org/wiki/Matematikhttp://tr.wikipedia.org/wiki/Bilgisayarhttp://tr.wikipedia.org/wiki/Bilgisayarhttp://tr.wikipedia.org/wiki/Matematik


54/97

48

Deil (inverse) ilemi: Lojik 1 'in lojik 0 'a evrilmesidir. A = {A =A 'nn tersi

(deili ,bar ') okunur.}A ve B girilere uygulanan iki deikeni gsterirse VEfonksiyonu Boolen ifadesi olarak (A.B) eklinde yazlrken VEYA fonksiyonu iin(A+B)eklinde yazlacaktr.

3.1.2. Boolean Toplama ve arpmaBoolean toplamaya ilikin temel kurallar aada verilmitir.

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 1

Boolean matematiinin saysal devre uygulamalarnda Boolean toplama VEYAfonksiyonu ile tanmlanacaktr. VEYA ileminde A ve B gibi iki boolean deikeni vardr.(A+B) eklinde yazlr.

Boolen arpma ilemi ise VE fonksiyonu ile ifade edilir. Boolean arpma ilemineilikintemel kurallar aada verilmitir.Ve ileminde iki boolean deikeni vardr. A ve Bgirileri k, (A.B) eklinde yazlr.

0 . 0 = 0

0 . 1 = 0

1 . 0 = 0

1 . 1 = 1

3.2. Boolean Kanunlar3.2.1. Yer Deitirme Kanunu

ki girili bir VEYA kapsnn girilerine uygulanan deikenler yer deiirse kdeeri deimez.

A+B = B+A

ki girili bir VE kapsnn girilerine uygulanan deikenler yer deiirse k deeri

deimez.A.B = B.A3.2.2. Birleme Kanunu

BirVEYA kapsnngirilerine uygulanan deikenlerin gruplandrlmalar deiirsek deeri deimeyecektir.

(A+B)+C = A+(B+C) eklinde de yazlabilir.

BirVE kapsnngirilerine uygulanan deikenlerin gruplandrlmalar deiirse kdeeri deimeyecektir.

(A.B).C = A.(B.C) eklinde de yazlabilir.


55/97

49

3.2.2. Dalma Kanunu

Boolen ilemlerinde de arpmann (VE) toplama (VEYA) zerine dalmas aadakigibidir.A.(B+C) = A.B+A.C

A+(B.C) = (A+B).(A+C)

3.3. Boolean Matematii KurallarBoolean kurallarnn bilinmesi gerekir. Bu kurallarn bilinmesi ilemlerde ok byk

kolaylksalayacaktr. Aadakiilemleri dikkatlice inceleyiniz.

a) A = 0 ise = 1 veya A = 1 ise = 0dir.b) 0.0 = 0

c) 1+1 = 1 veya (A+A = A)

d) 0+0 = 0e) 1 . 1 = 1 veya (A.A = A)

f) 1. 0 = 0 veya (A. =0)

g) 1+ 0 = 1 veya (A+ = 1)

Yutma kurala) A+A.B = A

b) A.(A+B) = A

VE (And) kurala) 0.A = 0

b) 1.A = A

VEYA (Or) kurala) 1+A = 1

b) 0+A = A

Yukardaki kurallarn VEYA ve VE kapsna uygulanm olarak klarnda oluanBoolean deeri aada gsterilmektedir.

ekil 3.1 : VEYA(OR) kapsnn Boolean matematiine gre k ifadeleri


56/97

50

ekil 3.2: VE(AND) kapsnn Boolean matematiine gre k ifadeleri

ekil 3.3 : Boolean kurallarnn elektrik devreleriyle gsterilii


57/97

51

ekil 3.4 : Boolean kanunlarnn elektrik devreleriyle gsterilii

3.4. De Morgan TeoremleriDe Morgan teoremleri Boolean matematiinin ok nemli teoremleridir.

( ) = . (Teorem -1)

( ) = + (Teorem-2)

Teorem -1iin u sylenebilir. Boolean ilemlerinde toplama ileminin parantez

( ) deilini aarsak ierideki ifadenin ilemi toplama (+) ise arpma(.)olur.( . )

Aada teorem-1in kaplarla yapl grlmektedir.


58/97

52

_

Teorem-2 iin ise ( ) biimindeki ifadenin deili alrsa parantez iindeki__ __arpma (.) ilemi toplama (+) ilemine dnr. (A+B)

Aada teorem-2nin kaplarla yapl grlmektedir.

De Morgan teoremi ikiden fazla deiken iin de geerlidir. Aadaki rnekleriinceleyiniz.

____ __ __ __

a)XYZ = X + Y + Z_____ __ __ __ __

b) WXYZ = W + X + Y + Z________ _ _ _

c) X + Y + Z = X Y Z

____________ _ _ _ _d)W + Y + X + Z = W Y X Zrnek: A.(A.B+C) ilemini sadeletiriniz.

= A.A.B + A.C (A.A=A)

= A.B + A.C (A parantezine alnrsa)= A.(B+C) olur.

rnek: B. + . +A.B ilemini sadeletiriniz.

= B.( +A)+ . = 1.B+ . = B+ . = B+ olur.

rnek : AB + A(B + C) + B(B + C) fonksiyonunu Boolean kanunlarn kullanaraken basit hle getiriniz.Y=AB + A(B + C) + B(B + C)= AB + AB + AC + BB + BC (BB=B) kanunu uygulanrsa=AB + AB + AC + B + BC (AB+AB=AB) kanunu uygulanrsa=AB + AC + B + BC B arpan parantezine alnrsa=AB + AC + B(1+ C) (1+A = 1) kuralndan=AB + AC + B 1 Birinci ve nc terim B ortak parantezine alnrsa=AC + B(A + 1) (1+A = 1) kanun uygulanrsa

=AC + B . 1=AC+B eklinde olur.


59/97

53

ekil 3.5: fadenin sadelemeden izilii

ekil 3.6: fade sadeletikten sonraki hli

ekillerden grld gibi verilen ifadeyi Boolean kurallaryla sadeletirince ortayakan yeni ifadenin kap adedi ok azalmtr.


60/97

54


61/97

55

3. 5. Saysal Devre Tasarm

3.5.1. Boolean fadesinden Saysal Devrelerin izilmesi

rnek : D = B+AC ifadesini lojik kaplar kullanarak iziniz.

rnek : D= ((AB)+B).A ifadesini lojik kaplar kullanarak iziniz.

__rnek : C= {(A+B) + (A +B).B} ifadesini lojik kaplar kullanarakiziniz.


62/97

56

rnek :D = . .C+A. + .B. ifadesinin devresini iziniz.

rnek :D = .(C+ )+ .C ifadesinin kaplarla devresini iziniz.

rnek : Y= ( ). ( B.C ) . A ifadesinin kaplarla devresini iziniz.

Y= ( ). ( B.C) .A


63/97

57

3.5.2. Saysal (Lojik) Devreden Boolean fadenin Elde Edilmesi

izilmi bir saysal devreden Boolean ifadesinin elde edilebilmesi iin ilknce kapgirilerine uygulanan deikenler belirlenir. Her kap kna ait Boolean ifadesi yazlr. Builem devredeki en son kapya kadar srdrlerek sonuca ulalr.

rnek: Aadakiverilen saysal devrenin kna ait Boolean ifadesini bulunuz.

zm: Her bir kap giri ve k ifadesi devredeki son kapya kadar yazlarakifade elde edilir.

Her kap kna k ifadesi yazlr. Bylecesonuca adm adm gidilir.

rnek: Aadakiverilen saysal devrenin kna ait Boolean ifadesini bulunuz.


64/97

58

zm: Her bir kapnn giriine ve kna ait ifadesi yazlarak k ifadesi elde

edilir.

rnek. Aadaki saysal devrenin Y k ifadesini bulunuz.

zm: emadaki her lojik kapnn kna k ifadeleri teker tekeryazlr. Sonutaen sondaki girili VE kapsyla arplr.


65/97

59

3.5.3. Dalga Diyagramnn izilmesi

Saysal sistem iki gerilim seviyesine gre alr. Her saysal sistemin bu iki gerilimseviyesine karlk gelen bir biimi olmaldr. Bu nedenle saysal devreler binary (kilik) saysisteminde kullanlan 1 ve 0 ile tanmlanmak zorundadr. Bu saysal sistemin

girdilerinin ikilik koda dnmesini salar. Aadaki pozitif mantk ifadelerinikullanarak saysal kavramlar tanmlayabileceiz. rnein bir anahtarn kapal olmassaysal sistemde 1 veya 5Va eit olacaktr.

Pozitif mantkBir kare dalgann ykseleme ve dmesinin ok kk zaman diliminde olduu

dnlrse kare dalga saysal sinyallere gzel bir rnek olabilir. Aada bir kare dalgazerindeki lojik seviyeler gsterilmitir.

ekil 3.7: Pozitif mantk saysal sinyal

Saysal (dijital) elektronikte, bir devre tasarm yaplrken o devreye ait lojik ifadedoruluk tablosu oluturulur. Bu lojik ifadeye gre dorudan devre kurulursa maliyet artar.

fadenin en son hlinin bulunmas gerekir. Boolean matematii ile bu denklemlerin en sadehle getirilmesi saysal (lojik) denklemlerin zm yaplmaktadr. En sade hle gelenifadenin ya da denklemin doruluk tablosu yaplarak bu denklemin k dalga diyagramnelde etmek mmkndr.

imdi daha nceden incelediimiz Boolean ifadesini ele alarak nce doruluktablosunu daha sonrada k dalga diyagramnn nasl yapldn grelim.

Y=A.B + A.(B + C) + B.(B + C) fonksiyonunu Boolean kanunlarn kullanarak enbasit hle getirdiimizde

Y=A.B + A.(B + C) + B.(B + C) = A.C + B sonucu elde edilmiti.


66/97

60

imdi Y= A.C + B ifadesinin doruluk tablosunu hazrlayalm. A,B,C gibi

deiken olduundan tablo 2

3

=8 farkl deer olan bir tablo olacaktr.

Deikenler A ve C ninsonucu

k fadesiY

Sra A B C A.C A.C+B A.C+B0 0 0 0 0 0+0 0

1 0 0 1 0 0+0 0

2 0 1 0 0 0+1 1

3 0 1 1 0 0+1 1

4 1 0 0 0 0+0 0

5 1 0 1 1 1+0 16 1 1 0 0 0+1 1

7 1 1 1 1 1+1 1

Tablo 3.1 Doruluk tablosu

Yukardaki tablo aslnda iin en zor ksmyd. Bu tablo bize Y= A.C + B ifadesiningirilerinin ald deere (lojik 0 veya lojik 1) gre kn hangi deeri (lojik 0 veya lojik 1)alacan gstermektedir.

Tabloyu diyagram hline getirmek istersek yapmamz gereken lojik devrelerdekullanlan kare dalgay uygun ekilde izmektir.

C Girii 0 1 0 1 0 1 0 1

B Girii 0 0 1 1 0 0 1 1

A Girii 0 0 0 0 1 1 1 1

A.C 0 0 0 0 1 0 0 1

(A.C+B) 0 0 1 1 0 1 1 1

Sra 0 1 2 3 4 5 6 7

Tablo 3.2 : Dalga diyagramnn izilmesi

Dalga diyagram tablosunda grld gibi A,B,C deikenlerinin, A.C ifadesinin ve(A.C+B ) k ifadesinin dalga eklinin izilmesi doruluk tablosunda kan ifadeleregredir. k ifadesi 0,1ve 4. srada 0, dier durumlarda 1dir. Bu durum diyagramdagrlmektedir.


67/97

61

UYGULAMA FAALYET1. Y= A.(A.B +C) denklemini Boolean kurallarn kullanarak sadeletiriniz?

2. Y= B +A +A.B denklemini Boolean kurallarn kullanarak sadeletiriniz?

3. Y= denklemini Boolean kurallarn kullanarak sadeletiriniz?

4. denklemini Boolean kurallarn kullanarak sadeletiriniz?

5. Y= .B.C + .B. + A.C denklemini Boolean kurallarn kullanarak sadeletiriniz?

denklemini sadeletirmeden lojik kaplarla iziniz.

KONTROL LSTESBu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iin

Evet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizikontrol ediniz.

Deerlendirme ltleri Evet Hayr1 Verilen ifadelerin zmn yapabildiniz mi?2 lemleri doru sralamada yapabildiniz mi?

3Boolean matematii kurallarn kullanarak lojik ifadelerisadeletirebildiniz mi?

4 Lojik devreyi takip ederek k ifadesini bulabildiniz mi?5 k ifadesi verilen devreyi kaplarla izebildiniz mi?6 lemleri verilen srede yapabildiniz mi?7 lemlerde tertip ve dzene uydunuz mu?

DEERLENDRME


UYGULAMA FAALYET


68/97

62

LME VE DEERLENDRMEAadaki ilemleri yapnz.

1. Y= A.(AB+C) ifadesini sadeletiriniz.2 Y= B(A+ ) + A(B+ ) ifadesini sadeletiriniz.

3 ifadesini Boolaen kurallarn kullanarak sadeletiriniz.

4. Aadaki lojik devrenin Y k ifadesini bulunuz.

5 Y= A. + . .C + denkleminin lojik kapl devresini iziniz.

DEERLENDRME


LME VE DEERLENDRME


69/97

63

RENME FAALYET-4

Karno haritalarn kullanarak hzlbir ekilde lojik devre tasarm ile ilgili birproblemi sadeletirecek ve en kararl, en ekonomik devreyi tasarlayarak tekniine uygunekilde hatasz kurup altracaksnz.

Karnough haritalar hangi amala kullanlr? Bu haritalarn uygulama alanlar nelerdir? eitleri var m? Saysal devre

tasarm yapanlar bu haritalar nasl kullanmaktadrlar?

4. KARNOUGH HARTASIBir nceki konuda anlattmz Boolean matematiinde yaplan sadeletirmeleri karno

haritasnda daha kolay ve daha gvenilir yapmak mmkndr. Karno haritas, sadeletirmeve dijital devre tasarmnda kullanlmaktadr. Deiken saysna gre karno haritas

dzenlenir. rnein 2 deiken (A B), 5 deiken (A B C D E) vb. Karno haritas en fazla 6deikenli eitlikleri sadeletirmede kullanlr. Aada deiken saysna gre karnodzenlemeleri anlatlmtr.

4. 1. Deiken Saysna Gre Karno HaritasKarno haritasnda ka kutu olacan 2n (2 zeri n) forml ile bulabilirsiniz. N

deiken adedini belirtir.Aadaki tabloda deikenin deili olan yerlere 0, deikenin kendisi olan yerlere de

1 konur.

4.1.1. Deikenli Karno Haritas

rnein y = A.B + A.B' gibi (A ve B) deb oluan iki deikenli haritadr. Burada (A ,

B) 22

= 4 kutudan oluan karno haritas izilir. y = A.B + A.B' fonksiyonunun karnoyayerleimi ileride anlatlacaktr. Burada dikkat edilmesi gereken nokta A ve B ye aithcrelerin doru ekilde tespit edilmesidir.

Tablo 4.1: kideikenli kano haritasnda deiken yerlerini gsteren tablolar

Not:Bu tablolarda A ve Bnin yerleri deitirilerek de yazlabilir. Ozaman hcrelerinii de deiecektir. Bu duruma dikkat edilmesi gerekir.

RENME FAALYET4

AMA

ARATIRMA


70/97

64

4.1.2 Deikenli Karno Haritasrnein y = A.B.C + A'.B'.C + B.C' eklindeki fonksiyonlar 3 deikenlifonksiyonlardr ve bu tr fonksiyonlar indirgemek iin aadaki karno haritaskullanlr.

(A , B , C) gibi deiken olduundan 2 3 = 8 kutu izilir.Aadaki her iki ekilde dikkat edilecek nokta AB nin bulunduu satrda 0 ve 1 lerin

yazl ekli 00,01,10,11 deil de 00,01,11,10 eklindedir. Cnin ise dikeyde 0 ve 1 olarakyazlr. Bu yazl biimi 4 deikenli iin de geerlidir.

Tablo 4.2: deikenli kano haritasnda deiken yerlerini gsteren tablolar

4.1.3. Deikenli Karno Haritas

Tablo 4.3 : Drt deikenli kano haritasnda deiken yerlerini gsteren tablolar

rnein y = A'.B.C'.D + A'.B'.C.D' + A'.B'.C.D eklindeki fonksiyonlar 4deikenli fonksiyonlardr ve bu tr fonksiyonlar indirgemek iin aadaki karnoharitaskullanlr. (A , B , C , D)deikenleri iin 24 = 16 kutu izilir.

4.1.4. Deikenli Karno Haritasrnein y = A.B.C'.D.E + A'.B'.C.D'.E + A.B.C.D.E eklindeki fonksiyonlar 5

deikenli fonksiyonlardr ve bu tr fonksiyonlar indirgemek iin aadaki karnoharitas kullanlr. (A , B , C , D , E) deikenleri iin 25 = 32 kutu izilmelidir.Aadakigibi izim yaplmaldr.


71/97

65

Tablo 4.4 : Be deikenli kano haritasnda deiken yerlerini gsteren tablo

Bu karno haritalarndan en ok 2,3,4 deikenli olanlar kullandmzdan izimlerininve hcrelerin ilerinin bilinmesi tasarm srasnda ok byk kolaylk salayacaktr.

4.2. Fonksiyonun Karnough Haritasna YerletirilmesiFonksiyonun haritaya yerletirme ilemi belli bir mantk dhilinde yaplr.

Fonksiyonun doruluk tablosu ile karno haritas arasnda dorudan bir ilikivardr.Doruluk tablosu dzgn bir ekilde karlm bir fonksiyonu karnoya yerletirmek

ok kolaydr.Aadaki rnei dikkatli bir ekilde inceleyiniz.

rnek:y = A.B.C' + A'.B'.C + B.C fonksiyonunu karno haritasna yerletiriniz.

Bu ifadeyi karnoya yerletirmeden nce doruluk tablosunu hazrlayalm. fade deikenli olduundan (A,B,C) =23 =8 kutu izilmelidir. Ancak nce tabloyu hazrlayalm.fadeyi ksm ksm ele alrsak

1. ifade A.B.C' = 1olmal2.ifade A'.B'.C =1olmal3.ifade B.C = 1olmaldr.

Bu deerleri dikkate alarak tablomuzu hazrlayalm.

Tablo 4.5: Doruluktablosu


72/97

66

Tabloda Y k ifadesine 4 farkl fonksiyon kmtr. Bunun sebebi (B.C) ifadesine

hem (A'.B.C) ifadesi hem de (A.B.C) ifadesi karlk gelmektedir. Bu nedenle rnekte 3 olanifade karnoya aktarlrken 4 adet (1) olarak aktarlacaktr.

Bu durumda karno diyagramna Y k ifadesi aadaki gibi yerletirilecektir.

Tablodan karno diyagramna baka bir aktarm ekli daha vardr. Bu durum 4deikenli karno ya (1) leri aktarrken daha pratik olmaktadr. Hata yapma ihtimaliniazaltmaktadr.

Eer tablo hazrlanrken solba tarafa saylarn binary karlklarn desimal (veyasatr nu. diyebiliriz) olarak yazarsak karno haritasnda da karlk gelen yere de 1leriyazarsak daha abuk sonuca gidebiliriz.

Tablo4.6 : Satr numaralarn gsteren tablo

Tablodaki satr nu.lar karnoda kendi hcrelerine yazlmtr. rnein 3 nul satradenk gelen ABC girii (0 1 1) ve y k 1 karno iinde 3 nu. lhcreye yazlmtr. Yine 1,6ve 7 nu.lsatrlara da denk gelen karno hcrelerine 1ler yazlmtr.


73/97

67

4.3. Karnough Haritasnda GruplandrmaGruplama konusu karnonun en can alc noktasdr.Karno haritalarnn amac var olank ifadelerini en az kap kullanmak suretiyle ayn ii yapabilecek lojik ifadeyi elde

etmektir. nk karno ile ifade sadeleirken ayn zamanda gereksiz yere kullanlabileceklojik kaplar da azaltm olmaktayz. Bylece elde edilecek devrenin hem fiziksel ebatklecek hem de maliyeti decektir.

Gruplama yaparken unlara dikkat edilir: Gruplama yaparken sadece 1 ler dikkate alnr. Bo olan yerler 0 demektir

ve buralarn gruplama yaparken nemi yoktur. Karno haritalarnda hedef en ok 1 i gruplamaktr. Hibir 1 akta kalmamaldr. Gruplar 1, 2, 4, 8, 16 gibi iki ve ikinin s katlar eklinde olmaldr. Karno haritalar zerinde apraz gruplama yaplamaz. Gruplar yan yana ya daalt alta olmaldr.Aada eitli gruplama ekilleri gsterilmektedir. nceleyiniz.

Bu YANLI bir gruplamadr.nk en byk grup oluturacak ekilde gruplamayaplmamtr. ayr grup yaplarak k ifadesi gereksizyere uzatlmtr.

Bu da yukardakine gre biraz daha doru olsa daYANLI bir gruplamadr.Grup yaplabiliyorsa tek bana 1 braklmamalyd.

Bu DORU bir gruplamadr.Hibir 1 akta kalmamtr.En byk saydaki gruplar alnmtr.AB (11) hcresindeki 1 her iki gruba da dhil edilebilir.

Bu YANLI bir gruplamadr.nk 3 adet 1 ile gruplama yaplamaz.

Grup says 1, 2, 4, 8.... olmaldr.


74/97

68

Bu YANLI bir gruplamadr.

nk apraz grup yaplamaz.


Bo kutular gruba dhil edilemez.

Bu YANLI bir gruplamadr.nk grup iinde hem alt alta hem yan yana 1olamaz.Grup ya yan yana ya alt alta olmaldr.

Bu DORU bir gruplamadr.Burada 4 adet grup bulunmaktadrKarno haritasnda en yukardan en aaya veya ensadan en sola gei vardr.

Bu DORU bir gruplamadr.Burada drtl ve ikili olmak zere 2 adet grup vardr.Ucu ak olan izgiler birleerek drtlgrubu oluturmaktadr.


75/97

69

Bu DORU bir gruplamadr.

Burada biri ikili biri drtl olmak zere 2 adetgrup vardr.

Ucu ak olan izgiler iinde ikili grupbulunmaktadr.


nk altl grup yaplamaz.


Aslnda yanltan daha okeksikbir gruplamadr.

Drtl iki grup yaplabilirdi.


Kare iinde ve daire iinde olmak zere 2 adet drtlgrup vardr.


76/97

70



4.4. Karnough Haritasndan Sadelemi fadenin Yazlmas

Karno haritalarnda ifadelere gre gruplandrmalar yapldktan sonra nemli olannokta her grubu doru bir ekilde ifadelendirmektir. Aadaki rnei dikkatle inceleyiniz.

Doruluk tablosuna gre Y denklemini Y=1 olanlara gre yazarsak

Y= .B +A. + A.B olur. Yazlan ifade arpmlarn toplam eklindedir.

A B Y fade

0 0 0.

0 1 1.B

1 0 1A.

1 1 1 A.B


77/97

71

Bu ifadeye gre devre emasn izmemiz gerekir. Eer devre emas izilecek olsa

adet VE kaps ve bir adet VEYA kaps ayrca A ve B nin Deillerini alacak Deil kapsizmek durumundayz. Karno haritasn kullanarak ayn ii gren daha ksa bir ifadeyi eldeedeceiz ve elde edeceimiz ifade ksa olduu iin yaplan devre daha az elemanla yaplmolacaktr.

Eer bu doruluk tablosuna gre karno haritas hazrlarsak:

Bu ekilde yaplan gruplandrma dorudur. imdi bu gruplar nasl yazacamza

bakalm. Daha nce gruplandrmannnasl yapld anlatlmt.

A=0 , B=1 ve A=1, B=1olduu hcrelerin ikisi M1 olarak adlandrlmtr.

A=1, B=0 ve A=1, B=1olduu hcrelerin ikisi M2 olarak adlandrlmtr.

Karnoda kacak ifade Y=M1+M2 yazlacaktr.

Burada M1 iin karno karln yazarsak M1= B yazabiliriz. Peki neden B nkM1gurubuna ait 1 ler B nin bulunduu satr iindedir. A iin hibir ey yazamayz.

nkAnn bulunduu stundaA=0 ve B=0 hcresi (0 ), yani in ( A deil) bulunduustun 0 iken Ann bulunduu stun 1dir.

M2 grubunu yazacak olursak M2= A olur. Burada da B ile ilgili hibir ey yazamayz.nk dier stun Ann ve B nin deilinibarndrmaktadr, hem 0 hem de 1 vardr. Bunedenle seilmez.

Karno ile ortaya kan ifade Y=M1+M2 = B + A olmutur.Grld gibi devre ayn ii gren bir adet VEYA kapsyla yaplabilmektedir.

Devrenin emasn karno haritas kullanmadan yaparsakaadaki gibi olacaktr. kiema arasndaki fark gryorsunuz. Her iki ekli de incelerseniz karno haritasnn neden

kullanld hakknda size daha iyi bir fikir verecektir.


78/97

72

ekil 4.1 : Karno kullanmadan yaplan devre emas

ekil 4.2 : Karno haritas kullanlarak yaplan devre emas

Devre, yukardaki devrenin yapt iin aynsn yapan ama daha az elemandanmeydana gelmi daha sade bir devre olacaktr.

rnek: y = A.B.C' + A'.B'.C + B.C eklinde verilen fonksiyonu karno yntemiile sadeletiriniz.


79/97

73

zm: Hatrlanaca zere daha nce bu ifadenin doruluk tablosu yaplmt. Tablo

aadaki gibi olmutur.

Tablodaki ifadelerin karno haritasna aktarlmasna gemeden nce karno haritasndaA,B,C blgelerinin bilinmesi gerekiyor. Aadaki tabloda bu blgelerin hangi hcrelerikapsad gsterilmektedir.

Tablo 4.7: 3 deikenli Karno haritasnda blgelerin kapsad hcreler

blgesiA blgesi

AB

C

00 01 11 10

blgesi

0

C

blgesi

1

blgesi

B blgesiblgesi


80/97

74

imdi elde edilen tabloya gre A,B,C deikenlerine ait Y k ifadesiyle alacak

olursak drtadet 1den olumaktadr. Bu ifade karno haritasna yerletirilirse aadaki gibiolmaktadr.

Karnoya bakarsanz 3 adet grup olduunu grrsnz. Bu gruplar yeil, krmz vemavi renkler ile ayr ayr gsterilmitir. Her biri 2 adet 1 iermektedir yani ikili gruptur.

ndirgenmi fonksiyon yazlrken her bir gruba ayr ayr baklr. Her gruptan arpm eklinde 1 ifade kar. Her gruptan kan bu ifadeler toplannca (yani toplam eklinde yazlnca)

indirgenmi fonksiyon yazlm olur. Bizim rneimizde 3 adet grupolduundan y= Y + K + M eklinde bir ifade oluacaktr.

Y ifadesini bulmak iin yeil gruba bakalm. Burada A deimemi, B deimi,C deimemitir. Deien ifadeler sadeleen ifadelerdir. Deimeyen ifadelerise alnr.

Dikkat: Burada sadece grubu kapsayan deerlere bakldna dikkat ediniz!Yukardaki ekilde sadece grubun bulunduu alana denk den A,B,C deerleri yazlmtr.Grubu kapsayan deerlerden kastmz budur.


81/97

75

Grup iinde deeri deienler indirgenmi demektir ve indirgenmi fonksiyonyazmnda kullanlmaz. Bizim rneimizde B nin deeri deitiinden Byazlmayacaktr.

Deeri deimeyenler ise arpm eklinde alnr. Bizim rneimizde A ile Cnin deeri deimediinden arpm eklinde yazlacak demektir. Burada reneceimiz son bir kural daha var. Bu ifadeler arpm eklinde yazlrken;

Deeri 1 olanlar kendileri eklinde (A, B, C ..) yazlr.Deeri 0 olanlar deilleri eklinde (A', B', C' ...) yazlr.

Bu bilgiler nda yeil gruptan kacak sonu (A' . C)olacaktr. Krmz gruba bakarsakbu gruptan kacak sonu (B . C)olacaktr.

Mavi gruba bakacak olursak bu gruptan kacak sonu (A . B)olacaktr.

Bu 3 gruptan arpm eklinde kan sonular ard arda toplandnda denklem yada ifade ortaya km olur.


82/97

76

y = (A' . C) + (B . C) + (A . B) eklinde olacaktr.

rnek: Aadaki karno haritasnn k ifadesini yaznz.

zm: ekilde grld gibi 1ler apraz olarak gruplandrma yaplamayacaiin ayr olarak gruplandrlr. Ann 0, Bnin 0 olduu grupta A ve B deiiklikgstermedii iin etkisiz eleman yoktur. Ann ve Bnin 0 olduu (A'.B') kutusudur.

Bunun karl ise olur.

Ann 1, Bnin 1 olduu grupta A ve B deiiklik gstermedii iin burada da etkisizeleman yoktur. Ann ve Bnin 1 olduu (A.B) kutusudur. Bunun karl ise

y2 = A .B olur.

Karno haritasna ait k bulmak iin gruplar ayr ayr toplanr. Grup ii ifadelerarpm ilemine ve oluan gruplar toplama ilemine tabi tutulmutur.

olacaktr.


83/97

77


zm: Karno haritas iinde gruplama ilemi, ikinin katlar olacak ekilde ve enfazla 1 kapsayacak ekilde yaplr. Karno haritas iinde adet 1 olduundan y1 ve y2 olmak zere iki grup

olumutur.

ncelikli olarak gruplara ait k ifadeleri arpmlareklinde yazlacak ve daha sonra gruplar toplanacaktr.y1 'e ait k ifadesi yazlrsa, burada A deimi B isedeimemitir.

Buna gre Q'in k ifadesi y = olur.y2 ye ait k ifadesi yazlrsa; burada ise B deimi A deimemitir. Buna gre

y2nin k ifadesi y2 = A olur.

Karno haritasna ait k bulmak iin gruplar ayr ayr toplanr. Grup ii ifadelerarpm ilemine ve daha sonra gruplar toplama ilemine tabi tutulmutur.

Y = y 1 + y2 ise Y = A + B olur.

rnek: Aadaki karno haritalarnn kifadesini yaznz.


84/97

78

rnek: Aadaki karno haritalarnn k ifadesini yaznz.

rnek: Aadaki karno haritalarnnk ifadesini yaznz.



85/97

79

rnek: Aadaki karno haritasnnk ifadesini yaznz.

zm:En fazla 1 lerleyaplabilecek grup adettir.



86/97

80

zm: Burnekte gruplandrma tek olacaktr. Sekiz adet 1 grup yaplabilir.

Y = D


zm: Karno haritasnn keleri bir grup , ortadaki drt adet (1)bir grup yaplr.

Y= B.D +A.D olur.


87/97

81

4.5. Farketmezlere Gre Karno Haritas

Baz tasarmlarda gerek giri gerekse k degikenlerinin bir nemi yoktur. Budurumda ifadenin nemsiz olduunu belirtmek iin 0 ve 1 dnda zel bir karekter olan Xkullanlr. Buna farketmez, nemsiz vb gibi adlar verilebilir.

X bulunan kutular duruma gore 0 veye 1 kabul edilir. Burada gayemiz en bykgruplamay yapmaktr. nemsizlerin hepsi kullanlabilecei gibi en byk gruplamayapabilmek iin istediimiz Xi alp baz X leri grup dnda brakabiliriz.


zm : Karno haritasnda farketmezlerden sadece biri gruplamaya "1" olarakdhil edilmi, dierinin kullanlmasna gerek duyulmamtr.


88/97

82

UYGULAMA FAALYETAadaki verilen rnek ve zmleri tekrarlaynz.

Aada verilen karno ifadelere gre k ilemlerine ait zmlemeleri inceleyiniz.

rnek:Aadaki karno haritasnn k ifadesini yaznz.

zm: ki grup oluturulabilir. Farketmezlerden biri guruba dhil edilir.


UYGULAMA FAALYET


89/97

83


zm:


90/97

84

KONTROL LSTES

Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iinEvet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizikontrol ediniz.

Deerlendirme ltleri Evet Hayr1 2 deikenli karno haritasnda sadeleme yaplabiliyor mu?

2 3 deikenli karno haritasnda sadeleme yaplabiliyor mu?

3 4 deikenli karno haritasnda sadeleme yaplabiliyor mu?

4 Farketmezlere gre karnoda gruplandrma yaplabiliyor mu?

5 Karno ile kan ifadelere gre devre izilebiliyor mu?

6 Tasarm yaplarak karno haritasndan faydalanlyor mu?

DEERLENDRME



91/97

85

LME VE DEERLENDRME

Aadakiilemleri yapnz.

1. Aadaki karno haritasndaki ifadeleri bulunuz.




5. Y= ABC+ ABC+ABCifadesini karnoya yerletiriniz.

6. Y= ABCD + ABCD + ABCD+ABCD +ABCD ifadesini karnoyayerletirerek en sade hlini bulunuz.

DEERLENDRMECevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevap

verirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.Cevaplarnzn tm doru ise Modl Deerlendirmeye geiniz.

LME VE DEERLENDRME


92/97

86

MODL DEERLENDRMEAadaki cmlelerin banda bo braklan parantezlere, cmlelerde verilen bilgilerdoru ise D, yanl ise Y yaznz.

1. ()kilik saylar 0,1,2 rakamlarndan oluur.2. ()kilik saylarn en dk deerlikli biti LSB tarafdr.3. ()Sekizlik say sisteminde taban 7dir.4. ()Sekizlik sayy ikilik sayya evirirken oktal saynn her biri 3 bitlik

ikilik say olarak yazlr.5. ()Onluk say ikilik sayya evrilirken say 2 ye blnr. Kalanlar tersten

yazlr.6. ()Onaltlk say sistemi 0,1,.9,10,11,.16 ya kadardr.7. ()Onaltlk saylar ikilik sayya evrilirken 4 bitlik gruplara ayrlarakyazlr.8. ()kilik saylarda 1+1= 10dur.9. ()Ve kaps toplama kapsdr.10. ()Ve kapsnn elektriksel edeeri iki seri anahtara bal bir lambadr.11. ()ki girili Veya kapsnda girilerden biri 1 ise k 0 dr.12. ()zel Veya kapsnn k ifadesi C = A B = A. + .B dir.13. ()Tampon kaps devrede katlar birbirinden izole eder.14. ()Deil kaps giriine (1) verilirse kta ( 0 ) olur.15. ()TTL mantk ailesi 54 veya 74 numaral n ekine sahiptir. 16. ()TTL ailesinin besleme voltaj 5 V olup voltaj k deeri 2 V ve st ise lojik

1 k, 0.0V -0.8V aralnda lojik 0 seviyesi gsterilmektedir.17. ()CMOS entegreler 3V...18V arasndaki besleme geriliminde alabilir.18. ()CMOSlar TTL lere gre daha fazla g harcar.19. ()Boolean matematiinde bir ifadenin deilinin deili ifadenin kendisine eittir.20. ()Boolean matematiinde 1+A = 1dir.21. ()Boolean matematii ikili say sistemine dayanr. Bu sistemde yer alan 0 ve

1, srasyla ak (OFF) ve kapal (ON) devrelerle e anlamldr.22. ()Pozitif mantkta lojik 1 0V, Lojik 0 5V u temsil eder.23. (...)Karno haritas, sadeletirme ve dijital devre tasarmnda kullanlmaktadr.24. ()Karno haritasnda gruplama yaparken sadece 0 ler dikkate alnr. Bo olan

yerler 1 demektir ve buralarn gruplama yaparken nemi yoktur.25. ()Karno haritalar zerinde gerekirse apraz gruplama yaplr. Gruplar 1,3,5eklinde seilir.

DEERLENDRME

Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevapverirken tereddt et

temel mantık devreleri.pdf

Documents