technische informatik i (ss 2006) technische informatik i thema der vorlesung: bitte bei stud.ip...

Technische Informatik I (SS 2006)

Technische Informatik I

● Thema der Vorlesung:

● Bitte bei Stud.IP anmelden▪ Dort finden Sie die aktuelle Vorlesung sowie weitere Infos

● Ergänzende Praktika▪ Elektronik – Praktikum ▪ Mikrocontroller - Praktikum▪ FPGA - Praktikum


LITERATUR

● Becker/Drechsler/Molitor

▪ Technische Informatik

• ISBN 3827370922

● Schiffmann/Schmitz

▪ Technische Informatik I

• ISBN 354040418X

http://www.amazon.de/gp/reader/354040418X/ref=sib_dp_pt/302-4894697-4066468


Technische Informatik I(vom Gatter zum Computer)

● Grundbegriffe der Digitaltechnik :▪ Boolsche Algebra, Grundgatter▪ Schaltnetze, Addierer, Subtrahierter, Parallelwerke▪ Schaltwerke, Flip-Flops, Zähler, Rechenwerke

● Integrationstechnik▪ Physikalische Grundlagen: Halbleiter, Diode, Transistoren▪ Logikfamilien (TTL, CMOS, ECL…)▪ Speicher▪ AD/DA-Wandler▪ Programmierbare Logik, CPLD, FPGA, VHDL

● Prozessoren


● Digitale Information

▪ Schalter

▪ Lampenzustand ist diskrete Funktion von Schalterzustand

Analoge vs. Digitale Informationen

● Analoge Information

▪ Z.B. Dimmer

▪ Lampenzustand ist kontinuierliche Funktion von Widerstand

Schalter Zustand

Auf Dunkel

Zu Hell


● Analoge Information

▪ Tonband

▪ Zeigermessgerät

▪ Theoretisch unendlich genau

▪ Praktisch: Ablese- und Reproduktionsgenauigkeit

▪ Analogrechner

● Digitale Information▪ CD/DVD▪ Digitales Messgerät▪ Theoretisch ungenau▪ Reproduzierbar▪ Digitaler Rechner

Analoge vs. Digitale Informationen: Beispiele


Digitale Informationen

● N diskrete Zustände

▪ Technisch einfachste Realisierung: N=2: „Binär“

▪ 0,1

▪ An, Aus

▪ Strom fließt/fließt nicht

▪ Zwei Spannungspegel

▪ Wahr, Falsch

● Mathematischer Hintergrund: Boolsche Algebra


Teil 1: Logik1a: Schaltfunktionen


Schaltsymbole für logische Operationen


Negation

● Funktion einer Variablen

● y = ¬x

● Alternativ:

▪ y = x

▪ y = x‘

▪ y = ~x

● Schaltsymbol

x y

0 1

1 0


Und-Verknüpfung

● y = a & b

● Alternativ:

▪ y = a · b

▪ y = ab

● Schaltsymbole

a b y

0 0 0

0 1 0

1 0 0

1 1 1

a

by

&

a

by

a

b

y

a

c

yb

● Es gilt:

● y = (a & b) & c = a & (b & c) = a & b & c


Oder-Verknüpfung

● x = a | b

● Alternativ:

▪ x = a + b

● Schaltsymbole

x a b

0 0 0

1 0 1

1 1 0

1 1 1

≥1

a

bx


NAND

● y = ¬(a & b) ● Schaltsymbol

● Ersatzschaltung

● Analog: NOR

a b y

0 0 1

0 1 1

1 0 1

1 1 0

a

by

a

b

y


XOR

● „Exclusive OR“▪ y = a ≡ b

● Auch: „Antivalenz“

● Schaltsymbol

● Ersatzschaltunga b y

0 0 0

0 1 1

1 0 1

1 1 0

a

by≡

0

1

1

1

1

10

0


Gatterschaltungen

● y = (a & e) | (b & e)● Allgemein: y = f (a,b,e)

● Ziel: Implementierung von „f“ zu einfach wie möglich▪ Kosten▪ Gatterlaufzeit („Geschwindigkeit“)

a

b

e y

0

0

1

0

0

0

0

1

1

0

1

1

● Eigenschaften:▪ e = 0 („Enable“)

• y = 0▪ e = 1

• y = a | b● Also:

▪ y = (a | b) & e

ea

b

y

abe

ya b e y


Exkurs: Timing-Diagramme

● Zeitliche Darstellung von Gatterschaltungen▪ Hier: Eingänge a,b,e zeitlich variabel

a=1 =0

b=1 =0

e=1 =0

y=1 =0

Zeit

yeab

Glitch !!!


Boolsche Algebra

● George Bool (1854)● Drei Operationen

▪ „|“ (ODER, DISJUNKTION, auch: „+“)

▪ „&“ (UND, KONJUNKTION, auch: „ · “)

▪ „¬“ (NICHT, NEGATION, auch )

● Zwei Werte (0,1)


Boolsche Algebra: Axiome

● Axiome▪ Kommutativität: a|b = b|a , a&b = b&a▪ Neutrales Element: 0|a=a , 1&a=a ▪ Distributivität

• a & (b | c) = (a & b) | (a & c)• a | (b & c) = (a | b) & (a | c)

▪ Komplementäres Element

• a |¬a = 1

• b & ¬b = 0

● Dualität▪ Durch Vertauschung von 1↔0 sowie „|“↔„&“ entsteht wieder

gültige Aussage


Gesetze zur Umformung

● Assoziative Gesetze▪ a & b & c = a & (b & c) = (a & b) & c▪ a | b | c = a | (b | c) = (a | b) | c

● Distributive Gesetze▪ a & (b | c) = (a & b) | (a & c)▪ a | (b & c) = (a | b) & (a | c)

● De Morgansche Gesetze▪ ¬(a & b) = ¬a | ¬b▪ ¬(a | b) = ¬a & ¬b


● y ist nur dann 0, wenn Zeile zu 0 verknüpft:

▪ y3= a | ¬b | c

▪ y4= a | ¬b | ¬c

▪ y6=¬a | b | ¬c

▪ y7=¬a | ¬b | c

▪ y8=¬a | ¬b | ¬c

● Zeile verUNDen:▪ y=(a | ¬b | c) & (a | ¬b | ¬c) &

(¬a | b | ¬c) & (¬a | ¬b | c) &(¬a | ¬b | ¬c)

• KONJUNKTIVE Normalform

Normalformen

● y ist nur dann 1, wenn Zeile zu 1 verknüpft:

▪ y1=¬a & ¬b & ¬c

▪ y2=¬a & ¬b & c

▪ y5= a & ¬b & ¬c

● Zeile verODERn:▪ y=(¬a & ¬b & ¬c)

| (¬a & ¬b & c) | (a & ¬b & ¬c)

• DISJUNKTIVE Normalform

a b c y

0 0 0 1

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 0


Normalformen

● Jede Schaltfunktion lässt sich als genau eine▪ konjunktive▪ disjunktive Normalform darstellen

● Abgesehen von Vertauschungen sind diese Formen eindeutig● Daraus folgt:

▪ Alle Schaltfunktionen sind durch die 3 boolschen Grundoperationen AND/OR/NOT darstellbar


Darstellung der 3 Grundoperationen

● Können mit ¬, &, | alle Funktionen darstellen● Brauchen wir auch diese 3 Gatter?

▪ NICHT („¬“) kann durch NAND dargestellt werden▪ UND kann durch NAND dargestellt werden▪ ODER kann durch NAND dargestellt werden

• DeMorgan:y = ¬(¬a & ¬b) = a | b

• NOT vor jeden Eingang:

y

x

ist gleichx y

ya

bist gleich

a

by

ya

b


Zusammenfassung

● Binäre Schaltfunktionen y(a,b,c….)▪ Als Wahrheitstabelle▪ Oder Darstellung durch 3 Grundoperationen: NICHT, UND,

ODER• Als boolsche Funktion• Als Schaltung

● Suche kostensparende Form der Implementierung von y()


Zusammenfassung

● Umformungsgesetze:▪ Assoziativgesetze, Distributivgesetze und deMorgan

● KV-Diagramme▪ Suche nach Logikblöcken▪ VerUNDere Variablen, verODERe Blöcke

● Normalformen● Darstellung jeder Schaltfunktion

▪ durch konjunktive, bzw. disjunktive Normalform▪ benötigt nur die 3 Grundoperationen

● Darstellung aller Grundoperationen durch z.B. NAND


Teil 1: Logik1b: Schaltnetze


Schaltnetze

● Schaltnetze● sind Funktionen, die von mehreren gleichen Eingangsvariablen

abhängen

▪ y1=y1(x1….xn)

▪ y2=y2(x2….xn) …

▪ ym=ym(x1….xn)

● Beispiel für Schaltnetze: Addition und Subtraktion von Zahlen


Zahlensysteme

● Römische Zahlen▪ Buchstaben: I=1, V=5, X=10▪ Nicht skalierbar…

● Arabische Zahlen: 1,2,3,4,5,6,7,8,9,0▪ 10 Ziffern (10 Finger?)▪ 1972 = 2*1 + 7*10 + 9*10*10 + 1*10*10*10▪ Skalierbar!

● Logik: 2 Zustände darstellbar▪ 2 Ziffern: 0,1


Duales (Binäres) Zahlensystem

● Bsp: ▪ 1010 = 0*1 + 1*2 + 0*2*2 + 1*2*2*2 = 10

● Allgemein: ▪ Wertigkeit = 2Stelle-1

● 2er-Potenzen wichtig:▪ 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048…

● Dezimal -> Binär▪ Teilen + Rest bilden…


Umwandlung der Zahl 1972

● 2er-Potenzen:▪ 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048…

● Dezimal -> Binär▪ 11. Stelle: 1972 / 1024 = 1, Rest 948▪ 10. Stelle: 948 / 512 = 1, Rest 436▪ 9. Stelle: 436 / 256 = 1, Rest 180▪ 8. Stelle: 180 / 128 = 1, Rest 52▪ 7. Stelle: 52 / 64 = 0, Rest 52▪ 6. Stelle: 52 / 32 = 1, Rest 20▪ 5. Stelle: 20 / 16 = 1, Rest 4▪ 4. Stelle: 4 / 8 =0, Rest 4▪ 3. Stelle: 4 / 4 =1, Rest 0

● 1972 entspricht 111 1011 0100


Exkurs: Hexadezimalzahlen

● In Digitaltechnik praktisch: Alle Zahlensysteme mit einer Basis 2N

▪ Kann Bits zusammenfassen● Gebräuchlich:

▪ Oktalsystem (3 Bits) ▪ Hexadezimalsystem (4 Bits)

● Gute Basis zur Beschreibung von Speicherstellen (da 8/16/32/64 Bit)

● Digits: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F ● Bsp: 1972=111 1011 0100

0x7 B 4


Rechenregeln

● Im Prinzip wie im Dezimalsystem● Übertrag beachten (1+1=10, 1+1+1=11)

0111 +1011

10 11 10 10=10010

10010 - 1011

11 11 11 10 =00111

Ziel: Rechenregeln

durch Gatterlogik aufbauen


Addition

● 2-Bit-Addition

▪ Summe und Übertrag Ü

● Funktionstabelle

A B Ü

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

A

B≡

A

BÜ

● Halbaddierer

▪ Keine Verarbeitung des EINGANGSÜbertrages

▪ Kann nur für die niedrigste Stelle verwendet werden

● Schaltsymbol

HA

A

B

Ü


Volladdierer

● Brauchen dritten Summanden (C = „carry“)▪ Addition A+B▪ Addition +C

▪ Da nie Ü1=Ü2=1

• Verbleibende Überträge verodern

HA

A

B

Ü1

HA

C

Ü2

Ü

VA

A

C

Ü

B


Paralleladdierer

● Ziel: Addition von 0111 + 1011 ▪ 4 2-Bit-Additionen plus Übertrag (C)▪ Brauchen 4 Volladdierer

VA

A1 B1

Ü1

C

1 1

0

0

1VA

A2 B2

Ü2

C

1 1

1

1VA

A3 B3

Ü3

C

1 0

0

1VA

A4 B4

5

C

0 1

0

1


Subtraktion

● 2-Bit-Subtraktion A-B

▪ Differenz D und Entlehnung E

● Funktionstabelle

A B E D

0 0 0 0

0 1 1 1

1 0 0 1

1 1 0 0

A

BD≡

● Halbsubtrahierer

▪ Keine Verarbeitung der EINGANGSEntlehnung

▪ Kann nur für die niedrigste Stelle verwendet werden

● Schaltsymbol

HS

A

B

D

E

A

BE


Vollsubtrahierer

● Hier: A - (B + C)▪ Addition B+C▪ Subtraktion A - Summe

▪ Da nie Ü1=E2=1

• Verbleibende Überträge verodern

HA

B

C

Ü1

HS

C D

E2

E

VS

A

C

D

E

B


Volladdierer / -subtrahierer

● Volladdierer vs. Subtrahierer

▪ Austausch durch HA↔HS in 2ter Stufe

▪ HA vs. HS

• Nur ein logisches UND

● Fazit: Brauchen umschaltbaren Inverter

u A I

0 0 0

0 1 1

1 0 1

1 1 0

u

AI≡


Zusammenfassung

● Halbaddierer / -subtrahierer unterscheiden sich nur durch ein NICHT-Gatter

● Umschaltbarer HA/HS möglich● Brauchen Volladdierer…

▪ HA+HA● Brauchen Vollsubtrahierer…

▪ HA+HS● …für parallele Rechenwerke

Weitere wichtige Schaltnetze?


Gate

● Eingänge werden auf Ausgänge abgebildet. Wenn E=1 (enable)

E

A0

A1

A2

A3

B0

B1

B2

B3


Multiplexer (MUX)

● Weist mehreren Eingängen ein Ausgang zu

▪ Auswahl von Eingang aX

falls S=X in Binärdarstellung

● Realisierung mit disjunktiver Normalform:

▪ y=(¬S0 & ¬S1 & a0) | (S0 & ¬S1 & a2) | (¬S0 & S1 & a2) | (S0 & S1 & a3)

S0 S1S

a0

a1

a2

a3

yBsp: 1-aus-

4-MUX

S[0-1] zusammen-

gefasst = Bus


Demultiplexer (DEMUX)

● Weist ein Eingang mehreren Ausgängen zu

▪ Auswahl von Ausgang yX falls S=X in Binärdarstellung

● Realisierung:

▪ y0=a & ¬S0 & ¬S1

▪ y1=a & S0 & ¬S1

▪ y2=a & ¬S0 & S1

▪ y3=a & S0 & S1

y0

y1

y2

y3

S0 S1S

aBsp: 1-zu-4-DEMUX


Kodierer

● EIN Eingang aX auf 1, Ausgänge stellen Eingangsnummer X in Binärdarstellung dar

● Realisierung:

▪ y0=a1 | a3

▪ y1=a2 | a3

Bsp: 4-zu-2-Kodierer

y0

y1

a0

a1

a2

a3


Dekodierer

● Ein Ausgang yX wird gemäß Eingang in Binärdarstellung auf 1 gesetzt

● Realisierung:

▪ y0= ¬a0 & ¬a1

▪ y1= a0 & ¬a1

▪ y2= ¬a0 & a1

▪ y3= a0 & a1

Bsp: 2-zu-4-

Dekodierer

a0

a1

y0

y1

y2

y3


Einsatzmöglichkeiten

● MUX/DEMUX▪ Übergang serielle/parallele Übertragung

● MUX▪ Auswahl Speicherzelle

● Kodierer▪ Eingangskodierung (z.B. Interrupt)

● Dekodierer▪ Dekodierung eines Maschinenbefehls,

auch Auswahl Speicherzelle● Elementare Bauteile eines Prozessors


Komplexität

● Gatterverbrauch steigt mit zunehmender Komplexität stark an

kombinatorische Logik

Zustand


Teil 1: Logik1c: Flip-Flops


Grundelement: Flip-Flop (FF)

● Zustand zunächst E1=1E2=0

● Q1=0Q2=1

● Ändere E2=1

● Zustand für Q bleibt!

E1

Q1

E2

Q2

1

0 1

1 0

01

Wichtig: E1=E2=0 vermeiden

Dann: Q1 = ¬Q2 (Q, Q)


● Nenne Eingänge ▪ S (Set)▪ R (Reset)

● Negierte Logik● Schaltzeichen

Grundelement: Flip-Flop (FF)

S

Q

RQ

S

R

Q

Q

S

R

Q

¬Q


Zeitverhalten

● Bei ¬S=¬R=1 Anfangszustand gemäß Bauteiltoleranz

¬S=1 =0

¬R=1 =0

Q=1 =0

¬Q=1 =0

Zeit


Asynchrone vs. synchrone Schaltungen

● Basis-FF kann jederzeit sein Zustand ändern● Sog. asynchrones Design

▪ Vorteil: Schnell▪ Nachteil: In Kombination mit weiteren Schaltungselementen

Verhalten schwer bestimmbar● Synchrone Schaltungen

▪ Taktgeber▪ Takt bestimmt durch langsamste Bauteilgruppe

● Flip-Flip: Braucht Takteingang


Getaktetes Flip-Flop (FF)

● Falls C=0▪ Ausgänge der NAND-Gatter

=1▪ Keine Änderung,

● Falls C=1▪ Änderung des Basis-FF-

Zustandes▪ Jedoch während

„C=1-Zyklus“ weitere Änderung möglich

Q

¬Q

S

C

C

R

Clock-(C)-Verarbeitung und Inverter

Basis-FFS

C

R

Q

¬Q


D-Flip-Flop

● Sonderform des RS-FF● D = delay● Hält Informationen ein Taktzyklus

S

C

R

Q

¬Q


Master-Slave-Flip-Flop

● Master übernimmt Zustand bei C=1● Slave übernimmt Zustand bei C=(1→0)

S

C

R

Q

¬Q

1

1

0

1

0

S

C

R

Q

¬Q

X

X00

1

1

0X

X

Master Slave

S

C

R

Q

¬Q


Master-Slave-Flip-Flop

● Flip-Flop übernimmt Zustand bei C=(1→0)● Änderungen während Takt =1 können überschrieben werden● Aber: Umsetzen wird „gelatched“

S=1 =0

R=1 =0

C=1 =0

Q=1 =0

Zeit


Master-Slave-JK-Flip-Flop

1

0

S

C

R

Q

¬Q

J

K

1

0

0

10

01

0

1

0

1

J=1 =0 K=1 =0 C=1 =0 Q=1 =0

11

0

1

0

0

1


Master-Slave-JK-Flip-Flop

● Eigenschaften:● JK-Eingänge entsprechend zu Q

▪ Q bleibt stabil (wie MS-FF)● JK-Eingänge gegenteilig zu Q

▪ Q ändert sich (wie MS-FF)● J=K=1

▪ Q toggelt bei fallender Taktflanke▪ Keine undefinierten Zustände J

C

K

Q

¬Q


Master-Slave-JK-FF mit direkten Eingängen

● Zwei weitere Eingänge üblich● R=Reset

▪ Bewirkt asynchrones Löschen (Q=0)● P=Preset

▪ Asynchrones Setzen (Q=1)

J

C

K

Q

¬Q

P

R


1-Bit-Speicher

● Problem des Überschreibens:▪ Brauchen definierten Zeitpunkt, wenn Eingänge stabil▪ Wählen ein Eingang (D=data)▪ Zusätzlich ein Schreibeingang (W=write)▪ Synchroner 1-Bit-Speicher

J

C

K

Q

¬Q

C

W

D


1-Bit-Speicher

● Schreibvorgang bei fallender Taktflanke und W=1

● Zusätzlich möglich: Leseeingang (R=read)▪ Q=0 falls R=0

● Andere Möglichkeit:▪ Kombinierter RW-Eingang mit CS („Chip Select“)

C

W

D

Q

D=1 =0 W=1 =0 C=1 =0 Q=1 =0


1-Bit-Schreib-Lese-Speicher

● Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden▪ Ausschalten der Ausgabe mit R (=read)▪ Kombinierter RW-Eingang mit CS („Chip Select“)

C

W

D

Q

R

Q‘RW

CS

D

CS

RW

D

Q

Q


1-Bit-Schreib-Lese-Speicher

● Ziel: Speicherzelle soll ein- bzw. ausgeschaltet werden (mit CS)▪ RW gibt die „Richtung“ an▪ D muss nur zum gewählten Zeitpunkt gültig sein

D =1 =0 RW=1 =0 CS =1 =0 Q =1 =0

Schreibzyklus Lesezyklus


Mehr-Bit-Speicher ● Bsp: 4-Bit-Speicher,

ein Bit soll gewählt werden

● RW und D gemeinsamer Eingang

● Adressbus A[0-1] selektiert Bit

CS

RW

D

Q

CS

RW

D

Q

CS

RW

D

Q

CS

RW

D

Q

Dout

Din

RW

A0

A1

CS


Speicherbausteine

● Üblicher Speicher für schnelle Anwendungen

● Auswahl der Reihe durch Adressleitung

▪ RAM (=„random access memory“)

● Verliert keine Informationen, solange Gatter arbeiten

▪ Statisch (=static)

● SRAM

A[0-1]

CS

RW

D0 D1 D2 D3 D4 D5 D6 D7

D1 D2 D3 D4 D5 D6 D7D0

D[0-7]

D[0-7]


Zusammenfassung

● Basis-Flip-Flop (FF) merkt sich Zustand („latch“) zu beliebiger Zeit▪ Nachteile:▪ Nicht synchron▪ Undefinierte Zustände möglich

● Getaktetes RS-FF übernimmt nur bei C=1● Master-Slave-FF übernimmt bei C=1,

▪ Bis C=(1→0) Zustandsänderung möglich▪ Ab C=0 Eingang eingefroren, Slave gibt übernommenen

Zustand an Ausgang


Zusammenfassung

● Master-Slave-JK-FF▪ Keine undefinierten Zustände▪ Weiterentwicklung: Direkte Lösch- (R-) und Setzeingänge (P)

● 1-Bit-Speicher▪ RW-Eingang für Schreib-/Leserichtung▪ CS definiert Zeitfenster, wenn Daten stabil und gültig

● Mehr-Bit-Speicher mit Adressierung● Parallele Datenein- und Ausgabe (z.B. 8 Bit)


Können Zustände speichernUrsprüngliches Problem:

Vereinfachung von Schaltnetzen


Teil 1: Logik1d: Serielle Rechenwerke


0111 +1011

10 11 10 10=10010

Mensch ist nicht zu parallelem

Arbeiten ausgelegt

Bit-für-Bit-Ausgabe von Binärzahlen

10010 - 1011

11 11 11 10 =00111


Schieberegister (SR)

● Reihenschaltung von FF‘s

● Serielle Eingabe Dser wird parallelisiert (Q-Ausgänge der einzelnen FF‘s)

● Seriell-Parallelumsetzer

J

C

K

Q

¬Q

J

C

K

Q

¬Q

J

C

K

Q

¬Q

Dser C

1 01 0 000 110 0 10 1

Dser

C

Q0 Q1 Qn

Q

technische informatik i (ss 2006) technische informatik i thema der vorlesung: bitte bei stud.ip...

Documents