funciones vista funcional - carteleras.webcindario.com · ala unidad de control y la unidad...

1

UNNOBA - ARQUITECTURA DE COMPUTADORAS II

UNNOBA – ARQUITECTURA DE COMPUTADORAS II

Conceptos basicos de logica digitalArquitectura de Computadoras

FuncionesEstructuraComponentes⌧Registros⌧ALU⌧Unidad de Control

MemoriasBusesEntrada/Salida


ARQUITECTURA

Arquitectura son aquellos atributos visibles al programador

Set de instrucciones, numero de bits usados pararepresentacion de datos, mecanismos de E/S, tecnicas de direccionamiento, etc.

Organizacion es como se implementan estosatributos

Señales de control, Interfaces, Tecnologias de memoria


Funciones

Las funciones de una computadora son:Proceso de DatosAlmacenamiento de datosMovimiento de datosControl


Vista Funcional

EquipoDe mov. Dedatos

MecanismoDe control

AlmacenamientoDe datos

ProcesoDedatos

2


Operaciones

Movimiento de datose.j. Teclado a pantalla


MecanismoDe control


ProcesoDedatos


Operacion

Almacenamientoe.j. Bajar de Internet a disco


MecanismoDe control


ProcesoDedatos


Operacion

Proceso de o hacia almacenamientoe.j. Poniendo al dia mov. bancario


MecanismoDe control


ProcesoDedatos


Operacion

Procesando desde almacenamiento a E/Se.j. Imprimiendo el estado bancario


MecanismoDe control


ProcesoDedatos

3


EL MODELO Von Neumann

• El modelo Von Neumann tiene 5 componentes basicos:

(1) Unidad de entrada(2) Unidad de salida(3) Unidad Aritmetica Logica(4) Unidad de Memoria(5) Unidad de Control


EL MODELO Von Neumann


El modelo con BUS

Es un refinamiento del modelo Von NeumanLa comunicación entre componentes se maneja por un camino compartido llamado BUS, el cual esta compuesto por

Bus de datosBus de direccionesBus de control


BUS

4



Estructura

Computer

Memoriaprincipal

E/S

BUS

Perifericos

Lineas decomunicacion

CPU

Computadora


Estructura - CPU

ComputerALU

Unidad decontrol

ConeccionesInternas CPU

Registros

CPU

E/S

Memoria

BUS

CPU


Estructura – Unidad de Control

CPU

Control De la

memoria

Unidad de controlRegistros y

Decodificadores

Secuenciaslogicas

UnidadDe

Control

ALU

Registers

Con.

Unidad de Control

5





6


Procesador


Ley de Moore

El numero de transistores por chip se duplica cada añoEl costo del chip permanece sin cambios

CADA 18 MESES SE DUPLICA LA POTENCIA DE CALCULO SIN MODIFICAR EL COSTO


Crecimiento CPU/Transistores


Performance

Se incrementa la velocidad del procesadorSe incrementa la capacidad de la memoriaLa velocidad de la memoria corre siempre pordetras de la velocidad del procesador

7


Caracteristicas del Procesador y la Dram


Tendencias en el uso de la Dram


Soluciones

Incrementar el numero de bits que se manejan simultáneamenteCambiar las interfaces de las Dram

Cache

Reducir la frecuencia con que se debe acceder a la memoria principal

Cache mas complejas y cache en el chip

Incrementar el ancho de banda en la interconeccionBuses de alta velocidadBuses de diferente jerarquia según el uso


¿Que es un programa?

Una secuencia de pasosPara cada paso se realiza una operacion logica o matematicaPara cada operacion se necesita un set de señales de control diferentes

8


Lenguaje de maquina: Lenguaje que puede entender el hardware. Utiliza palabras binariasLenguaje ensamblador (o simbolico): Funcionalmente equivalente al lenguaje de maquina pero que utiliza nombres mas intuitivos (More, Add, Jump)

Add r0, r1, r2 → 0110 1011 1010 1101ENSAMBLADOR MAQUINA


FUNCION DE LA UNIDAD DE CONTROL

Para cada operación se provee un codigo unicoe. J. ADD, MOVE

Un segmento de hardware acepta ese codigo y genera las señales de control necesarias

YA TENEMOS UNA COMPUTADORA


Componentes

La UNIDAD DE CONTROL y la UNIDAD ARITMETICA Y LOGICA constituyen la UNIDAD CENTRAL DE PROCESOLas INSTRUCCIONES y los DATOS necesitan ingresar al sistema y poder entregar sus resultados

e.j. ENTRADA/SALIDASe requiere un almacenamiento temporario de los codigos y sus resultados

Memoria principalUNNOBA - ARQUITECTURA DE

COMPUTADORAS II

9



CICLO DE INSTRUCCION

Dos pasosExtraerEjecutar

COMIENZOEXTRAER PROXIMA

INSTRUCCION

EJECUTAR LA PROXIMA

INSTRUCCIONFINALIZAR

Ciclo de extracción Ciclo de ejecución


Diagrama de estado del ciclo de instruccion


Ciclo de Extraccion

El Contador de Programa (PC) carga la dirección de la próxima instrucción a extraerEl procesador extrae la instrucción desde la locución de memoria apuntada desde el PCIncrementa el PC

A no ser que exista otra instrucción

La instrucción se carga en el Registro de Instrucciones (IR)El procesador interpreta las instrucciones y ejecuta las acciones requeridas

10


Ciclo de ejecucion

Procesador – MemoriaLos datos se transfieren entre la CPU y la memoria principal

Procesador – E/SLos datos se transfieren entre la CPU y los módulos de E/S.

Proceso de datosOperaciones logicas o aritmeticas sobre los datos

ControlAlteracion de la secuencia de operacionese.j. Saltos (jump)

Combinacion de los anteriores pasos



Sección de datos


SIEMPRE 0

REGISTROS DE DATOS ACCESIBLES POR EL USUARIO %r0-%r31

PROGRAM COUNTER: APUNTA A LA DIRECCION A SER LEIDA EN LA MEMORIA PRINCIPAL

REGISTROS TEMPORARIOS NO ACCESIBLES POR EL MICROPROGRAMADOR

INSTRUCCIÓN EN EJECUCION

CC

SELECCIONAN LOS REGISTROS A LEER O ESCRIBIR

11


REGISTRO %r1

32 BITS DE ENTRADA

CLOCK Y SELECCIÓN DEL DECODIFICADOR C. SOLO CAMBIA CUANDO LA SECCION DE CONTROL LO DETERMINA


Diagrama logico de la ALU


SALIDAS PARA LA UNIDAD DE CONTROL DEL REGISTRO %ir

AL MUX DE DIRECCIONES DE MEMORIA DE CONTROL CUANDO COND:111 (DECODE)

AL MUX C SI CMUX:1

LOGICA DE SALTOS DE CONTROL

AL MUX A SI AMUX:1

AL MUX B SI BMUX:1


Seccion de Control

Pueden ser mediante SOFTWARE (FIRMWARE) o CABLEADA

SOFTWAREEl corazon es una memoria ROM de 2048 palabras de 41 bitsCada palabra es una MICROINSTRUCCION

12


Seccion de control


REGISTRO QUE DEBE COLOCARSE EN EL BUS AORIGEN DE DATOS PARA EL DECODIFICADOR A

REGISTRO QUE DEBE COLOCARSE EN EL BUS BORIGEN DE DATOS PARA EL DECODIFICADOR B

DIRECCION DEL REGISTRO DONDE SE ALMACENARAN LOS DATOS DEL BUS C

LEER O ESCRIBIR EN MEMORIA

11 BITS MENOS SIGNIFICATIVOS DEL FORMATO DE LAS MICROPALABRAS

ORIGEN DE DATOS PARA EL DECODIFICADOR C

SALTO

CONDICIONAL


CABLEADA


HDL HARDWARE DESCRIPTION LANGUAJE

SECUENCIA DE HDL PARA UN CONTADOR DE MODULO 4.

Sentencias

El contador produce la secuencia de salida 00,01,10,11 y se repite en tanto la linea de entrada valga cero (X)

13


DISEÑO LOGICO DEL CONTADOR MODULO 4 DESCRIPTO EN HDL

SECCION DE DATOS: Relacionada con la generacion de las SALIDAS y el cambio de los valores de cualquier elemento de memoria

SECCION DE CONTROL: Maneja la forma de realizar las transiciones entre una senetencia y otra


Organización del procesador

Captar instrucción: La CPU lee una instrucción de memoriaCaptar datos: La ejecucion de una instrucción puede exigir leer datos de la memoria o de un modulo de E/SProcesar datos: La ejecucion puede exigir llevar a cabo alguna operación aritmetica o logicaEscribir datos: Los resultados pueden exigir escribir datos en la memoria o en un modulo de E/S


Registros visibles por el usuario

Uso generalPueden ser asignados por el programador. Pueden ser utilizados para direccionamiento o contener el operando para cualquier código de operación

De datosSolo contienen datos y no se pueden emplear para el calculo de direcciones

De direccionPueden ser de uso general o dedicados a un modo de direccionamiento.⌧Punteros de segmentos⌧Registros indice⌧Punteros de pila


Registros de control y estadoSe emplean para controlar el funcionamiento de la CPU

Contador de programa (PC)Contiene la dirección de la instrucción a captar

Registro de instrucción (IR)Contiene la ultima dirección captada

Registro de dirección de memoria (MAR)Contiene la dirección de una posición de memoria

Registro intermedio de memoria (MBR)Contiene la palabra de datos a escribir en memoria, o la palabra leída mas recientemente

14


La instrucción captada se carga en el IR donde se analizan el codigo de operación y los campos del operandoSe intercambian los datos en memoria por intermedio del MAR y el MBREl MAR se conecta directamente al bus de direccionesEl MBR se conecta directamente al bus de datos

Uso de los registros


Ciclo de instrucciónIncluye los siguientes subciclos

Captación: Llevar la siguiente instrucción de la memoria a la CPUEjecución: Interpretar el código y llevar a cabo la operación indicadaInterrupción: Si esta habilitada, salvar el proceso actual y atender la interrupción. Finalizada esta volver al proceso


Ciclo de captación Ciclo de ejecución Ciclo de interrupción

COMIENZOCAPTAR

SIGUIENTE INSTRUCCION

EJECUTAR INSTRUCCION

COMPROBAR INTERRUPCIONES

PROCESAR INTERRUPCIONES

PARADA

Interrupciones inhabilitadas

Interrupciones habilitadas


Ejemplo de la ejecucion de un programa

15


Diagrama de estado del ciclo de instruccion


Modulos de la computadora


Memorias

LocalizacionCpuInternaExterna

CapacidadTamaño de palabraNumero de bytes


Memorias

Unidades de transferenciaInterna

Usualmente gobernada por el tamaño del bus de datos

ExternaUsualmente por bloques mucho mayores que un carácter

Unidad de direccionMenor locacion que puede ser univocamenteasignada

16


MemoriasMETODOS DE ACCESO

SecuencialComienza por el principio y lee enordenEl tiempo de acceso dependen de la locacion a leer y la previa

e.j. Cinta magneticaDirecta

Acceso saltando a las cercanias y haciendo una busqueda secuencialEl tiempo de acceso dependen de la locacion a leer y la previa

e.j. DiscoAleatoria

Se identifican las locaciones individuales con exactitudEl tiempo de acceso es independiente de la locacion a leer y la previa

e.j. RAMAsociativa

Los datos se localizan por comparacion con el contenido de una parte de lo almacenadoEl tiempo de acceso es independiente de la locacion previamente accesada

e.j. Cache UNNOBA - ARQUITECTURA DE COMPUTADORAS II

Memorias - Jerarquias

RegistrosEn la CPU

Interna o memoria principalPuede incluir uno o mas niveles de cacheRAM

ExternaAlmacenamiento de soporte


Memorias - Jerarquias

Incrementa la performancey los costos


Memorias - Performance

Tiempo de accesoTiempo entre que se presenta la direccion y se obtiene el dato valido

Tiempo del ciclo de memoriaTiempo que le toma a la memoria recuperarse antes del proximo accesoEl tiempo del ciclo es de acceso + recuperacion

Tasa de transferenciaTasa a la que se pueden mover los datos

17


Tipos de memorias

SemiconductorRAMROM

MagneticaDiscos y cintas

OpticasCD y DVD

OtrasBurbujaFlash


PROPIEDADES DE LAS DISTINTAS JERARQUIAS DE MEMORIA

2004 Gb0.0510 msDISCOS

7064 Mb1.1060 – 80 nsMEMORIA PRINCIPAL

1001 Mb1005 – 20 nsCACHE

-1 KbALTO1 nsREGISTROS

COSTO APROXIMADO

TAMAÑO TIPICO UTILIZADO

COSTO POR MBYTE

TIEMPO DE ACCESO

TIPO DE MEMORIA


Cache

Pequeña cantidad de memoria muy rapidaColocada entre la memoria principal y la CPUHabitualmente colocada dentro del chip del CPUFUNCIONAMIENTO

CPU requiere el contenido de una locacion de memoriaVerifica la existencia de este dato en el CacheSi esta presente, la carga desde alli (rapidez)Si no esta presente, la lee desde la memoria principal y la carga en el cacheLa envia desde alli a la CPUEn el Cache se incluyen tags para identificar el bloque de la memoria principal desde donde fue tomado el dato


CPU con o sin cache

18


Organización tipica de un cache

Processor

Figure 4.16 Typical Cache Organization UNNOBA - ARQUITECTURA DE

COMPUTADORAS II

Sistema de memoria INTEL


Operación de lectura del cache

Receive address RA from CPU

Is block containing RA in cache?

Access main memory for block containing RA

e cache main y block

Fetch RA word and deliver to CPU

Deliver RA word to CPU

Load main memory block into cache slot

Figure 4.15 Cache Read Operation


Memorias

19


RAM – Memoria de acceso aleatorio

DINAMICABits almacenados como cargas en capacitoresNecesitan refresco permanenteMuy simplesPequeñasBaratasLentasUso: MEMORIA PRINCIPAL


Diagrama funcional de una celda RAM


RAM – Memoria de acceso aleatorio

ESTATICASLos bits se almacenan como si fueran en llaves si/noNo requieren refrescoConstruccion mas complejaDe mayor tamañoMas carasMas rapidasUso: CACHE


Modulo de memoria Single-in-lineSIMMUtilizado en las 486, trabajaban de a pares. Sustituidos por los DIMM

20


RAM DIMM Dual In Line Memory Modules

Tienen los contactos de cada cara de la plaqueta separados NOMBRE CONTACTOS

CAPACIDAD (MB)

CLOCK (MHz)

Obs.

SO DIMM SMALL OUTLINE 72 Hasta 512 SO DIMM SMALL OUTLINE 144 Hasta 1 GB SO DIMM SMALL OUTLINE 200 Hasta 1GB

Se usan en Laptops

SDRAM

SYNCHONOUS DINAMIC

RANDOM ACCES MEMORY

168 64, 128, 256 y

512 66 a 133

Se conecta al clock del sistema. Lee o escribe a un ciclo de reloj por acceso

DDR SDRAM DOUBLE DATA

RATE 184 Hasta 1 GB 200 a 400

Transmiten por dos canales distintos simultáneamente en el mismo ciclo de reloj

DDR2 SDRAM 240 Hasta 2x2 GB 400 a 1200

Transmiten por cuatro canales simultáneamente

UNNOBA - ARQUITECTURA DE

COMPUTADORAS II

SIMM(486)

DIMM

RAM(XT y AT)


SO DIMM


DDR2

21


ROM – Memoria de solo lectura

Almacenamiento permanenteMicroprogramablesSubrutinasBIOSTablas de funcion


ROM NOMBRE CONTACTOS

CAPACIDAD (MB)

CLOCK (MHz)

Obs.

PROM PROGRAMABLE

READ ONLY MEMORY

28

Los datos almacenados no se pueden modificar

EPROM

ERASABLE PROGRAMABLE

READ ONLY MEMORY

28 Hasta 8

Los datos almacenados se pueden borrar mediante una luz ultravioleta

EAROM

ELECTRICALLY ALTERABLE READ ONLY

MEMORY

MUY BAJA W: 0,001

R: 1

ESCRITURA 1 mseg LECTURA 1 µseg

EEPROM

ELECTRICALLY ERASABLE

PROGRAMABLE READ ONLY

MEMORY

Pueden borrarse y reprogramarse entre 100.000 y 1.000.000 de veces

FLASH Pen drive PC card

etc HASTA 32 GB 20

EEPROM EVOLUCIONADA


ROM

PROM


EPROM

22


Memorias externas

EEPROM – FLASHDiscos magneticosDiscos opticos

CDCD-WRDVD

Cintas magneticas


MEMORIA FLASH


Cinta magnetica

Acceso serieLentaMuy barataUtil para back up y archivosTiende a la obsolescencia


Discos Rigidos -Organización de datos y formato

Tracks en anillos concentricosPausas entre tracksVelocidad angular constante

Tracks divididos en sectoresEl tamaño minimo de un bloque es un sectorPueden tener mas de un sector por bloque

23


Discos rigidos


Disco rigido


Captor de disco


Electronica de control del disco

24


CD ROM Almacenamiento optico

Utilizados originalmente para audio650 Mbytes daban 70 minutos de audioPolicarbonato recubierto de materiales reflectivos como aluminioDatos almacenados como huecosLectura por reflejos de un laserVelocidad linear constante


CD ROM

Gran capacidadFacil de producir en masaRemovibleRobustoLentoGeneralmente de solo lectura


DVD Digital Video Disk

Muy alta capacidad (desde 4,7 hasta 123 Gbytes)Pueden almacenar una pelicula mediante algoritmos de compresion MPEG


Buses

Hay una cantidad posible de sistemas de interconexionesEs un camino de comunicaciones entre dos o mas sistemas o equipos internosUsualmente se comunican por difusionUsualmente no se muestran las lineas de señales de tensión

25


Buses

DATOSTransmiten datos ( a este nivel no hay diferencias entre datos e instrucciones). Performance dada por el ancho:8, 16, 32, 64 bits

DIRECCIONESIdentifican la fuente o el destino de los datosEl ancho del bus determina la máxima capacidad de memoria del sistema

CONTROLProveen informacion de control y temporizacion



Esquema de interconexion de los buses


SemanticaPCI: Peripheral Component Interfase

133 Mb/s

SCSI: Small Computer System Interfase40 Mb/s

ISA: Industry Standard Arquitecture16,7 MHz

IDE: Integrated Drive Electronic33 Mb/s

USB: Universal Serie Bus1,5 a 400 Mb/s

26


PCI

Interconecta componentes perifericosDesarrollado por INTEL32 o 64 bits50 lineasLineas del sistema

Incluyen clock y reset

Direcciones y Datos32 lineas multiplexadas para datos y direccionesLineas de interrupcion y validacion

Control de la interfaceArbitaje


Ejemplo de configuraciones PCI


Arbitraje del bus


Arbitraje de los buses

(a) Arbitraje simple centralizado

(b) Arbitraje centralizado con niveles de prioridad

(c) Arbitraje descentralizado

27


Bus sincronico


Bus asincronico


ISA con CACHE


Buses de alta performance

28



Entrada / Salida


Conecciones de Entrada/Salida

Desde el punto de vista de la CPU es similar a la MEMORIASalida

Recibe datos desde la computadoraEnvia datos a los perifericos

EntradaRecibe datos desde los perifericosEnvia datos a la computadora


Conecciones de Entrada/Salida

Recibe señales de control desde la computadoraEnvia señales de control a los perifericos

e.j. Giro de los discos

Recibe direcciones desde la computadorae.j. Numero de puertos para identificar periféricos

Envian señales de interrupción (control)

29


Conecciones a la CPU

Lee Instrucciones y datosEscribe los datos de salida (luego de procesarlos)Envía señales de control a otras unidadesRecibe (y actúa) interrupciones


Problemas con las Entradas/Salidas

Amplia variedad de perifericosTransfieren diferentes cantidades de datosA diferentes velocidadesEn diferentes formatos

Todos mas lentos que las CPU y las RAM


Entrada/Salida


Funciones de los modulos de Entrada/Salida

Control y temporizacionComunicación con la CPUComunicación con el equipo perifericoAlmacenamiento de datosDeteccion de errores

30


Modulos de Entrada/Salida


Pasos de E/S

La CPU verifica el estado de los modulos de los equipos de E/SEl modulo de E/S regresa el estadoSi esta listo, la CPU requiere la transferencia de datosEl modulo de E/S envia los datos desde el equipoEl modulo de E/S transfiere estos datos a la CPU


Interupciones

ADMINISTRACION PROGRAMADA

MEDIANTE INTERRUPCIONES

ACCESO DIRECTO A MEMORIA (DMA)

funciones vista funcional - carteleras.webcindario.com · ala unidad de control y la unidad...

Documents