§8.2 几种 pld 的结构及应用举例

《数字电子技术》

8.2 几种 PLD 的结构及应用举例

§8.2 几种 PLD 的结构及应用举例

§8.2.1 现场可编程逻辑阵列（ FPLA ）

Field Programmable Logic Array

一、组合逻辑型 FPLA 的基本电路结构：组合逻辑型 FPLA 由可编程的“与”逻辑阵列和可编程的“或”逻辑阵列以及输出缓冲器组成，如图 8.2.1 所示。若编程后的电路连接情况如图中所示，则当 OE=0 时可得到如下组合逻辑函数：



二、时序逻辑型 FPLA 的基本电路结构：

图 8.2.2 时序逻辑型 FPLA 的电路结构



三、 FPLA 的特点（与 ROM 相比）：

优点：1 ）“与”阵列非全译码，阵列体积小，芯片利用率高；2 ）由于“与”阵列和“或”阵列均可编程，所以设计工作较容易；3 ）可进行时序逻辑设计。

缺点： 1 ）可编程阵列为两个，比较来说较复杂一些，速度较慢；

2 ）支持 FPLA 开发的软件有一定的难度。



§8.2.2 可编程阵列逻辑（ PAL ）

Programmable Array Logic

PAL 是 70 年代末期 MMI 公司率先推出的一种可编程逻辑器件。它采用双极型工艺制作，熔丝编程方式。

PAL 器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成，其基本电路结构图由图 8.2.3 所示。

用 PAL 器件可以构成各种组合或时序逻辑电路。

一、 PAL 的基本结构：



图 8.2.3 PAL 器件的基本电路结构



例：下图为一个经过编程的 PAL 器件结构图，它产生了一组组合逻辑函数 Y1 、 Y2 、 Y3 、 Y4 。

图 8.2.4 编程后的 PAL 电路



二、 PAL 的输出电路结构和反馈形式有以下几种： 1 、专用输出结构属于这种输出结构的器件有： PAL10H8 、 PAL14H4 、 PAL14L4 、

PAL10L8 、 PAL16C1 等。

2 、可编程输入 / 输出结构属于这种输出结构的器件有： PAL16L8 、 PAL20L10 等。

3 、寄存器输出结构属于这种输出结构的器件有： PAL16R4 、 PAL16R6 、 PAL16R8 等。

4 、异或输出结构属于这种输出结构的器件有： PAL20X4 、 PAL20X8 、 PAL20X10 等。

5 、运算选通反馈结构属于这种输出结构的器件有： PAL16X4 、 PAL16A4 等。


8.2 几种 PLD 的结构及应用举例三、 PAL 应用举例：[ 例 8-2-1] 用 PAL 器件设计一个数值判别电路。要求判断 4位二进制数 DCBA 的大小属于 0-5 、 6-10 、 11-15 三个区间的哪一个之内。解：表 8-2-1 [ 例 8-2-1] 的函数真值表



从真值表可写出 Y0、 Y1、 Y2的逻辑函数式，这是一组具有 4个输入变量、 3个输出的组合逻辑函数。若选用 PAL14H4 来实现，可得如下所示逻辑图：

图 8.2.5 编程后的 PAL14H4 电路



[ 例 8-2-2] 用 PAL 器件设计一个 4位循环码计数器，并要求所设计的计数器具有置零和对输出进行三态控制的功能。

解：表 8-2-2 [ 例 8-2-2]4 位循环码的计数顺序表



PAL16R4 可满足上述要求，因为 PAL16R4 的输出缓冲器是反相器，所以4个触发器 Q端的状态与上表中的 Y状态相反，则 Q3Q2Q1Q0的状态转换顺序应如下表所示：

表 8-2-3 PAL16R4 中触发器的状态转换表



据表 8-2-3 化简可得各个触发器的状态方程为：

驱动方程为：



用 PAL16R4 实现四位循环码计数器



§8.2.3 通用阵列逻辑（ GAL ）

Generic Array Logic

四、 PAL 的特点：

1 ）“与”阵列可编程方法能提供较高的性能和最有效的结构，每个输出所需的乘积项的数量由“或”阵列固定； 2 ）灵活性强，在现代电子行业中仍大量使用。 3 ） PAL 的缺点是采用熔丝工艺，一旦编程后就不能修改。

1980 年以来，随着 E2CMOS 工艺的发展， GAL 器件出现，GAL 从结构上可分为两类：一类是类似 PAL 结构，即“与”阵列可编程而“或”阵列固定，如 GAL16V8 、 GAL20V8 等；另一类则是与阵列和或阵列可同时编程，如 LATTIC 公司的 GAL39V8 。

一、 GAL 的基本结构：



GAL 较 PAL 相比，其结构仅在输出结构上不同，其输出引脚提供了一个输出逻辑宏（ OLMC——Output Logic Macro Cell ）， OLMC的应用大大提高了 GAL 输出的灵活性，基本上可用同一种型号的 GAL器件实现 PAL 器件所有的各种输出电路工作模式。

现以 GAL16V8 为例，介绍 GAL 器件一般结构形式和工作原理。

GAL16V8 有一个 32X64 位的可编程“与”逻辑阵列， 8 个 OLMC ，10 个输入缓冲器， 8 个三态输出缓冲器和 8 个反馈 / 输入缓冲器。

GAL16V8 的“与”逻辑阵列的每个交叉点上设有 E2CMOS 编程单元。

例：　　

图 8.2.6 由 3 个编程单元构成的与门



GAL16V8 的组成“或”逻辑阵列的 8 个或门分别包含于 8 个 OLMC中，它们和“与”逻辑阵列的连接是固定的。

GAL16V8 中还有一些编程单元。编程单元的地址分配和功能划分情况如图 8.2.7 所示。　　

图 8.2.7 GAL16V8 编程单元的地址分配


8.2 几种 PLD 的结构及应用举例二、 OLMC 介绍： OLMC 中包含一个或门、一个 D 触发器和由 4 个数据选择器及一些门电路构成的控制电路。如图 8.2.8 所示：　　

图 8.2.8 OLMC 的结构框图



图 8.2.8 中 AC0 、 AC1 （ n ）、 XOR （ n ）都是结构控制字中的一位数据，通过对结构控制字编程，便可设定 OLMC 的工作模式。 GAL16V8 的结构控制字如图 8.2.9 所示：　　

图 8.2.9 GAL16V8 结构控制字的组成

图 8.2.8 中的或门有 8 个输入端，来自与逻辑阵列的输出；异或门用于控制输出函数的极性。当 XOR （ n ）为 0 时，异或门的输出与或门的输出同相，否则反相。　　



表 8-2-6 OLMC 的 5 种工作模式



三、 OLMC 的特点：

1 ） OLMC 的输入可以独立的设定为高或低有效

2 ）可采用组合逻辑（异步）输出或寄存器逻辑（同步）输出； 3 ）器件有一个公用的输出使能端，对于每个输出使能端可以由乘积项或单独的输入项完成； 4 ）各宏单元基本结构相同，可以重组到另外的单元，重组态可以为以下几个模式：专用输入、专用组合输出、组合输出、寄存器输出。

四、 GAL 的特点： 1 ）主要采用 E2CMOS 工艺；

2 ）具有可擦除性、可重编程性、可反复改写；

3 ）具有可重组态性。



§8.2.4 复杂可编程逻辑器件（ CPLD ）

Complex Programmable Logic Device 一、 80 年代末， CPLD 出现，其结构从总的结构上大致一样，都以逻辑宏单元为基础，加上内部的 AND-OR 阵列，使之实现从简单的逻辑功能到复杂的时序控制，另外外围的 I/O 模块，又扩大了其在系统中的应用范围和扩展性。

二、 CPLD 结构框图　　　　　　

¡ °Óë-»ò¡ ±ÕóÁÐAND-ORARRAY

Âß¼ ¹ ¦ ÄÜ¿éFB1

Âß¼ ¹ ¦ ÄÜ¿éFBn

I / O模块

CPLD结构框图



三、 CPLD 的特点：

1 ）各 CPLD 产品不再象 PAL 、 GAL 仅使用较通用的软件包、编程器来完成它的设计开发、应用过程，而是要求较好的逻辑优化、综合手段，在实现后又需要在时序上进行仿真，所以各家公司在自己产品的基础上对应自己的产品均有一套开发系统，如 Xilinx 的 DS550 ， Altera 的 MAX+PLUS II ， Lattice 的 pDS+ 等，它们均能够接受多种输入格式的设计方法。

2 ）验证时打破了以往的硬件 / 实验方法，以全方位的时序 / 逻辑软件仿真取而代之。

3 ）新增的 ISP 功能更提供了巨大的灵活性，使设计人员在自己的设计完成后，在计算机上马上就可知道自己的设计在逻辑功能上，时序上是否已达到目的。

4 ） CPLD 器件可擦除，可重编程，并且掉电后数据不会丢失。



§8.2.5 现场可编程阵列（ FPGA ）

Field Programmable Gate Array一、 FPGA 介绍：

# 80 年代中期出现，最早由 Xilinx 公司在 1985 年推出

# FPGA 与 CPLD 的比较： FPGA 与传统的 PLD 不同，它具有类似于半定制门阵列的通用结构，即由逻辑功能块（ CLB ）排列阵列组成，并由可编程的互联资源连接（ PI ）连接这些 CLB 来实现所需的设计。　

# FPGA 与掩模编程阵列的区别： FPGA 与 MPGA 的不同之处在于它由用户现场可编程来完成 CLB之间的互联，而后者需由 IC 工厂通过掩模完成互联。

# FPGA 是将门阵列的通用结构与 PLD 现场可编程特性结合于一体的新型器件，目前， FPGA 在芯片上可集成 100万门，可与中高等密度的门阵列相匹敌。　　　　　　



二、 FPGA 的基本结构

CLB ：是实现用户功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片； CLB 有与门、非门、门阵列及触发器、计数器和其他功能模块等等；

IOB ：完成芯片上逻辑与外部封装腿的接口，常围绕着阵列排列于芯片四周； IOB 通常包括输入部分、输出部分和公共部分（包括全局复位网线、时钟资源等）。

PI ：包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB 或 IOB 连接起来，构成特定功能的电路。　　　　　　

CLB

C L B

I/O

/ I OB可编程输入输出（）可编程逻辑

单元CLB（）

可编程布线资源PI（）

FPGA的基本结构



三、 FPGA 的分类： 1 ）按 CLB 的大小分：细粒度（ Fine-grain ）粗粒度（ Coarse-grain ） 2 ）按互联结构分类：分段互联型连续互联型 3 ）按可编程特性分类：一次性可编程重复可编程



四、 FPGA 的特点： 1 ）集成度高，逻辑实现和综合能力强，设计更灵活； 2 ）现场可编程，产品上市快，可反复使用； 3 ） FPGA内部丰富的触发器和 I/O 引脚弥补了PLD规模小， I/O少的不足； 4 ）但 FPGA总的电路工作速度比一般 PLD低，且有数据易失性。



§8.2.6 PLD 的一般开发过程PLD 的开发过程大体可分为如下几个步骤：

一、逻辑设计

二、选定 PLD 的类型和型号

三、选定开发系统工具

四、编制 JEDEC文件

1 ）设计输入

2 ）设计实现

3 ）设计验证（仿真）

五、卸载

六、测试

§8.2 几种 pld 的结构及应用举例

Documents