presentacion pld

ING. MIGUEL ANGEL PEREZ SOLANO 1

INTRODUCCION A LOS DISPOSITIVOS LOGICOS

PROGRAMABLES


OBJETIVOS

• Estudiar las matrices programables y describir la mayoria de los tipos de dispositivos logicos programables

• Describir la estructura básica de una PAL y de una GAL y como generar funciones lógicas estándar con ellas.

• Estudiar las matrices programables y describir la mayoria de los tipos de dispositivos logicos programables

• Estudiar la arquitectura básica de la GAL 22V10


DEFINICION DE PLD

Son dispositivos formados por arreglos de compuertas AND y OR que se pueden programar para conseguir funciones lógicas especificas

Son utilizados en muchas aplicaciones para reemplazar a los circuitos SSI Y MSI.


CLASIFICACION DE LOS PLDs

PROM; memoria programable de solo lectura

PLA; Matriz lógica programable PAL; Lógica de matriz programable GAL; Lógica de matriz genérica ó matriz

lógica genérica.


Que es una matriz programable

Se define así a una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección


PROM: memoria programable de solo

lectura

Se estructura por un conjunto fijo (no programable) de puertas AND conectadas como decodificador y una matriz OR programable (ver manual wincupl fig 1.1).


PLA: matriz lógica programable

El PLA, esun PLD formado por una matriz AND programable y una matriz OR programable (FPLA).(ver manual wincupl fig 1.3).


PAL: lógica con matriz programable

El PAL, es un PLD formado por una matriz AND programable y una matriz OR fija con su correspondiente logica de salida.(ver manual wincupl fig 1.3).


GAL: lógica con matriz generica

La GAL, es un PLD que al igual que la PAL se forma con una matriz AND programable y una matriz OR fija, pero la GAL a diferencia de la PAL es reprogramable al igual que sus salidas. (ver manual wincupl fig. 1.2).

Utiliza tecnologia E2CMOS.


OTROS DISPOSITIVOS EN EL MERCADO

ASIC: Circuito integrado de aplicación especifica

FPGA: Arreglo de compuertas programables en el campo fig 1.49

CPLDs: Dispositivos logicos programables complejos.


TECNOLOGIAS

CMOS: Semiconductor de oxido metalico complementario.

Bipolar TTL.

GaAs: Arseniuro de galio.

ECL: Logica acoplada por emisor

BiCMOS: CMOS bipolar.

ECL/bipolar


EMPAQUETAMIENTO DE LOS CIs

• DIP

•SKINNY DIP

• LCC, PLCC

• QFP

• SOIC

•TSOP

•PGA


LAS GALs A FONDO

Lattice, the inventor of the Generic Array Logic™ (GAL®) family of low density, E2CMOS PLDs is the leading supplier of low density CMOS PLDs in the world.

Features such as industry leading performance, full reprogrammability, low power consumption, 100% testability and 100% programming yields make the GAL

family the preferred choice among system designers. The GAL family contains a comprehensive array of product architectures with a variety of performance levels

specified across commercial, industrial and military (MIL-STD-883) operating ranges to meet the demands of any system logic design.


DEFINICION

Como ya se estableció, una GAL está formada por una matriz de puertas AND reprogramable conectada a una matriz de puertas OR fija. Al igual que las PAL su estructura permite expresar cualquier expresión lógica de suma de términos producto


DIAGRAMA A BLOQUES DE UNA GAL

• OLMC; Macroceldas lógicas de salida; lógica de compuertas OR y lógica programable, esto permite tener varias entradas y varias salidas.

•Las OLMC pueden ser programadas como lógica secuencial ó lógica combinacional


IDENTIFICACION DE UNA GAL

GAL 22V10

matriz logica generica

no. Entradas

Config de salida variabe

No. Desalidas


IDENTIFICACION DE UNA GAL


GAL22V10

DIAGRAMA A BLOQUES


PATILLAJE DE LA GAL22V10


MATRIZ DE LA GAL22V10


PROGRAMACION DE LA GAL22V10

con WinCUPL



con WinCUPL



When creating any design, it is generally considered good practice to implement the design using a “Top-Down” approach. A Top-Down design is characterized by starting with a global definition of the design, then repeating the global definition process for each element of the main definition, etc., until the entire project has been defined. CUPL offers many features that accommodate this type of design.


Los Dispositivos Lógicos Programables (PLDs) son

circuitos cuya funcionalidad es programable,

es decir, nosotros debemos definirla, y, en algunos casos,

podemos modificarla posteriormente.


QUE ES GAL22V10

• Un circuito integrado de 24 patillas• Tiene 12 entradas dedicadas y 10 E/S• patilla 12 es GROUND y 24 es +Vcc• Es de tecnologia E2CMOS de alto rendimiento: Reconfigurable Logic, Reprogrammable Cells, High Speed Electrical Erasure (<100ms), 20 Year Data Retention.

• 4 ns max de tiempo de retraso en la propagación


Que es OLMC

• OLMC= OUTPUT LOGIC MACROCELL

The GAL22V10 has a variable number of product terms perOLMC. Of the ten available OLMCs, two OLMCs have access to eight product terms (pins 14 and 23, DIP pinout), two have ten product terms (pins 15 and 22), two have twelve product terms (pins 16 and 21), two have fourteen product terms(pins 17 and 20), and two OLMCs have sixteen product terms (pins 18 and 19). In addition to the product terms available for logic, each OLMC has an additional product-term dedicated to output enable control.


DECLARATION OF LANGUAGE ELEMENTS

.

This section describes the elements that comprise the This section describes the elements that comprise the

CUPL logic description languageCUPL logic description language


Pin/Node Definition

Since the PIN definitions must be declared at the beginning of the source file, their definition is a natural starting point

for a design.


Usage of theLanguage Syntax

Logical Operators


Using ArithmeticOperators And

Functions

.


USO DE WINCUPL

• Software para la creacion de programas con extensión .pld• Software para compilar y obtener archivo . Jed• software para obtener archivo .lst .doc• Software para simulacion con archivos .si .so

presentacion pld

Documents

una matriz

al igual

gal family

gal

design

programable

features

diagrama