การประยุ�กต์ Logic Gates ภาค 2

บทท�� 7

การลบเลข ในคอมพิ�วเต์อรแท�จร�งแล�วไม สามารถลบได้� จะใช้�การบวก ต์%วลบ จะต์�องม�การแปลงเป&น 2’s

complement แล�วน'ามาบวกก%บต์%วต์%(งว�ธี�หา 2’s complement

ว�ธี�หา 2’s complement

7 0111 1000

+ 1 1001

12 1100 0011 + 1

0100

ท'าการลบโด้ยุการบวกกรณี�ต์%วต์%(งมากกว าต์%วลบ12 - 7

1100

1001+

10101ต์%ด้ท�(ง

จะได้� 5ได้� 1 แสด้งว าเป&นค า +

ท'าการลบโด้ยุการบวกกรณี�ต์%วต์%(งน�อยุกว าต์%วลบ7 - 12

0111

0100+

10110ได้� 0 แสด้งว าเป&นค า -

หา 2’s complement

0100+

1101 จะได้� -5

การสร�างวงจรลบ หากต์�องการลบโด้ยุไม ใช้�ว�ธี� 2’s complement

จะกล าวถ-ง การประยุ�กต์ในภายุหล%ง (Full Subtractor)

ประโยุช้นของ 2’s complement ใช้�แทนค าลบของต์%วเลขในเคร.�องคอมพิ�วเต์อรท��

เก/บใน RAM ใช้� signed bit

0 = ค าลบ

1 = ค าบวก

สมมต์�ว าหน วยุความจ'าของเราม�ขนาด้ 4 บ�ทจะได้� 24 = 16ด้%งน%(น จะเหล.อ 3 บ�ทเก/บข�อม0ล ด้%งน%(นข�อม0ลจร�งๆม�จ'านวน 23 = 8

0/1 xxx

signed bit

24 = 16 ท%(งหมด้ 16 ค า, 23 = 8 ค า + และ -0111011001010100001100100001000011111110110111001011101010011000

76543210-1-2-3-4-5-6-7-8

+

- 2’s complement

ถ�าหน วยุความจ'า 8 บ�ทจะเก/บเลขได้�เท าไร ประกาศต์%วแปร byte 28 = 256 หาร 2 ได้� 128 ด้%งน%(น ค าบวกจะได้� = 0 ถ-ง 127 ค าลบจะได้� –1 ถ-ง -128

01111111……000000010000000011111111……1000000110000000

127

-128int 16 บ�ทfloat 32 บ�ท

รห%ส BCD Binary coded decimal ใช้�แทนเลขฐาน 10 เลขฐาน 10 จ'านวน 1 ต์%ว สร�างได้�จากเลขฐาน

2 จ'านวน 4 ต์%ว ต์%วอยุ าง

4 5 0100 0101

5 2 0101 0010

27 0010 0111

4 5

0100 0101

การต์รวจสอบความผิ�ด้พิลาด้ของ BCD code หากค าเก�น 9 จะ ERROR (เลข 0-9) แก�ไขได้�โด้ยุบวกด้�วยุ 6 เช้ น

72

+44

01110010

01000100

+

10110110

+6 ได้�1011

+0110

10001 1 1 6

Multiplexer แบบ 2 อ�นพิ�ท เราสามารถน'าข�อม0ลจากหลายุๆอ�นพิ�ทมารวมก%น

ให�ออกเป&น Output เด้�ยุวได้� เร�ยุกว า การ Multiplex

วงจรท��ท'างานน�(ค.อ Multiplexer ใช้�หล%กการของการสล%บข�อม0ล ไปต์ามช้ วงเวลา

เล/กๆMUX

1

2

3321

วงจร Multiplexer แบบ 2 อ�นพิ�ท

A ท'างานเป&น Address Input ซึ่-�งใช้�เล.อก Input ท��ต์�องการส งข�อม0ล

การท'างาน อ�นพิ�ทท��เราต์�องการ Multiplex ม� 2 ต์%ว ได้�แก x1

และ x2 A ท'าหน�าท��เล.อกอ�นพิ�ทท��จะส งออกไป Output ด้%งน%(น หากเราส งข�อม0ลไปท�� A สล%บก%น (0,1) ข�อม0ล

ของ x1 และ x2 ก/จะสล%บก%นไปด้�วยุ ในการส งเราอาจส งข�อม0ลไปท�� A แบบส%ญญาณีนาฬิ�กา

ก/ได้� แต์ ข�อม0ลท%(งหมด้จะต์�องเข�าจ%งหวะก%น

(Synchronize)

ส%ญญาณี Clock เป&นส%ญญาณีแรงด้%นไฟฟ:าข-(นและลง ต์ามช้ วง

เวลาท��คงท�� ส%ญญาณี 0 และ 1 สล%บก%น

วงจร Multiplexer แบบ 4 อ�นพิ�ท

ใช้� A, B ในการเล.อกอ�นพิ�ท

2-to-4 Demultiplexer

ท'าการทด้ลอง ให�ลองต์ อวงจร Multiplexer และ

Demultiplexer ต์ามร0ปท��แสด้งมาแล�ว

การท'างาน ข�อม0ลเข�ามาท�� IN A และ B เป&นต์%วเล.อกว าจะส งไปออกท�� Output

ต์%วไหน A และ B น�(จะน'าไป Synch ก%บ A และ B ท��ต์%ว

Multiplexer