InterLink1

各種波形フォーマット変換 / タイミングダイアグラム描画テストベンチ生成

InterLink2

SynaptiCADSynaptiCAD 社概要 社概要 - - ＷＷ ho is SynaptiCAD ho is SynaptiCAD Inc. ?Inc. ?

創立 1992 年あまり手をつけられていない、タイミング波形編集／解析の周辺に特化して、質の高い安価なツールを供給することにビジネスチャンスを見出し、タイミング波形に関するセンター・ツールを目指して。

創立者 Mr.Daniel Notestein/ Ms.Donna Mitchell

場所　　　 Blacksburg, VA, USA- Virginia Tech の町

社員数　 ２２名（エンジニア１５名）

InterLink3

SynaptiCADSynaptiCAD のツールについのツールについてて

■ SnaptiCAD社は、波形変換 /タイミングダイアグラムエディタを中心に 　下記のようなツールを提供しております。　

GigaWave Viewer –VCD/TDML 波形ビューワTiming Diagrammer Pro –タイミングダイアグラムエディタWaveFormer Pro –タイミングダイアグラムエディタ＋波形変換DataSheet Pro –タイミングダイアグラム＋波形変換を含む ドキュメント作成支援ツールVeriLogger Extreme –グラフィカルな入力によるテストベクタ 生成機能付き VerilogシミュレータTestBencher Pro – グラフィカルな入力によるテストベンチ 生成ツール

InterLink4

SynaptiCADSynaptiCAD ツールツール主な機能主な機能

タイミングダイアグラムの描画 / タイミング解析・ マウスクリック /ドラッグ＆ドロップ ベースによる波形描画・ 波形上での delay/Setup/Holdよるタイミング解析 ・ 式による、波形入力や値の入力－ランダムな値も入力可

・ 波形描画画面でドキュメント作成支援 グリッドライン ,　 タイムコンプレスマーカ・ Boolean Equationによる信号定義

各種波形フォーマットの変換・ロジアナで吸い上げた実機データをシミュレータに利用・タイミングダイアグラムから、 HDLスティミュラスを生成・シミュレータのデータ（ vcdファイル）をパタンジェネレータで実機環境で利用

InterLink5

SynaptiCADSynaptiCAD ツールツール主な機能主な機能

バスファンクション・モデルによる　テストベンチの生成（ TBP 機能）・グラフィカルなタイミングダイアグラムから　バスファンクション・モデルを生成（ BFM: トランザクション＋駆動シーケンス） ＝複雑なトランザクションを視覚的に編集し維持管理できる・言語に非依存なタイミングダイアグラムから　テストベンチを生成

InterLink6

タイミングダイアグラム描画機能タイミングダイアグラム描画機能マウスクリック / ドラッグ＆ドロップ ベースによる直感的な操作で、　タイミングダイアグラム描画をすることが可能です。波形上での delay/Setup/Holdよるタイミング解析、　式による波形入力、 Boolean 式による信号定義も可能

ステートボタンで描画したい波形の種類を決定、時間軸でマウスクリックすることにより波形を描画。

Boolean 式からの波形生成例（ SIG2 は、 SIG0 と SIG1 の AND を　とったもの）delay を与えた例

式からの波形入力例

InterLink7

インポート／エクスポート機能インポート／エクスポート機能

InterLink8

インポート機能インポート機能Import可能なファイル・フォーマット

Timing Project（ syncad) SynaptiCAD wave format VCD Spice CSDF/tr0 Format Synopsys TimeMill TimingDesigner

Tektronix Logic Analyzer Test Vector Spreadsheet Agilrent Logic Analyzer その他

InterLink9

エクスポート機能エクスポート機能Export可能なファイル・フォーマット

Timing Project（ syncad) SynaptiCAD wave format VCD VHDL Verilog Spice source Hspice source Pspice digital HSim Spice Abel stimulus

Tektronix Test Vector Agilent Pattern Generator PI-2005 Pattern Generator STIL Test Vectors その他

InterLink10

バスファンクション・モデルバスファンクション・モデルによるテストベンチ生成（によるテストベンチ生成（ TBPTBP ））

MUT と TB の「ヤリトリ」をバス・トランザクション要素とその駆動シーケンスに

「分解」

BFM = トランザクション＋駆動シーケンス

MUT （ HDL ～ *.vhd/*.v ）＋

トランザクション (*.tim)＋

テストベンチ・スクリプト ＝＞

テストベンチ（ HDL ～ *.vhd/*.v ）

InterLink11

トランザクション各トランザクションは、再利用可能な波形タイミングモデルと

して記述＝＞　 *.btim 　ファイル

addr 、 data のパラメタライズ

バスファンクション・モデルバスファンクション・モデルによるテストベンチ生成（によるテストベンチ生成（ TBPTBP ））

・パラメータ化したステート　変数を使用したタイミング値・ドライブ信号と期待値信号を　カラー表示で区別・サンプル値に対する if～ then～ elseの検証

InterLink12

バスファンクション・モデルバスファンクション・モデルによるテストベンチ生成（によるテストベンチ生成（ TBPTBP ））

駆動シーケンス

定義した「パラメタライズド」トランザクションを駆動するシーケンスプログラムを「擬似コード」で記述＝＞テストベンチ・スクリプト観測、照合の記述も含む

トランザクションのコール• Apply_tbread(…) など

トップレベルにおけるさまざまなプロセスの定義• for loop など

トップレベル・モジュールにおいて、トランザクションのシーケンスを定義

InterLink13

計測器データのインポート／エクスポート計測器データのインポート／エクスポート

実機動作検証 －　シミュレータの入力波形を実機への入力信号に、出力波形は期待値としてサンプリングした信号と比較

シミュレーション結果と実機データをマージして同一信号名を自動比較し

差異をハイライト

マージ

マージ

シミュレーション結果

（ VHDL / Verilog・・）

WaveFormer Proで入力信号を変換

実チップ（またはボード）

WaveFormer へ

パタン・ジェネレータ

ロジック・アナライザ

実機からのデータをWaveFormer Pro

へ読み込み

比較

InterLink14

波形から波形から VerilogVerilog パタパタ -- ンの生成ンの生成

。。。（略）。。。

module stimulus(CLK0, SIG0, SIG1, SIG2);

output CLK0;

output SIG0;

output [3:0] SIG1;

output SIG2;

reg SIG0_driver;

。。。（略）。。。

。。。（略）。。。

begin

#50.0;

SIG2_driver <= 1'b0;

#50.0;

SIG0_driver <= 1'b1;

SIG1_driver <= 4'h8;

。。。（略）。。。

波形

Verilog

InterLink15

InterLink 有限会社 インターリンク

231-0023 横浜市中区山下町 252 グランベル横浜 9FTEL:045-663-5940 FAX:045-663-5945

ilink_sales@ilink.co.jp http://www.ilink.co.jp

＊本資料の無断複製・転載を禁じます。