InterLink

1

各種波形フォーマット変換 / タイミングダイアグラム描画ツール

InterLink

2

WaveFormerProWaveFormerPro の主な機能の主な機能

各種波形フォーマットの変換・ロジアナで吸い上げた実機データをシミュレータに利用・タイミングダイアグラムから、 HDLスティミュラスを生成・シミュレータのデータ（ vcdファイル）をパタンジェネレータで実機環境で利用

タイミングダイアグラムの描画 / タイミング解析・ マウスクリック /ドラッグ＆ドロップ ベースによる波形描画・ 波形上での delay/Setup/Holdよるタイミング解析 ・ 式による、波形入力や値の入力－ランダムな値も入力可

・ 波形描画画面でドキュメント作成支援 グリッドライン ,　 タイムコンプレスマーカ・ Boolean Equationによる信号定義

InterLink

3

WaveFormerWaveFormer のインポート／エクスポート機能のインポート／エクスポート機能

InterLink

4

WaveFormerWaveFormer のインポート機能のインポート機能WaveFormer Proへ Import可能なファイルフォーマット

Timing Project（ syncad) SynaptiCAD wave format VCD Spice CSDF/tr0 Format Synopsys TimeMill TimingDesigner

Tektronix Logic Analyzer Test Vector Spreadsheet その他計測器フォーマット

InterLink

5

WaveFormerWaveFormer のエクスポート機能のエクスポート機能WaveFormer Proから Export可能なファイルフォーマット

Timing Project（ syncad) SynaptiCAD wave format VCD VHDL Verilog Spice source Hspice source Pspice digital HSim Spice Abel stimulus

Tektronix Test Vector STIL Test Vectors その他計測器フォーマット

InterLink

6

計測器データのインポート／エクスポート計測器データのインポート／エクスポート

InterLink

7

計測器データのインポート／エクスポート計測器データのインポート／エクスポート

実機動作検証 －　シミュレータの入力波形を実機への入力信号に、出力波形は期待値としてサンプリングした信号と比較

シミュレーション結果と実機データをマージして同一信号名を自動比較し

差異をハイライト

マージ

マージ

シミュレーション結果

（ VHDL / Verilog・・）

WaveFormer Proで入力信号を変換

実チップ（またはボード）

WaveFormer へ

パタン・ジェネレータ

ロジック・アナライザ

実機からのデータをWaveFormer Pro

へ読み込み

比較

InterLink

8

波形から波形から VerilogVerilog パタパタ -- ンの生成ンの生成

。。。（略）。。。

module stimulus(CLK0, SIG0, SIG1, SIG2);

output CLK0;

output SIG0;

output [3:0] SIG1;

output SIG2;

reg SIG0_driver;

。。。（略）。。。

。。。（略）。。。

begin

#50.0;

SIG2_driver <= 1'b0;

#50.0;

SIG0_driver <= 1'b1;

SIG1_driver <= 4'h8;

。。。（略）。。。

波形

Verilog

InterLink

9

本日ご覧頂くデモについて本日ご覧頂くデモについて

① ロジックアナライザデータの WFP への受け渡し② WFP による HDL スティミュラスの生成③ 生成された HDL スティミュラスによる、シミュレーショ

ン④ WFP によるパターン・ジェネレータ用ファイルの生成

　デモの内容

ロジックアナライザで取り込んだ実機データを、WaveFormerPro を使用し、 HDL スティミュラスに変換。その HDL スティミュラスを使用して、シミュレーションをおこなう。

InterLink

10

①① ロジックアナライザデータの WFP への受け渡し

Test Vector Spread sheet

WaveFormerPro 波形表示

InterLink

11

②②WFP による HDL スティミュラスの生成

。。。（略）。。。 。。。（略）。。。

。。。（略）。。。 。。。（略）。。。

WaveFormerPro 波形表示

HDL スティミュラス

InterLink

12

③③ 生成された HDL スティミュラスによる、シミュレーション

Modelsim でのシミュレート例＊ MUT の機能は、単に信号を反転させるものです。

InterLink

13

④④WFP によるパターン・ジェネレータ用ファイルの生成

WaveFormerPro 波形表示

Test Vector Spread sheet

InterLink

14

タイミングダイアグラム描画機能タイミングダイアグラム描画機能マウスクリック / ドラッグ＆ドロップ ベースによる直感的な操作で、　タイミングダイアグラム描画をすることが可能です。波形上での delay/Setup/Holdよるタイミング解析、　式による波形入力、 Boolean 式による信号定義も可能

ステートボタンで描画したい波形の種類を決定、時間軸でマウスクリックすることにより波形を描画。

Boolean 式からの波形生成例（ SIG2 は、 SIG0 と SIG1 の AND を　とったもの）delay を与えた例

式からの波形入力例

InterLink

15

SynaptiCADSynaptiCAD のツールについのツールについてて

■ SnaptiCAD社は、波形変換 /タイミングダイアグラムエディタを中心に 　下記のようなツールを提供しております。　

GigaWave Viewer –VCD/TDML 波形ビューワ (無償）Timing Diagrammer Pro –タイミングダイアグラムエディタWaveFormer Pro –タイミングダイアグラムエディタ＋波形変換DataSheet Pro –タイミングダイアグラム＋波形変換を含む ドキュメント作成支援ツールVeriLogger Extreme –グラフィカルな入力によるテストベクタ 生成機能付き VerilogシミュレータTestBencher Pro –グラフィカルな入力による テストベンチ生成ツール

InterLink

16

SynaptiCADSynaptiCAD 社製品紹介社製品紹介GigaWave Viewer：

• 波形ビューワです。[] VCDファイルや TDMLファイルを読み込み、波形表示

TimingDiagrammer Pro：• タイミングダイアグラムエディタです。• 主な特徴：

[] 波形上での Setup/Hold検証[] 式による、波形入力（ [Wfm Eqn]ボタン）や値の入力（ [Label Eqn]

ボタン）－ランダムな値も入力可能[] 波形描画面でドキュメント作成支援－グリッドライン、タイムコンプレス

マーカ[] アクティブロー信号のオーバーバー

InterLink

17

WaveFormer Pro：• タイミングダイアグラムエディタです。• TimingDiagrammer Proの機能を有します。• 主な特徴：

[] Boolean Equationによる信号定義 [] タイミングダイアグラムから、 HDLスティミュラスを生成します。

[] 多くのファイル形式に対して入出力を対応しています。 →ロジアナで吸い上げた実機データをシミュレータに利用→シミュレータのデータ（ vcdファイル）をパタンジェネレータで実機環境で利

用 ・・・など

DataSheet Pro：• タイミングダイアグラムを含むドキュメントの作成支援ツールです。• WaveFormer Proの機能を有します。• 主な特徴：

[] OLE機能は標準装備。[] プロジェクト・ウィンドウにより、複数のタイミングダイアグラムを一つの

プロジェクトとして管理できます。

SynaptiCADSynaptiCAD 社製品紹介社製品紹介

InterLink

18

VeriLogger Pro（ BugHunter Pro）：• グラフィカルな入力によるテストベクタ生成機能付きの、 Verilogシミュレー

タです。• 特徴として、タイミングダイアグラムからテストベクタを生成する機能があり、

テストパタンを用意しなくとも、タイミングダイアグラムからの入力により MUTをシミュレーションする事ができます（インターラクティブ・シミュレーション機能）。

TestBencher Pro：• グラフィカルな入力によるテストベンチ生成ツールです。• VeriLogger Proの機能を有します。• 言語に依存しないタイミングダイアグラムから、リアクティブ（自身で応答可能

）なテストベンチやバスファンクショナルモデルを生成します。• サポートしている言語： VHDL、 Verilog、 OpenVera、 e、 SystemC、お

よび C++（ TestBuilder）

SynaptiCADSynaptiCAD 社製品紹介社製品紹介

InterLink

19

InterLink 有限会社 インターリンク

231-0023 横浜市中区山下町 252 グランベル横浜 9FTEL:045-663-5940 FAX:045-663-5945

ilink_sales@ilink.co.jp http://www.ilink.co.jp