unidad i programación vhdl
TRANSCRIPT
UNIDAD IPROGRAMACIÓN VHDLIntroducción
Dra. Adriana del Carmen Téllez Anguiano
VHDL
• VHDL es un lenguaje de especificación definido porel IEEE (ANSI/IEEE 1076-1993).
• Utilizado para describir circuitos digitales y para la automatización de diseño electrónico .
• Combinación de dos acrónimos:
• VHSIC (Very High Speed Integrated Circuit)
• HDL (Hardware Description Language)
Dra. Adriana del Carmen Téllez Anguiano
APLICACIÓNMODELAR SISTEMAS DIGITALES
• Software
• Algoritmos
• Simular
• Comprobar funcionamiento
• Hardware
• Modelar
• Sintetizar
• Crear un circuito funcional
Dra. Adriana del Carmen Téllez Anguiano
VHDL – SISTEMAS DIGITALES• Combinacional
• Entradas
• Salidas
• Secuencial
• Entradas
• Salidas
• Edo. Presente
• Edo. Siguiente
• Edo de transición
( )y f x=
( )
( )
,
,
y f x z
Z f x z
=
=
Dra. Adriana del Carmen Téllez Anguiano
Entrada
x
Salida
yLógica
Combinacional
Entrada
x
Salida
y
Lógica
Combinacional
Memoriaz Z
VHDL - HISTORIA
1980 1981 1983
Proyecto para crear un HDL estándar
dentro deVHSIC
Se concede contrato
para desarrollar VHDL
Reunión entre el
Gobierno, Industria y
Universidades
INTERMETRICS
Woods Hole Workshop
Dra. Adriana del Carmen Téllez Anguiano
VHDL - HISTORIA
1985 1987 1993 2000
Versión 7.2 de
dominio público
VHDL revisado ampliado,
estándar 1076 ‘93
(VHDL-93)
IEEE lo ratifica
como estándar
1076 (VHDL-87)
Última
modificación de
VHDL
Dra. Adriana del Carmen Téllez Anguiano
INTRODUCCIÓN
• El código VHDL es independiente de laimplementación de hardware final,sirviendo desde SPLD hasta FPGA y diseñosde ASICs.
• Para evitar incompatibilidades entrefabricantes, también se estandarizó unalibrería, la IEEE 1164.
Dra. Adriana del Carmen Téllez Anguiano
INTRODUCCIÓN
• Pueden hacerse diseños no sintetizables,útiles para el modelado y para lasimulación (Testbench).
• Para la implementación de un circuito real,el diseño debe ser sintetizable (RTL: Lógicade Transferencia de Registros).
• Permite el diseño modular (por bloques osubcircuitos).
Dra. Adriana del Carmen Téllez Anguiano
NIVELES DE ABSTRACCIÓN
• Diseño por Flujo de datos, Estructural o RTL:• Se especifican claramente las ecuaciones de
transferencia entre los objetos.
• Diseño Algorítmico o Funcional:• Se especifica la función, en un nivel de
abstracción mayor (Se dice “que se quiere hacer” sin indicar “como hacerlo”).
• Mixto:• Utilizar ambas formas de especificaciones en
distintas secciones.
Dra. Adriana del Carmen Téllez Anguiano
INTRODUCCIÓN
• VHDL a Hardware• El código en VHDL se puede escribir como
archivo texto, guardado con extensión .vhd o.vhdl (Hay editores especiales).
• Este archivo se debe “Sintetizar”, para verificarla sintaxis y pasar a RTL.
• El siguiente paso es “Implementar el Diseño”, loque implica los siguientes pasos:
• Traduce: Al tipo de recursos del PLD
• Mapea (Map): Distribuye las posibles parte.
• Coloca y Enruta (PAR): Ubica cada parte yconecta.
Dra. Adriana del Carmen Téllez Anguiano
INTRODUCCIÓN
• Programas para síntesis de VHDL• ISE de Xilinx para CPLDs y FPGAs,
• Quartus y Max-Plus de Altera para CPLDs y FPGAs,
• Actel Designer Series Software de Actel.
• WARP (Galaxy) para SPLDs.
Dra. Adriana del Carmen Téllez Anguiano
INTRODUCCIÓN
• Programas para simular código VHDL. • ModelSim de Mentor Graphics,
• Cadence,
• Synopsys,
• ISE,
• Quartus,
• WARP (Nova) para SPLDs.
Dra. Adriana del Carmen Téllez Anguiano