otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e...

26
Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência Ygor Aguiar, Braian Maciel, Alexandra Zimpeck Universidade Federal do Rio Grande – FURG Centro de Ciências Computacionais – C3 Grupo de Sistemas Digitais e Embarcados 10ª Mostra da Produção Universitária – MPU Orientadores: Cristina Meinhardt, Paulo Butzen

Upload: ygor-aguiar

Post on 24-Jun-2015

874 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Ygor Aguiar, Braian Maciel, Alexandra Zimpeck

Universidade Federal do Rio Grande – FURGCentro de Ciências Computacionais – C3Grupo de Sistemas Digitais e Embarcados

10ª Mostra da Produção Universitária – MPU

Orientadores: Cristina Meinhardt, Paulo Butzen

Page 2: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Sumário:

● Introdução● Objetivo ● Metodologia● Resultados● Conclusões

Page 3: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Introdução:

● Celulares, computadores, câmeras digitais, chips e todo tipo de dispositivo eletrônico são fruto do desenvolvimento da microeletrônica. Isso foi possível devido ao contínuo processo de miniaturização dos componentes eletrônicos.

Page 4: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Introdução:● O transistor

○ Componente eletrônico, que substituiu a válvula triodo.

○ Considerado uma das maiores descobertas na história moderna.

○ Ampla aplicação:■ Amplificação;■ Oscilação;■ Modulação/Demodulação;■ Comutação(Chaveamento);■ Outros...

Page 5: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Introdução:● O transistor

○ Componente eletrônico, que substituiu a válvula triodo.

○ Considerado uma das maiores descobertas na história moderna.

○ Ampla aplicação:■ Amplificação;■ Oscilação;■ Modulação/Demodulação;■ Comutação(Chaveamento);■ Outros...

Page 6: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Introdução:

Para cada transistor de um circuito é definida uma largura W e um comprimento L.

● Dimensionamento de transistores:

Page 7: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Introdução:

Quanto maior a largura do transistor(W):

● Menor Resistência, portanto menor o atraso.

● Maior a Capacitância , ou seja, maior potência consumida.

● Dimensionamento de transistores:

Page 8: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Unidade Lógica e Aritmética (ULA):

● Importante unidade que compõe um processador;

● Circuitos Aritméticos:○ Principal Circuito Somador;

Introdução:

Page 9: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Objetivo

● O objetivo deste projeto é encontrar um dimensionamento para os transistores de um circuito somador que proporcione um melhor desempenho, ou seja, diminuição dos atrasos, e também um outro dimensionamento que reduza o consumo de potência.

Page 10: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Metodologia

● Em vista de sua grande importância

e utilização o circuito benchmark escolhido foi um somador.● Serão avaliados 4

circuitos base

Híbrido 26t

Page 11: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Wp2

Wp

Wp

Wp2Wp Wp2

Wp2

Wp

Wp

Wp

Wp

WnWn

WnWn2

Wn2Wn

Wn2

Wn2 Wn

Wn

Wn

Circuito 1● Dois tamanhos de Wp● Dois tamanhos de Wn

Page 12: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Wp2

Wp

Wp

Wp2

Wp Wp2

Wp2

Wp

Wp

Wp

Wp

WnWn

WnWn

WnWn

Wn

Wn Wn

Wn

Wn

Circuito 2● Dois tamanhos de Wp● Todos os Wn são iguais.

Page 13: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Wp

Wp

Wp

WpWp Wp

Wp

Wp

Wp

Wp

Wp

WnWn

WnWn2

Wn2Wn

Wn2

Wn2 Wn

WnWn

Circuito 3● Todos os Wp são iguais.● Dois tamanhos de Wn.

Page 14: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Wp

Wp

Wp

Wp

Wp Wp

Wp

Wp

Wp

Wp

Wp

WnWn

WnWn

WnWn

Wn

Wn Wn

WnWn

Circuito 4● Todos Wp são iguais● Todos os Wn são iguais.

Page 15: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Metodologia

● Variações de Wp de 100 a 400, em passo de 50n.

● Os circuitos foram descritos e simulados no simulador elétrico NGSPICE;

● A tecnologia utilizada foi a preditiva 32nm Low Power;

Page 16: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Medição de Atraso

● O tempo que leva para uma transição no sinal de entrada provocar uma transição no sinal de saída.

Page 17: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Medição de Potência

● Para a medição da potência média dissipada do circuito: (P=IV)

Page 18: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Power-Delay Product (PDP)

● Produto Potência-Atraso○ Energia por operação de chaveamento.

PDP = P * Tp

P=potênciaTp=tempo de propagação

Page 19: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Resultado dos Dimensionamentos

Atrasos da Saída SUM:

Page 20: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Resultado dos DimensionamentosAtrasos da Saída Cout:

Page 21: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Resultado dos Dimensionamentos

Consumo de Potência da Saída SUM:

Page 22: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Resultado dos Dimensionamentos

Consumo de Potência da Saída Cout:

Page 23: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Resultado dos DimensionamentosPDP SUM:

Page 24: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Resultado dos DimensionamentosPDP Cout:

Page 25: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Conclusões

● Dimensionamento para Desempenho: ○ Circuito 1 com Wp=100n Wn = 100n para

a saida SUM.○ Circuito 3 com Wp=100n Wn=100n para

a saida Cout.● Dimensionamento para Potência:

○ Circuito 2 com Wp=100n Wn = 100n.● Dimensionamento para PDP:

○ Circuito 4 com Wp=100n Wn = 100n.

Page 26: Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Otimização do dimensionamento dos transistores de um circuito somador para redução de atrasos e consumo de potência

Ygor Aguiar, Braian Maciel, Alexandra Zimpeck

Universidade Federal do Rio Grande – FURGCentro de Ciências Computacionais – C3Grupo de Sistemas Digitais e Embarcados

10ª Mostra da Produção Universitária – MPU

Orientadores: Cristina Meinhardt, Paulo Butzen

Obrigado pela Atenção!