ort1_06_pr9

OSNOVI RAOSNOVI RAČUNARSKE ČUNARSKE TEHNIKE 1TEHNIKE 1

ARHITEKTURA RAČUNARA

8

Povezivanje komponenataPovezivanje komponenata raračunarskog sistemačunarskog sistema

Pojam arhitekture računara označava glavne sastavne delove računara i njihovu povezanost u jednu funkcionalnu celinu.

Glavne komponente tipične arhitekture računara su:

memorijamemorija procesorprocesor periferijeperiferije (komunikacioni sistem) (komunikacioni sistem)


Neki računarski sistemi dozvoljavaju povezivanje svake komponente računarskog sistema sa svakom - od tačke do tačkePrednost je velika brzina prenosa i pouzdanost.Komplikovano je dodavanje novih komponenata u

sistem, jer je potreban veliki broj veza

AB

E

CD

Povezivanje komponenataPovezivanje komponenata ra računarskog čunarskog sistemasistema

Kada se koristi magistrala, broj veza ne zavisi od broja komponenataadresna magistrala (jednosmerna)magistrala podataka (dvosmerna) upravljačka magistrala (dvosmerna)

Većina računarskih sistema ima multiple-bus (unutrašnja i spoljašnja magistrala)

AB E

C D

Organizacija upravljačkih jedinicaOrganizacija upravljačkih jedinica (CU) (CU)

U hardverskoj organizaciji CU upravljački signali se generišu pomoću posebnih digitalnih mrežaOvakve upravljačke jedinice su brzeČesto su vrlo složeneNisu fleksibilneNisu dostupne korisniku da ih

modifikuje prema svojim potrebama

Ovakvu organizaciju imaju RISC procesori (Reduced Instruction Set Computers)

ControlUnit

Clock

ROM

ALURAM

Organizacija upravljačkih jedinicaOrganizacija upravljačkih jedinica (CU) (CU) U mikroprogramskoj (firmverskoj)

organizaciji CU upravljački signali su memorisani u mikroprogramskoj memoriji (ROM-tipa)CU su sporiji od hardverskih

generisanje upravljačkih signala se obavlja pomoću mikroprograma koji se sastoji od mikroinstrukcija

Za svaku mašinsku instrukciju postoji niz mikroinstrukcija pomoću kojih se generišu upravljački signali.

U nekim sistemima korisnik može da kreira mikroprogram prema svojim potrebama

Ovakvu organizaciju imaju CISC procesori (Complete Instruction Set Computers)

ControlUnit

Clock

ROM

ALURAM

Generalisana arhitektura Generalisana arhitektura računararačunara

ARITMETIČKOARITMETIČKOLOGIČKALOGIČKAJEDINICAJEDINICA

UPRAVLJAČKAUPRAVLJAČKAJEDINICAJEDINICA

MEMORIJAMEMORIJA

ULAZNI ULAZNI UREĐAJIUREĐAJI

IZLAZNIIZLAZNIUREĐAJIUREĐAJI

AW AR

MW MR MA W

R

ControlUnit

Clock

ROM

ALURAM

UUpispis podatka podatka iz ulaznog ure iz ulaznog uređaja đaja u u ALU (1)ALU (1)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

UUpispis podatka podatka iz ulaznog ure iz ulaznog uređaja đaja u u ALU (2)ALU (2)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

UUpispis podatka podatka iz ulaznog ure iz ulaznog uređaja đaja u u ALU (ALU (33))



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

UUpispis podatka podatka iz ulaznog ure iz ulaznog uređaja đaja u u memorijumemoriju (1) (1)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

UUpispis podatka podatka iz ulaznog ure iz ulaznog uređaja đaja u u memorijumemoriju ( (22))



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

UUpispis podatka podatka iz ulaznog ure iz ulaznog uređaja đaja u u memorijumemoriju ( (33))



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

Upis podatka iz ALU u izlazni uređaj (1)Upis podatka iz ALU u izlazni uređaj (1)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

Upis podatka iz memorije u izlazni Upis podatka iz memorije u izlazni uređaj (1)uređaj (1)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R




MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

PrenosPrenos instrukcije instrukcije iz memorije u iz memorije u CU (1)CU (1)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R

PrenosPrenos instrukcije instrukcije iz memorije u iz memorije u CU (2)CU (2)



MEMORIJAMEMORIJA



AW AR

MW MR MA W

R


Kod multiple-bus računara (veliki sistemi):Preko unutrašnje magistrale povezani su razni delovi

CPU sa glavnom memorijomPreko spoljašnje magistrale povezan je CPU sa

ostalim delovima računarskog sistemaUnutrašnja i spoljašnja magistrala su povezane

pomoću ulazno-izlaznih sklopova (interface) Kod single-bus računara (mini i mikro računari)

svi delovi računarskog sistema su povezani na jednu magistraluKarakteristika je mala cena i jednostavno dodavanje

novih periferijaSmanjena je brzina rada

Organizacija procesora sa jednom Organizacija procesora sa jednom internom magistralominternom magistralom

Jednom magistralom se multipleksirano u vremenu prenose svi podaci

U jednom trenutku vremena može da se obavi samo jedan prenos

REGISTRISPECIJALNE

NAMENE

8-BITNIREGISTRI

OPŠTENAMENE

R0 - RN

CPU:•KONTROLNA JEDINICA•ALU

RAZLIČITIDRUGI

SKLOPOVI

MAGISTRALA PODATAKA

PROCESOR

Organizacija procesora sa dve Organizacija procesora sa dve interne magistraleinterne magistrale

Jednom magistralom se dovode podaci u ALU Rezultati obrade iz ALU dolaze na drugu

magistralu odakle mogu da se upute bilo gde Podaci se istovremeno prenose preko obe

magistrale, pa se ubrzava rad

REGISTRISPECIJALNE

NAMENE

8-BITNIREGISTRI

OPŠTENAMENE

R0 - RN


RAZLIČITIDRUGI

SKLOPOVI

MAGISTRALA ZA PRENOS PODATKA DO ODREDIŠTA

MAGISTRALA ZA PRENOS PODATKA OD IZVORAPROCESOR

Organizacija procesora sa tri Organizacija procesora sa tri interne magistraleinterne magistrale

Postoje dve magistrale za ulazne podatke, preko kojih podaci mogu da se prenose istovremeno

Povećana je brzina rada računara

REGISTRISPECIJALNE

NAMENE

8-BITNIREGISTRI

OPŠTENAMENE

R0 - RN


RAZLIČITIDRUGI

SKLOPOVI

MAGISTRALA B

MAGISTRALA ZA PRENOS PODATKA DO ODREDIŠTA

MAGISTRALA A

PROCESOR

Ubrzanje rada računarskih sistemaUbrzanje rada računarskih sistema

Kod Intelovih procesora 8086 primenjuje se preklapanje fazapreklapanje faza pribavljanja i izvršenja instrukcijeNestaje vreme za pribavljanje instrukcijeRealizacija je moguća jer ne zahtevaju sve instrukcije

pristup memoriji u vreme izvršenja Koristi se samo interna magistrala podataka, a slobodna je

adresna za dobavljanje sledeće instrukcijeIntelovi 8086/8088 procesori imaju dve nezavisne

jedinice: EU (execution unit) za izvođenje instrukcija i upravljanje BIU (bus interface unit) sadrži nekoliko sledećih instrukcija

programa u svojim registrima (red, queue)

Ubrzanje rada računarskih sistemaUbrzanje rada računarskih sistema Kod Motorolinih procesora- primenjena je

arhitektura tekuće trakearhitektura tekuće trake (pipelining)Proces obrade se deli na četiri autonomna podprocesaČetvorostruko se povećava brzina rada

SEQUENCER

KONTROLNAJEDINICA

IZVRŠNAJEDINICA

PRIBAVLJANJE I DEKODOVANJE INSTRUKCIJE

DD CC BB

INSTRUKCIJEIZ OPERATIVNEILI SKRIVENEMEMORIJE

INSTRUKCIJEIZ OPERATIVNEILI SKRIVENEMEMORIJE

KONSTANTA ILI PROŠIRENJEKODA OPERACIJE

Ubrzanje rada računarskih sistemaUbrzanje rada računarskih sistema Kod IBM, Honeywell, Univac i nekih drugih

proizvođača primenjena je bit-slicedbit-sliced arhitekturaPostoji više ALU jedinica, a svaka obrađuje po jedan

deo podatka (povećava se dužina reči)

UPRAVLJANJEUPRAVLJANJE

ALUALU

ALUALU

ALUALU

MEMORIJAMEMORIJA

CPUCPU

Ubrzanje rada računarskih sistemaUbrzanje rada računarskih sistema Multiprocesorski sistemi

Računar sadrži više od jednog CPUMože da se istovremeno izvršava više instrukcija istog

programaMultiprogramski rad (paralelno izvršavanje više

programa

Računarske mrežeSistemi sa distribuiranom obradomObjedinjeno više desetina ili stotina nezavisnih

računara povezanih komunikacionom mrežomPogodni za multiprogramski rad i paralelnu obradu

ort1_06_pr9

Documents