トップページ | tia -...
TRANSCRIPT
木本 恒暢、奥村 元、松波 弘之
最先端研究開発支援プログラム
2014. 9. 3
「炭化珪素(SiC)革新パワー
エレクトロニクスの研究開発」
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
2
3
パワーエレクトロニクスの応用分野
電力の流れ
電力の高効率利用とCO2排出量の削減
DC→AC、AC→DC、DC→DC(電圧変換)、AC→AC(周波数変換)等の電力変換
インバータ家電
~10 V
パワーエレクトロニクスを支えるキーデバイス
市場:1.0兆円(2001) → 1.8兆円(2010) → 5兆円(2030) → 10兆円(2050)
101 102 103 104100
101
102
103
104
Rated Voltage (V)
Rat
ed C
urre
nt (A
)
ServerPC
DC-DC converter
HDDTelecom.
AutomobileElectronics
(ABS, Injector)
MotorControl
HEV/EV
SW Power Supply
AC Adaptor
HomeAppliance
FactoryAutomation
Traction
PowerTransmission
Lamp Ballast
低耐圧デバイス
中耐圧デバイス
高耐圧デバイス
SiCデバイスのターゲット
電力変換時に
約10%が廃熱
(電力損失)
4
パワー半導体デバイス
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
5
0 1
1 0 2
1 0 3
1 0 4
1 0 5
1 0 6
1 0 7
1 0 3
1 0 4
1 0 5
1 0 6
1 0 7
1 0 8
1 0 9
Operating Frequency (Hz)
Con
vers
ion
Cap
acity
(VA
)
IGBT
MOSFETPOWER-IC
BJT
GTOTHY.
1
DC Transmission
Bullet Train
UPS
ElectricVehicle
SwitchingPower Module
Inverter
Large Factory
TelephoneLine
SiSi
SiCSiC
電力変換損失の大幅な低減(高効率化)
冷却装置簡素化、超小型変換システム
特性オン抵抗 vs. 耐圧
高耐圧 低オン抵抗 高速SW 高温動作
10 100 1000 100000.1
1
10
100
Si
SiC
Blocking Voltage (V)
On-
Res
ista
nce
(m
cm2 )
10 100 1000 100000.1
1
10
100
Si
SiC
Blocking Voltage (V)
On-
Res
ista
nce
(m
cm2 )
6
SiCパワー半導体の特徴
Voltage rating (V)100 V 300 V 600 V 1.2 kV 4.5 kV 10 kV 20 kV
SBDPiN
MOSFET
IGBT, GTO
SBD
MOSFET, JFETIGBT, GTO
PiN
Si
SiC
SiCユニポーラデバイス: 600 V ~ 8 kV 応用
SiCバイポーラデバイス: > 6 kV 応用
Near-FutureTarget
Target of this project
様々なSiCパワーデバイスの位置づけ
7
Forward Voltage (V)
Current Density (A/cm2)
0 1 2 3 4
100
200
300
400
5001 kV SBD
10 kV SBD
10 kVPiN
8
バイポーラ型SiCパワーデバイスの特徴
10 100 1000 100000.1
1
10
100
Si
SiC
Blocking Voltage (V)
On-
Res
ista
nce
(m
cm2 )
10 100 1000 100000.1
1
10
100
Si
SiC
Blocking Voltage (V)
On-
Res
ista
nce
(m
cm2 )
特性オン抵抗 vs. 耐圧
デバイスを高耐圧化すると、オン抵抗が急増
少数キャリア注入による伝導度変調効果を活用するバイポーラデバイスが有望
電力系統制御 高圧直流送電 高速車両 高圧電源
ターゲット:超高耐圧SiCバイポーラデバイス
SiC半導体による革新
電力変換(DC→ACなど)時に約10%を熱として損失(国内で 約800億kWh/年)
現行のSi半導体素子の限界(Siサイリスタ、Si PiNダイオード)
社会のニーズ:
(1) 電力損失の低減と変換設備の小型化
(2) 将来のスマートグリッド等の高機能・安定な電力インフラ実現
A
K
G1
G2
G3
G4
C
E
G
C
E
G
13 kV SiC IGBT複数のSiサイリスタ 9
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
10
FIRST-SiCプロジェクトの目標
11
(1) 13 kV – 20 A 級 SiC PiNダイオード
(2) 13 kV – 20 A 級 SiC IGBT
(3) 5 kV – 20 A, 250oCのスイッチング動作
(4) 上記を可能とする厚膜・多層エピ成長
(5) 上記を支える学術的基盤研究
研究目標
n+-substrate
p-blocking layern-well
SiO2Emitter
Collector
Gate
p+p+
n-buffer layerp-buffer layer
n+-substrate
p-blocking layern-well
SiO2Emitter
Collector
Gate
p+p+
n-buffer layerp-buffer layer
n+-substrate
n-blocking layer JTE
Anode
cathode
p+
n+-substrate
n-blocking layer JTE
Anode
cathode
p+
PiNダイオード pチャネルIGBT (単位セル)
超高耐圧化のための
n-型, p-型厚膜エピ成長
pチャネルMOSの移動度向上
信頼性・性能向上の
ための拡張欠陥低減
理論耐圧達成に向けた接合終端構造
高温・高電圧に
耐える表面保護
低オン抵抗化のための
キャリア寿命増大
高性能化のための
多層エピ成長
高性能化のための
デバイス構造設計
超高耐圧SiCデバイス実現への研究課題
・ 超高耐圧・高速スイッチング回路技術の確立
・ 高温・高耐圧絶縁封止技術の確立実装・回路の課題
材料の課題 デバイスの課題+ (SiC半導体として最大の難易度)
12
欠陥低減、物性制御の成果適用
サブテーマ(2)超厚膜・多層SiCエピウェハ技術
サブテーマリーダー: 土田(電中研)電力中研、産総研、関西電力
・超厚膜、超高純度SiCエピ成長
・ドーピング制御と多層膜形成
・キャリア寿命向上、欠陥低減
サブテーマ(3)プロセス・超高耐圧SiCデバイス技術
サブテーマリーダー: 福田(産総研)産総研、富士電機、関西電力、東芝、新日本無線
・13kV級SiC PiNダイオードの作製
・13kV級SiC IGBTの作製
・デバイスの超高耐圧、高温動作実証
サブテーマ(1) SiCの欠陥・物性制御とデバイス基礎
サブテーマリーダー: 木本(京都大)冬木(奈良先端大)、三浦(広島大)、赤木(東工大)、舟木(大阪大)、三菱電機、ローム
・SiC厚膜エピ成長層の欠陥評価と低減指針提示 ・SiC IGBTのデバイス、回路シミュレーション
・MOS界面の基礎研究と特性向上の指針提示 ・超高耐圧電力回路の設計指針提示
中心研究者:木本共同提案者:松波、奥村
素子作製用ウェハ供給
素子特性の
フィードバック
物性評価用ウェハ供給
MOS特性向上、回路設計
技術、シミュレータの提供
モデリング用素子供給
研究開発体制
外部有識者委員
荒井和雄
菅原良孝
支援機関:産総研研究支援統括 岡田
13
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
14
超高耐圧素子作製に必要なSiCエピ成長技術
1014 1015
定格電圧
1.2 kV 10 11016
厚さ(m)
ドーピング(cm-3)
3.3 kV 25 31015
4.5 kV 35 21015
10 kV 80 51014
20 kV 160 21014
600 V 6 21016
> 10 kV バイポーラデバイス実現に向けて
厚膜 (> 100 m) の高速成長高純度 (ノンドープで < 1014 cm-3)多層エピ構造 (特にIGBT作製)長いキャリア寿命と低い欠陥密度 (特に基底面転位) 15
13 kV級デバイス: 120 m 厚さ, ドーピング ~ 1014 cm-3
500m
RMS=0.20 nm
M. Ito et al., Appl. Phys. Exp. 1 (2008), 015001. H. Tsuchida et al. Phys. Stat. Sol. (b) 246 (2009), p.1553.
高純度: ND – NA < 1x1013 cm-3
極めて平坦な表面
(CRIEPI)
SiC厚膜の超高速エピ成長
16
17
1E14 1E16 1E18 1E20 1E2210-2
10-1
100
101
102
103
Al concentration (cm-3)
Resis
tivity
(cm
)
抵抗率のAl原子密度依存性
Al密度: 1.5x1020 cm-3
抵抗率: 41 mcm(従来のp型基板に比べて1/10以下)
AIST dataCree bulk data
This work
エピ成長による超低抵抗p型SiCの形成
17
最新の成果: < 20 mcm
キャリアのライフタイムキラー欠陥の消滅
L. Storasta and H. Tsuchida, Appl. Phys. Lett. 90 (2007), 062116.
T. Hiyoshi and T. Kimoto, Appl. Phys. Express 2 (2009), 041101.
ライフタイムキラー欠陥: Z1/2センター (炭素空孔欠陥)
Z1/2センター消滅手法: (1) Cイオン注入+アニール
(2) 熱酸化
100 200 300 400 500 600 7000
2
4
6
8
10
Temperature (K)
DLT
S S
igna
l (fF
) Z1/2
EH6/7
as-grown
after oxidation(1300oC, 5h)
100 200 300 400 500 600 7000
2
4
6
8
10
Temperature (K)
DLT
S S
igna
l (fF
) Z1/2
EH6/7
as-grown
after oxidation(1300oC, 5h)
→ 欠陥密度 < 1x1011 cm-3
, 0.5h
18
キャリアライフタイムの大幅な向上と制御
0 10 20 30 40 50 60 70
105
106
-P
CD
sig
nal (
a.u.
)
Time (s)
as-grown after oxidation (1400oC, 48 h) after surface passivation
ライフタイムキラー欠陥の消滅
220 mの厚膜エピ成長(厚さ220 mを欠陥フリー化)
酸窒化膜による表面パッシベーション(表面再結合の抑制)
ライフタイムキラー欠陥の起源解明(炭素空孔)
低エネルギー電子線照射による炭素
空孔の選択的形成と密度制御
世界に先駆けてn型、p型SiCのライフタイム制御を実現
as-grown1.1 s
26.1 s酸化による点欠陥低減
33.2 s表面パッシベーション
ライフタイムの増大 ライフタイム制御
S. Ichikawa et al., APEX 5 (2012), 101301. 19
電中研と連携
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
20
3
4
5
6
7Fo
rwar
d V
olta
ge a
t 100
A/c
m2 [V
]
StandardProcess
CarbonImplantation
ThermalOxidation
従来プロセス 炭素イオン注入/熱処理プロセス(電中研 APL 2007)
熱酸化プロセス(京大 APEX 2009)
順方
向電
圧(1
00A
/cm
2 ) [V
]
3
4
5
6
7Fo
rwar
d V
olta
ge a
t 100
A/c
m2 [V
]
StandardProcess
CarbonImplantation
ThermalOxidation
従来プロセス 炭素イオン注入/熱処理プロセス(電中研 APL 2007)
熱酸化プロセス(京大 APEX 2009)
順方
向電
圧(1
00A
/cm
2 ) [V
]
高耐圧(~10 kV)PiNダイオードのオン電圧改善
3μm
7×1013cm-3,120μm
素子活性領域2.3×2.3mm2
ライフタイム増大プロセスオン電圧改善
オン電圧のばらつき低減
高性能SiCバイポーラデバ
イスを作製するための根幹となる技術を確立
K. Nakayama et al., IEEE Trans. Electron Devices 59 (2012), 895. 21
逆方向特性
PiNダイオード (8 x 8 mm2)
大容量・超高耐圧PiNダイオードの作製
順方向特性
VF @ 40 A = 5.2 V (RT), 4.1 V (250oC)VB = 13.7 kV
22
i-layer: w = 268 mNd = 1-2x1014 cm-3
- 1x10-3
2 4 6 8
VB > 26.9 kVVF = 4.72 V (@ 100 A/cm2)RON = 9.72 mcm2
Dose2: 4.50x1012 cm-2Dose1: 1.80x1013 cm-2JTE length: 1050 μm
-30 -25 -20 -15 -10 -5 0
0
20
40
60
80
100
120
140
ForwardVoltage (V)
Cur
rent
Den
sity
(A/c
m2 )
Reverse Voltage (kV)
超高耐圧PiNダイオード (小素子でのデモ)
23
n型エピ成長層
p+型アノード
n+型カソード
改良型空間変調JTE
耐電圧 26.9 kV
(265 μm, 1~2x1014 cm-3)
Ron,diff = 9.7 mcm2Von = 4.72 V @ 100 A/cm2
多層・厚膜・高純度エピ成長
・Control of doping concentration・Low defect density・Long carrier lifetime
接触抵抗の低減・ Simultaneous formation of ohmiccontacts for both p- and n-type・ Low p-type ohmic contactresistance
低抵抗p+型コレクタ(キャリア注入層)
・Thinning the substrate
チャネル移動度(n, p-ch)の向上High channel motilities and stabilityof Vth are required for both p- and n-
ch
passivation filmp+ p+ p+n+n+n+
p-well n-well
n- drift region p- drift region
field stop layer (n+ buffer)
p+ substrate(injector)
n+ substrate(injector)
gate oxidegate metal
collector contact
p-IGBTn-IGBT
emittercontact
JFETregion
n-layerJTE
field stop layer (p+ buffer)
emittercontact
channel stopperp-layer
JFET抵抗の低減Trade-off between JFET resistanceand max. Eox depending on JFET
length and doping density of Current Enhancement Layer
超高耐圧SiC IGBT作製への技術課題
24
5.3mm角 n-IGBT 3”ウエハ
フリップタイプ nチャネル IE-IGBT
5mm角チップで 30A 動作
Vg = 30V時(Vce = 7~10V間平均)
RonA,diff = 15 mΩcm2
-5.0e-06
0.0e+00
5.0e-06
1.0e-05
1.5e-05
2.0e-05
2.5e-05
10000 12000 14000 16000 18000
I LEA
K(A
)
VCE (V)
LJFET=1.6m
耐圧 16 kV
25
大容量・超高耐圧 IGBTの作製
Y. Yonezawa et al, IEDM 2013, #6.6.
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
26
超高耐圧SiCバイポーラデバイス実現に向けて
1. 高速・厚膜エピタキシャル成長と欠陥低減
> 100 m, ドーピング制御 ~ 1014 cm-3 (n & p) 基底面転位の低減 (BPD密度 < 0.1 cm-2) 長いキャリア寿命の達成 (> 30 s)
2. 超高耐圧バイポーラデバイス
13 kV – 40 A級 PiNダイオードの実現
16 kV – 30 A級 IE-IGBTの実現
250oCで 5 kV, > 20 A のスイッチング動作実証
ま と め
27
謝 辞
28
本研究は、総合科学技術会議により制度設計された最先端研究開発支援プログラム(FIRSTプログラム)により、日本学術振興会を通して助成されたものです。
また、本研究の一部は、産業技術総合研究所のTIAナノ・パワーエレクトロニクス研究設備を活用して得られたものです。