el biestable flop)

EL BIESTABLE (FLIP-FLOP)

INTRODUCCIÓN

Los flip-flop son circuitos binarios, capaces de permanecer en uno de dos estados estables, de forma que hace falta una señal externa de excitación para hacerlos cambiar de estado. Esta función de excitación define al tipo de biestable (D, T, RS o JK).

Un pulso de entrada selecciona uno de los estados del flip-flop, el cual puede permanecer por tiempo indefinido. El siguiente pulso de entrada lleva al flip-flop al estado opuesto, que también es estable. Los dos estados opuestos se consideran estables porque es necesario aplicar un pulso de entrada para cambiar el nivel de la salida. Por consiguiente, un flip-flop es un dispositivo biestable, similar en su operación a un circuito multivibrador biestable o al de un relevador de enganche. La abreviatura para el flip-flop es FF.

Los biestables nos son necesarios para la síntesis de los circuitos secuenciales, que son aquellos cuya salida depende de la entrada actual y de las entradas en momentos anteriores. Los biestables serán los encargados de almacenar el estado interno del sistema, dado que presentan características de memoria.

Los flip-flop biestables, son dispositivos síncronos, donde la palabra síncrono significa que la salida cambia cuando la entrada de reloj se activa (bien por nivel o por flanco). Es decir las conmutaciones en los valores de la salida suceden de forma síncrona con el reloj.

Existen principalmente tres tipos de biestable:1. El multivibrador (también llamado monoestable) sólo tiene un estado estable. Produce un único pulso como respuesta frente a la activación de la entrada.2. El multivibrador posee dos estados estables. Es capaz de retener los dos estados SET y RESET de forma indefinida. Se utiliza comúnmente en el diseño de bloques electrónicos mayores como contadores, registros o memorias.3. El multivibrador no tiene ningún estado estable. Se utilizan fundamentalmente como osciladores para generar una onda de pulsos periódicos para realizar tareas de respuesta temporal.

En la electrónica combinacional no existía el tiempo, sin embargo en la electrónica secuencial es esencial, la posición relativa en la que ocurren los sucesos (eventos).

DSD-0 Página 1


EL BIESTABLE (FLIP FLOP)

Un biestable, también llamado báscula (flip-flop en inglés), es un multivibrador capaz de permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS. Síncronos: además de las entradas de control posee una entrada de sincronismo o

de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

BIESTABLE RS

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, R y S, a las que debe el nombre, permiten al ser activadas:

R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida. S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si la báscula está construida con puertas NO-O (NOR), o a alto, si con puertas NO-Y (NAND). El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de verdad, la activación de ambas entradas se contempla como caso no deseado (N. D.).

DSD-0 Página 2


BIESTABLE RS ASÍNCRONO

Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NO-Y (NAND) o NO-O (NOR), según se muestra en la siguiente figura:

Su tabla de verdad es la siguiente (Q representa el estado actual de la salida y q el estado anterior a la última activación):

DSD-0 Página 3


BIESTABLE SR (SET RESET) SÍNCRONO

Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto con su esquema normalizado:

Su tabla de verdad es la siguiente:

BIESTABLE D (DELAY)

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En función del modo de activación de dicha entrada de sincronismo, existen dos tipos de biestables D:

Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).

Activo por flanco (de subida o de bajada).

La ecuación característica del biestable D que describe su comportamiento es:

DSD-0 Página 4


Y su tabla de verdad:

Esta báscula puede verse como una primitiva línea de retardo o una retención de orden cero (zero order hold en inglés), ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj después. Esta característica es aprovechada para sintetizar funciones de procesamiento digital de señales (DSP en inglés) mediante la transformada en z.

BIESTABLE T

Dispositivo de almacenamiento temporal de dos estados (alto y bajo). El biestable T cambia de estado ("toggle" en inglés) cada vez que la entrada de sincronismo o de reloj se dispara. Si la entrada T está a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unión que se corresponde a la entrada T.

La ecuación característica del biestable T que describe su comportamiento es:

Y su tabla de verdad es:

DSD-0 Página 5


Una forma más compacta de la tabla de verdad es (Q representa el estado siguiente de la salida en el próximo flanco de reloj y q el estado actual):

El biestable se denomina así por Jack Kilby, el inventor de los circuitos integrados en 1958, por lo cual se le concedió el Premio Nobel en física de 2000.

BIESTABLE JK ACTIVO POR FLANCO

Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misión es la de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada, según sea su diseño. Su denominación en inglés es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le denomina modo de basculación (toggle en inglés).

DSD-0 Página 6


BIESTABLE JK MAESTRO-ESCLAVO

Aunque aún puede encontrarse en algunos equipos, este tipo de biestable, denominado en inglés J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el tipo anterior.

Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida.

Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitación:

q Q J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0

Siendo q el estado presente y Q el estado siguiente.

DSD-0 Página 7


FLIP-FLOPS CON CIERRE DE DATOS

El flip-flop con cierre de datos es similar al master-slave, excepto en que tiene una entrada por flanco. Esta señal de reloj lo que realiza es la inhibición de los datos de entrada (cierre de datos) después de su flanco ascendente. Por lo tanto, las entradas de datos no necesitan estar mantenidas en todo el semiperiodo en el que la señal de reloj está a nivel HIGH.

La sección master de este flip-flop es idéntica a la de un dispositivo disparado por flanco. La sección slave es un dispositivo activo por nivel lo que produce una salida retardada en el flanco descendente del pulso de reloj.Los símbolos de los biestables con cierre de datos tienen una C que así lo indica y el símbolo de salida retardada un semiperiodo.

CARACTERÍSTICAS DE OPERACIÓN

Las características de funcionamiento que ahora se van a mencionar son aplicables a cualquier tipo de biestable de los anteriormente comentados. Se encuentran comúnmente en las hojas que proporciona el fabricante para estos circuitos integrados. En ellas se especifica el funcionamiento y tanto los requisitos como los límites para una correcta operación con dichos circuitos integrados.

Tiempo de retardo de propagación – es el intervalo de tiempo necesario desde que se aplica una señal de entrada hasta que se produce la conmutación de la salida.Tiempo de Set-Up – es el mínimo intervalo que se necesita en los niveles de las señales de entrada para que sean estables en el instante de la conmutación y así se efectúe la conmutación de una forma fiable en el flip-flop.Tiempo de Hold – es el mínimo intervalo que se necesita mantener los niveles lógicos de las entradas después de efectuar el instante de conmutación en la señal de reloj y así se efectúe la conmutación de una forma fiable en el flip-flop.Frecuencia máxima de reloj – es la frecuencia mayor que se puede aplicar al flip- flop para que conmute siempre de una forma fiable.Disipación de potencia – es el total de potencia consumida por el dispositivo.Anchura mínima de los pulsos – son las mínimas anchuras de los pulsos especificados por el fabricante para las entradas de reloj, PRESET y CLEAR.

DSD-0 Página 8


EJEMPLO CON COMPONENTES DISCRETOS

Aunque, en general, los biestables utilizados en la práctica están implementados en forma de circuitos integrados, en la Figura 1 se representa el esquema de un sencillo circuito multivibrador biestable, realizado con componentes discretos, cuyo funcionamiento es el siguiente:

Al aplicar la tensión de alimentación (Vcc), los dos transistores iniciaran la conducción, ya que sus bases reciben un potencial positivo, TR-1 a través del divisor formado por R-3, R-4 y R-5 y TR-2 a través del formado por R-1, R-2 y R-6, pero como los transistores no serán exactamente idénticos, por el propio proceso de fabricación y el grado de impurezas del material semiconductor, uno conducirá antes o más rápido que el otro.

Supongamos que es TR-1 el que conduce primero. El voltaje en su colector disminuirá, debido a la mayor caída de tensión en R-1, por lo que la tensión aplicada a la base de TR-2 a través del divisor formado por R-2, R-5, disminuirá haciendo que este conduzca menos. Esta disminución de conducción de TR-2 hace que suba su tensión de colector y por tanto la de base de TR-1, este proceso llevará finalmente al bloqueo de TR-2 (salida Y a nivel alto).

Pero si ahora aplicamos un impulso de disparo de nivel alto por la entrada T, a través de los condensadores C-1 y C-2 pasará a las bases de ambos transistores. En el caso de TR-1 no tendrá más efecto que aumentar su tensión positiva, por lo que este seguirá conduciendo. En la base de TR-2 el impulso hará que este transistor conduzca, realizándose un proceso similar al descrito al principio, cuando el que conducía primero era TR-1, que terminará bloqueando a este y dejando en conducción a TR-2 (salida Y a nivel bajo).

La secuencia descrita se repetirá cada vez que se aplique un impulso en T. La salida cambia de estado con el impulso de disparo y permanece en dicho estado hasta la llegada del siguiente impulso, momento en que volverá a cambiar.

La caída de tensión en la resistencia común de emisores (R-7) elimina la indecisión del circuito y aumenta la velocidad de conmutación.

DSD-0 Página 9


EJEMPLO DE CIRCUITOS INTEGRADOS CON FF.

Funcionamiento del Temporizador NE 555:La tensión de funcionamiento del 555 va de 5V a 20V. Interiormente, en la patilla 8 va conectado un divisor de tensión mediante 3 resistencias.

La patilla 6 es una de las importantes, sale del comparador superior y cuando la tensión de referencia, en la patilla 6, sea mayor a dos tercios de Vcc, entonces este comienza a funcionar llegando al flip flop y sacando un uno, donde llega a un transistor que en este momento actúa como un interruptor cerrado y también llega a la salida invirtiendo esta señal que entra y transformándola en 0.

La patilla 5 es la entrada negativa del comparador superior.

La patilla 2 es la entrada negativa del comparador inferior, cuando este tiene una tensión de referencia inferior a un tercio de Vcc, entonces el comparador inferior empieza a funcionar, dando un impulso al flip flop saliendo de el un 0, entonces llega al transistor que al no llegar tensión a la base de este, funciona como interruptor cerrado, y llegando a la salida que invirtiéndolo saca un 1 ósea Vcc.La patilla 1 va directamente a masa.

DSD-0 Página 10


La patilla 7 es la de descarga del condensador.

La patilla 3 es la salida.

La patilla 4 es el reset.

La patilla 8 es +VCC.

Estructura Interna del NE 555La circuitería interna del 555, según National Semiconductors, es la siguiente:

DSD-0 Página 11


El diagrama de conexión, del NE555, es el siguiente:

Flip-flop (biestable RS), dentro del NE 555:

Su funcionamiento responde al de cualquier biestable, ofreciendo dos estados permanentes. Presenta dos entradas de activación R y S, que condicionan su salida Q:Si R pasa de nivel bajo a alto, hace que el biestable pase a nivel bajo. Si S pasa de nivel bajo a alto, el biestable pasa a nivel alto. El paso de R o S de estado alto a bajo no influye al biestable

DSD-0 Página 12


APLICACIÓN

Un biestable puede usarse para almacenar un bit. La información contenida en muchos biestables puede representar el estado de un secuenciador, el valor de un contador, un carácter ASCII en la memoria de un ordenador, o cualquier otra clase de información.

Un uso corriente es el diseño de máquinas de estado finitas electrónicas. Los biestables almacenan el estado previo de la máquina que se usa para calcular el siguiente.

El biestable T es útil para contar. Una señal repetitiva en la entrada de reloj hace que el biestable cambie de estado por cada transición alto-bajo si su entrada T está a nivel 1. La salida de un biestable puede conectarse a la entrada de reloj de la siguiente y así sucesivamente. La salida final del conjunto considerado como una cadena de salidas de todos los biestables es el conteo en código binario del número de ciclos en la primera entrada de reloj hasta un máximo de 2n-1, donde n es el número de biestables usados.

Uno de los problemas con esta configuración de contador (ripple counter en inglés) es que la salida es momentáneamente inválida mientras los cambios se propagan por la cadena justo después de un flanco de reloj. Hay dos soluciones a este problema. La primera es muestrear la salida sólo cuando se sabe que esta es válida. La segunda, más compleja y ampliamente usada, es utilizar un tipo diferente de contador síncrono, que tiene una lógica más compleja para asegurar que todas las salidas cambian en el mismo momento predeterminado, aunque el precio a pagar es la reducción de la frecuencia máxima a la que puede funcionar.

Una cadena de biestables T como la descrita anteriormente también sirve para la división de la frecuencia de entrada entre 2n, donde n es el número de biestables entre la entrada y la última salida.

DSD-0 Página 13


BIBLIOGRAFÍA

http://profesormolina2.iespana.es/electronica/componentes/int/biest.htm

http://proton.ucting.udg.mx/dpto/maestros/hvargas/sd01/SD01.html

http://74.125.47.132/search?q=cache:Sv96AZ9xl0cJ:www.depeca.uah.es/docencia/ITI-EI/ed/biestables.ps+introducci%C3%B3n+a+biestable+flip+flop&cd=2&hl=es&ct=clnk&gl=sv

http://es.wikipedia.org/wiki/Biestable

http://www.monografias.com/trabajos14/temporizador/temporizador.shtml

DSD-0 Página 14

el biestable flop)

Documents