Download - Logikai alapkapcsolások
![Page 1: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/1.jpg)
Logikai alapkapcsolások Logikai alapkapcsolások
BME Villamosmérnöki és Informatikai Kar
Elektronikus Eszközök Tanszéke
Mizsei János, Székely Vladimír
2004 április
BME Villamosmérnöki és Informatikai Kar
Elektronikus Eszközök Tanszéke
Mizsei János, Székely Vladimír
2004 április
Segédanyag a Villamosmérnöki Szak Elektronika I. tárgyához
Belső használatra!
Segédanyag a Villamosmérnöki Szak Elektronika I. tárgyához
Belső használatra!
![Page 2: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/2.jpg)
Digitális alapáramkörök
Főleg MOS megoldások• Alapelem az inverter
A legalapvetőbb logikai elem (fázisfordító erősítő, lényegében a tápfeszültségig kivezérelve).
• Alap kapuáramkörök• Komplex kapuk
valamennyi az inverterből származtatható (örökli az inverter alaptulajdonságait: logikai szintek, kapcsolási idők).
![Page 3: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/3.jpg)
Bevezetés: mit kell “tudnia” egy kapuáramkörnek?
UBE2
UBE1
UBE3UKI=f(UBE1,UBE2,UBE3)
UBE2
UBE1
UBE3UKI=UBE1+UBE2+UBE3
UBE UKI=UB
E
Huzalozott “OR” kapu !
![Page 4: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/4.jpg)
Többszintű kapcsolás: kimenet-bemenet
szétválasztása
UKI=UBE1UBE2
“AND” kapu
UBE2
UBE1
Az elválasztás túl jól sikerült: nem tudja fogadni a következő fokozat áramát !
A megoldás: + egy erősítő (inverter) =DTL (Diode-Transistor-Logic) “NAND” kapu
UKI=UBE1UBE2
UBE2
UBE1
A
B
Y=AB
![Page 5: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/5.jpg)
A bipoláris TTL NAND kapu
Y=AB
A
B
UCC= 5 V
+fázishasító, totem-pole kimenettel
5
UBE
UKI
multiemitteres tranzisztor
0.7 V 0.7
V
![Page 6: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/6.jpg)
A bipoláris TTL NAND kapu
Y=AB
A
B
UCC= 5 V
0.7 V
0.7 V
![Page 7: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/7.jpg)
A bipoláris TTL NAND kapu
Y=AB
A
B
UCC= 5 V
UBE =UCES0~0UBE~0
![Page 8: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/8.jpg)
Schottky TTL
STTL Schottky TTL
LSTTL Low power Schottky TTL
FTTL Fast Schottky (oxid szigetelés)
HCTTL a megszokott TTL típusszámok, de belül MOS áramkörökkel
![Page 9: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/9.jpg)
Az inverter, alapfogalmak
Transzfer karakterisztika: ideális és valós
)( inout UfU
A kimeneti jel logikailag a bemeneti jel invertáltja
Uin
Uout
"1"
"1"
"0"
![Page 10: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/10.jpg)
Az inverter, alapfogalmak
Zavarvédettség
A karakterisztika 3 szakaszból áll.
A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten: erős nemlinearitás !
UinUout
"1"
"1"
"0"
ULM,a logikai 0 szint maximumaUHm,a logikai 1 szint minimuma
ULM UHm
PÉLDA: 74HC00, Vdd=3V, ULM=0.9 UHm=2.1V
![Page 11: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/11.jpg)
Az inverter, alapfogalmakJel-regeneráló képesség: a középső szakasz
meredekségétől (feszültségerősítés) függ
Uin
Uout
"1"
"1"
"0"
Ube1 Ube2 Ube3 Uki
Ube1Ube2 Ube3
Uki3
)(xfx
derivált<1, konvergencia
derivált>1, divergencia, ez a jó !
Uki2
Uki1
![Page 12: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/12.jpg)
Az inverter, alapfogalmak
Jel-regeneráló képesség
U3U2U1
0.0n 10.0n 20.0n 30.0n 40.0n
time [sec]
-1.0-0.01.02.03.04.05.06.0
U [
V]
U3-nak láthatóan a szintje is és a jelalakja is regenerálódott!
UL=0V, UH=5V
(SPICE szimuláció)
![Page 13: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/13.jpg)
Az inverter, alapfogalmak
Komparálási feszültség
Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverterlánc a jelet. Az
és a karakterisztika metszéspontja, (az
egyenlet megoldása)
outin UU
Uin
Uout
"1"
"1"
"0")(UfU UK
![Page 14: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/14.jpg)
Az inverter, alapfogalmakJelterjedési idő ( propagation delay)
t
U
UHm
ULH
tpd
U in U out
tpd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet (jelalakfüggő). Lehetséges definíció pl. tpdHL=a bemenet 0-1 váltásánál az UHm szint elérésétől a kimenet ULH szint eléréséig, vagy a jelváltás 10%-90% értéke között.
10%
90%
tdH
tdL
![Page 15: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/15.jpg)
Az inverter, alapfogalmak
1 11n n+2
tpdpt
U U n U n+ 2
Párkésleltetés (tpdp)
Elegendően sokinverter után ajelformát csak azinverterek belsőtulajdonságaihatározzák meg.A jel 2 inverterután megegyezik,a késleltetéspedig tpdp
![Page 16: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/16.jpg)
Az inverter, alapfogalmak
A párkésleltetés mérése:Ring oszcillátor páratlan számú inverter láncba
kapcsolva, nincs stabil állapota, T periódusidővel oszcillál.
1 1 1 11T=Ntpdp
![Page 17: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/17.jpg)
Az inverter, alapfogalmak
Mindkét érték csökkentése a jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthető.
Szemléletesen: az a minimális energia, ami 1 bit információ egy feldolgozási lépéséhez szükséges.
Teljesítmény (P) - késleltetés () szorzat (P)
![Page 18: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/18.jpg)
MOS inverter, konstrukciók
A MOS inverter 2 tranzisztorból áll, terhelő (load) és meghajtó tranzisztor (driver)
• passzív terhelésű inverterek: csak az egyik tranzisztor vezérelt, a másik tranzisztort kétpólusként, nemlineáris ellenállásként használjuk.
• aktív terhelésű: mindkét tranzisztor vezérelt
Uin
Uout
UDD
UDD
UKI
UBE
?
![Page 19: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/19.jpg)
U GS =5V
U GS =4V
U GS =3V
U GS =2V
I D
U DSU DD
I LOW
1
0
U L ~0 U H=U DD-VT
Trióda terhelésű és telítéses inverterek
(múlt) UDD
UKI
UBE
U G S =5V
U G S =4V
U G S =3V
U G S =2V
I D
U DSU DD
I LOW
1
0
U L ~ 0V U H=U DD
UDD
UKI
UBE
UGG
VT
UGSUGS
UDS UDS
LL
W
DL
W
kicsi
nagy
Aránytípusú
inverterek
![Page 20: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/20.jpg)
MOS inverter kiürítéses terheléssel
A load tranzisztor egy olyan nMOS tranzisztor, aminek a küszöbfeszültségét ionimplantációval 0V-nál kisebbre állították be, ezért Ugs=0V esetén is vezet.
I
0 1 2 3 4 5V
0.0u
50.0u
100.0u
150.0u
200.0u
I – U
Intel 8080
UKI
UDSUBE
UGS
UDD
UDS
Passzív, ellenállásként használjuk...
![Page 21: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/21.jpg)
A transzferkarakterisztika
szerkesztése :
U G S =5V
U G S =4V
U G S =3V
U G S =2V
I D
U DSU DD
I LO W
1
0
U L~ 0V U H=U D D
Aránytípusú inverter
MOS inverter kiürítéses terheléssel
UKI
UDSUBE
UGS
UDD
=UB
E
=UKI
UBE=UG
S
UKI=UDS (driver)
Z 80, PC: 286
1 2 3 4 50
0
UDD
12
345
VT
![Page 22: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/22.jpg)
Kiürítéses tipusú MOS inverter
Az átkapcsolási tranziens:
B
A
U
U
kikic
kiLAB dU
UI
UCt
)(
)(
Az átkapcsolási idő arányos a terhelő kapacitással és fordítottan arányos az ezt töltő-kisütő árammal.A karakterisztikából látszik, hogy jó inverterek esetén (Y közel az origóhoz) a H-L átmenet gyorsabb, mint az L-H átmenet.
LDC III
dt
dUCI ki
LC
![Page 23: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/23.jpg)
Kapuáramkörök kialakítása
NOR kapu: • az inverterhez képest a
driver tranzisztorral párhuzamosan van kötve egy másik tranzisztor
• ha mindkét bemenet 0, akkor a két alsó tranzisztor lezár, a load tranzisztor a kimenetet logikai 1 szintre húzza fel
• Ha valamelyik bemenet 1, akkor az a tranzisztor kinyit, és a kimenet 0 lesz
A tranzisztorok száma tetszőlegesen növelhető, de a túl sok meghajtó (driver) tranzisztor rontja a kapcsolási időket.
![Page 24: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/24.jpg)
Kapuáramkörök kialakitása
NAND kapu• a tranzisztorok sorba
kapcsolódnak, áram csak akkor folyik, ha valamennyi tranzisztor bekapcsolt állapotban van
• gyakorlatban max 3..4 bemenetű
A tranzisztorok száma azert nem növelhető tetszőlegesen, mert a túl sok meghajtó (driver) tranzisztor rontja az erősítést (a W/L viszonyokat).
![Page 25: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/25.jpg)
Kapuáramkörök kialakitása
LAYOUT
![Page 26: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/26.jpg)
Kapuáramkörök kialakításaKOMPLEX KAPUKA MOS áramkörök előnye, hogy bonyolultabb logikai
függvények is kialakíthatók egyetlen kapu formájában
A komplex kapu kevesebb alkatrészt tartalmaz és gyorsabb.A tervezés elve:
•a kimenet akkor és csak akkor 0, ha a kimenet és a föld között van áramút, ahol minden tranzisztor vezet. •a megvalósított logikai függvény ezen utak vagy kapcsolata.
(4+3+3)+4+2= 16 tranzisztor, 3 kapukésleltetés
7 tranzisztor, 1 kapukésleltetés
![Page 27: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/27.jpg)
Kapuáramkörök kialakítása
Milyen logikai függvényt valósít meg a komplex kapu?
4 áramút van (huzalozott „OR”), a kimenetet a bemenettől a gate-oxid választja el. FEDCABF )(
?DL
W
N bemeneti jel: N+1 tranzisztor
![Page 28: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/28.jpg)
CMOS kapuk
PC: 386-tól
UDD
UKI
UKI
UDSUBE
UGS
++UDD P csatornás, növekményes
N csatornás, növekményes
“1”
“0”
Egymásbavezetés:
UDD>VTn+(-VTp)
UGS= UBEUDD
ID
VTpVTn
UKI
?,
LDL
W
![Page 29: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/29.jpg)
Potenciálok és munkapontok az átkapcsolás során
UKI
UDSUBE
++UDD
UGSp
UDS ++UDD
ID
UBE=UGSn =5
4
3
2
1
UBE-UDD=UGSp =-5
-4
-3
-2
-1UGSn
![Page 30: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/30.jpg)
VTn
UKI
UGS= UBEUDD
VTpVTn
UKI
UGS= UBEUDD
VTp
Egymásbavezetés megszűnik, ha:
UDD<VTn+(-VTp), egyszerre csak az egyik tranzisztor vezethet, vagy egyik sem, ez a nagy impedanciájú állapot:
UDD -(-VTp) < UBE < VTn
a kimeneten a feszültséget
nem a kapu kényszeríti.
Egymásbavezetés:
UDD>VTn+(-VTp)
a kimenetre a feszültség adott, valamelyik tranzisztor (vagy mindkettő) nyitva van.
![Page 31: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/31.jpg)
CMOS keresztmetszete
![Page 32: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/32.jpg)
CMOS CMOS
inverterekinverterek
UDDUDD
GNDGND
BeBe
KiKiA p vezetéses A p vezetéses
tranzisztorokat tranzisztorokat kétszeres W/L kétszeres W/L
értékkel értékkel valósították megvalósították meg
![Page 33: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/33.jpg)
A CMOS áramkör fogyasztása
UKI
UBE
UGS
++UDD
CL
TöltéspumpálásTöltéspumpálás
Kiegyenlített kapcsolási időkKiegyenlített kapcsolási időkDDLUCQ
fQUP DD
fUCP DDL2
f=109
=3.3V
=0.01 pF
P=10-14 x 11 x 109=110 mikrowatt
+UDD csökkentése: P négyzetesen csökken,
határ: VT
![Page 34: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/34.jpg)
CMOS kapuáramkörök
A
B
A
BA
B
p csat.
n csat.
A
B
CKi
Ki
p vezetéses tranzisztorokp vezetéses tranzisztorok:: kétszeres W/L érték kétszeres W/L érték
N bemeneti jel: 2N tranzisztor
Ha az n vezetéses tranzisztorokHa az n vezetéses tranzisztorokhálózata vezet,hálózata vezet,akkor a p vezetéses akkor a p vezetéses tranzisztorok hálózata nem tranzisztorok hálózata nem vezet.vezet.
(logikai függvény duális hálózata)(logikai függvény duális hálózata)
(logikai függvény)(logikai függvény)
Ki=A+BKi=A+B Ki=(A+B)Ki=(A+B)CC
![Page 35: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/35.jpg)
CMOS változatok
UDS=UKi ++UDD
ID
UBE=UGSn =5
4
3
2
1
UGSp =-5
Pszeudo-nMOS: CMOS technológiávalPszeudo-nMOS: CMOS technológiával
UBE
UKi
++UDD
N bemeneti jel: 2N helyett N+1 tranzisztor
![Page 36: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/36.jpg)
Transzfer kapuk
Jelterjedés: Jelterjedés:
mindkét irányba,mindkét irányba,
lezárt tranzisztor(ok):lezárt tranzisztor(ok):
nagy impedanciájú nagy impedanciájú állapot.állapot.
UBE
UKi=UBE-VT
UKi =UBEUBE
Clock
Clock
![Page 37: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/37.jpg)
Multiplexer áramkör transzfer kapukkal
A1
A1
A0
A0
A0
A0
D0
D1
D2
D3
UKi =D0… D3 adatbit, az A cím bitjeinek megfelelően
![Page 38: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/38.jpg)
Órajellel vezérelt CMOSN bemeneti jel: 2N+2 tranzisztor
Clock
Clock
![Page 39: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/39.jpg)
Dinamikus inverter (NMOS)
UBE UKi
++UDD ++UDD
1
2
3
4
1
2
3
4
t
Előtöltés,
kisütés,
előtöltés,
kisütés
Nem aránytípusú, nagy Nem aránytípusú, nagy lehet a töltőáram is !lehet a töltőáram is !
![Page 40: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/40.jpg)
MOS I/O áramkörökMOS I/O áramkörök
CoreCore
PadPad
Input pad: Input pad: sztatikus sztatikus töltések töltések
elleni elleni védelemrevédelemre
Output pad: Output pad: áram meghajtás áram meghajtás
a kimenetet a kimenetet terhelő terhelő
kapacitások kapacitások gyors gyors
feltöltésérefeltöltésére
![Page 41: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/41.jpg)
MOS I/O áramkörökMOS I/O áramkörök
PadPadInputInput pad: pad: védelemvédelem
(elektrosztatiku(elektrosztatikus feltöltõdés, a s feltöltõdés, a gate védendő)gate védendő)
Védő Védő diódákdiódák (optikai mikroszkópiás kép)(optikai mikroszkópiás kép)
![Page 42: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/42.jpg)
MOS I/O áramkörökMOS I/O áramkörök
Bemeneti Bemeneti védelemvédelem
(pásztázó (pásztázó elektron-elektron-
mikroszkópos mikroszkópos kép)kép)
Védő Védő diódákdiódák
![Page 43: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/43.jpg)
MOS I/O áramkörökMOS I/O áramkörök
Kimeneti Kimeneti áram-áram-
meghajtómeghajtó
két soros két soros inverterrelinverterrel
BemenetBemenet
KimenetKimenet(optikai mikroszkópiás kép)(optikai mikroszkópiás kép)
UBE
UKi
++UDD
![Page 44: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/44.jpg)
MOS I/O áramkörökMOS I/O áramkörökKimeneti Kimeneti
áram-áram-meghajtómeghajtó
két soros két soros inverterrelinverterrel
BemenetBemenet KimeneKimenett
Elektron-mikroszkópos Elektron-mikroszkópos felvételfelvétel
UBE
UKi
++UDD
1
25
L
W
1
100
L
W
![Page 45: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/45.jpg)
NMOS vonalmeghajtó
1
100
L
W
1
100
L
W
UBE
UKi
++UDD
VTn
UUkiki< U< UDDDD-V-VTnTn
![Page 46: Logikai alapkapcsolások](https://reader036.vdocuments.site/reader036/viewer/2022081421/568146ac550346895db3c8df/html5/thumbnails/46.jpg)
CMOS vonalmeghajtó, háromállapotú
kimenettel
Enable=1, a kimenet lebeg.
Ki
++UDDNOR
BE
Valamelyik tranzisztor nyitva: 0-1 állapotok kényszerítve.
Nagy impedanciájú állapot: mindkét tranzisztor lezárva.