Instituto Universitario Politécnico“Santiago Mariño”

Extensión BarcelonaEscuela de ingeniería electrónica

Docente:Carlos Hernandez

BachillerMiguel Brunings 25.427.231

Junio del 2016

Diferentes tipos de Flip-Flops (JK, SR, D, T) sus tablas de

verdad,características de funcionamiento e

implementación con compuertas lógicas.

Flip flop tipo Jk (jump keep)

Este FF es uno de los más usados en los circuitos digitales, y de hecho es parte fundamental de muchos circuitos avanzados como contadores y registros de corrimiento, que ya vienen integrados en un chip.

Este FF cuenta con dos entradas de datos J y K, su función es en principio la misma que el Registro básico NAND o NOR, pero con la diferencia que la condición en las entradas J = 1, K = 1, a diferencia del Registro NAND, que generaría una salida errónea o no deseada, en un FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy versátil.

Tabla de verdad de un FF tipo J-K síncrono.

Las características de funcionamiento del flip-flop J-K son las siguientes:

• Cuando J=1 y K=1, al ir la entrada de la terminal de reloj C (clock) de 1 a 0 nada ocurre y el flip-flop J-K retiene el estado que poseía anteriormente.

• Cuando J=1 y K=0, al ir la entrada C de 1 a 0 el flip-flop J-K tomará el estado Q=1 independientemente del estado en el que se encontraba anteriormente.

• Cuando J=0 y K=1, al ir la entrada C de 1 a 0 el flip-flop J-K tomará el estado Q=0 independientemente del estado en el que se encontraba anteriormente.

• Cuando J=0 y K=0, al ir la entrada C de 1 a 0 el flip-flop J-K tomará un estado opuesto a aquél en el cual se encontraba anteriormente. Esto quiere decir que si antes de la transición en la terminal C de 1 a 0 el flip-flop J-K se encontraba en el estado Q=1, entonces tomará el estado Q=0 después de la transición. Asimismo, si se encontraba en el estado Q=0 antes de la transición, entonces tomará el estado Q=1 después de la transición.

Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la siguiente:

La tabla de estado aparece a continuación. Note que es muy parecida a la del FF S-R solo que ahora los estados de J=1 y K=1 sí son válidos.

Tabla de estado del FF J-K J K Q Q+0 0 0 00 0 1 1

0 1 0 00 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0

De la tabla anterior se obtiene la siguiente ecuación característica mediante mapas de Karnaugh: . Este flip-flop es uno de los más comunes con reloj. El siguiente diagrama lo muestra con entrada para reloj:

Flip Flop tipo "D" (Datos, Data)

A diferencia de los FF tipo J-K, el FF tipo "D" (Datos, Data) sólo cuneta con una entrada para hacer el cambio de las salidas. A cada pulso del reloj (dependiendo si el FF utiliza una TPP o una TPN) el estado presente en la entrada "D" será transferido a la salida Q y /Q.

Una de las aplicaciones de mayor uso para este tipo de FF es al de la transferencia de datos de forma paralela, conectando varios FF tipo "D" a X número de bits, podemos hacer que la información de todos los bits pase inmediatamente a la salida de cada FF con sólo un pulso de reloj.

Tabla de verdad de un FF tipo "D"

Características del funcionamiento del flip flop d:

• El flip-flop D es tan útil y tan versátil que se puede adquirir en pares dentro de un circuito integrado de bajo costo como el 4013.

• Aunque menos versátil que el flip-flop J-K, requiere de mucho menos conexiones que el flip-flop J-K en una infinidad de circuitos, o sea, ofrece menos problemas de alambrado en la construcción de circuitos lógicos.

• Un flip flop tipo D resulta muy útil cuando se necesita almacenar un único bit de datos (1 a 0). Si se añade un inversor a un flip flop SR obtenemos un flip flop tipo D básico.

• A diferencia de los flip flops SR y JK, el tipo D solo tiene una entrada sincrona de control, D. La salida Q va hacia el mismo estado que se encuentra la entrada D en cada flanco de subida de reloj.

El siguiente montaje presenta un flip flop tipo D o Data.

Flip-Flop tipo RS

Tiene tres entradas, S (de inicio), R (reinicio o borrado) y C (para reloj). Tiene una salida Q, y a veces también una salida complementada, la que se indica con un circulo en la otra terminal de salida. Hay un pequeño triángulo en frente de la letra C, para designar una entrada dinámica. El símbolo indicador dinámico denota el echo de que el flip-flop responde a una transición positiva ( de 0 a 1) de la señal de reloj.

Su unidad básica (con compuertas NAND o NOR) se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop RS activado por nivel (FF-RS-AN). Cuando no se especifica este detalle es del tipo Flip-Flop RS maestro-esclavo (FF-RS-ME). Sus ecuaciones y tabla de funcionamiento son:

Q = S + q R*R S = 0

Las características del funcionamiento del flip-flop R-S son las siguientes:

• Dependiendo de los elementos usados para construír el flip-flop R-S, éste tendrá una combinación de valores S y R con la cual mientras haya suministro de energía retendrá por tiempo indefinido la información que le fué colocada anteriormente.

• Desgraciadamente, tendrá también otra combinación de valores que lo colocarán en un estado no-definido en el cual las salidas Q y Q' dejarán de ser complementarias. Esta combinación de valores debe evitarse a toda costa.

• Este elemento, como todos los demás bloques fundamentales en los circuitos lógicos, se puede construír empleando funciones lógicas básicas. En general, el flip-flop R-S se construye empleando ya sea funciones NAND o funciones NOR.

• Una forma de analizar el comportamiento "interno" del flip-flop R-S cuando es construído a partir de funciones lógicas básicas es considerar para cada combinación de unos y ceros a la entrada todas las combinaciones posibles de unos y ceros a la salida, eliminando sistemáticamente las combinaciones de unos y ceros que no sean compatibles. Este método resulta algo laborioso.

El flip-flop RS se puede construir a partir de puertas lógicas. A continuación mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Observar la realimentación característica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas están a 1, o nivel ALTO.

Luego encontramos la condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q.

La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condición reset pone la salida Q a 0.

La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a través de circuitos integrados.

Flip-Flop tipo T (toggle) El flip-flop T se obtiene del tipo JK cuando las entradas J y K se conectan para proporcionar una entrada única designada por T. El flip-flop T, por lo tanto, tiene sólo dos condiciones. Cuando T = 0 ( J = K = 0) una transición de reloj no cambia el estado del flip-flop. Cuando T = 1 (J = K = 1) una transición de reloj complementa el estado del flip-flop.

Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). Cuando no se especifica este detalle es del tipo Flip-Flop T maestro-esclavo (FF-T-ME).

Su tabla de verdad es:

Características del funcionamiento del flip flop T:

• El flip flop T cambia de estado (toggle), cada vez que la entrada de reloj se dispara.

• Si el reloj se pasa de (0) a (1), el valor que almacena el flip flop permanece igual.

• Si el valor del bit ‘T’ es (1) el valor de la salida cambia, al (0).

• Un flip flop T se puede construir a partir de un flip flop JK, conectando ambos pines juntos.

Este montaje presenta un flip flop tipo T implementado con compuertas XOR (arriba) y con compuertas NAND (abajo).