cours_rn

Haute Ecole d'Ingnirie et de Gestion du canton de Vaud (HEIG-VD) Dpartement des Technologies Industrielles (

Filire Gnie lectrique (GE)

TIN)

Rgulation numrique (REN)in s t i t u t d ' Automatisation in d u s t r i e l l eProf. Michel ETIQUE, septembre 2010, Yverdon-les-Bains

HEIG-VD

Rgulation numrique (REN)

v.1.15

2

MEE \cours_rn.tex 9 juin 2011

HEIG-VD


Table des matires1 Introduction la rgulation numrique1.1 Structure et principe d'un systme de rgulation numrique . . . . 1.1.1 Echantillonnage de la grandeur rgler y(t) . . . . . . . . 1.1.2 Grandeur rgler numrique y[k] . . . . . . . . . . . . . . 1.1.3 Consigne numrique w[k] . . . . . . . . . . . . . . . . . . . 1.1.4 Algorithme de rgulation . . . . . . . . . . . . . . . . . . . 1.1.5 Grandeur de commande analogique u(t) . . . . . . . . . . 1.1.6 Systme rgler . . . . . . . . . . . . . . . . . . . . . . . 1.1.7 Faisabilit . . . . . . . . . . . . . . . . . . . . . . . . . . . Exemple : asservissement de vitesse par rgulateur PI numrique . Composants spciques d'un systme de rgulation numrique . . 1.3.1 Matriel . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.3.2 Logiciel . . . . . . . . . . . . . . . . . . . . . . . . . . . . Comparaison des rgulateurs numriques et analogiques . . . . . . 1.4.1 Points faibles et points forts des rgulateurs numriques . . 1.4.2 Exemple : comparaison des performances de rgulateurs PI analogiques et numriques . . . . . . . . . . . . . . . . . . 1.4.3 Exemple : commande anticipatrice (ou commande a priori) Justication d'une tude spcique des systmes asservis numriquement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Une premire procdure de synthse . . . . . . . . . . . . . . . . . 1.6.1 Hypothses concernant la priode d'chantillonnage h . . . 1.6.2 Inventaire des retards . . . . . . . . . . . . . . . . . . . . . 1.6.3 Approximation de la fonction de transfert d'un retard pur par une fraction rationnelle en s . . . . . . . . . . . . . . . 1.6.4 Schma fonctionnel analogique quivalent . . . . . . . . . . 1.6.5 Exemple : synthse dans le plan de Bode . . . . . . . . . . 1.6.6 Exemple : synthse par le lieu des ples . . . . . . . . . . . Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Le processus d'chantillonnage . . . . . . . . . . . . . . . . . . . . 2.2.1 L'oprateur d'chantillonnage . . . . . . . . . . . . . . . . 3

11

1.2 1.3 1.4

11 12 14 15 18 18 19 20 23 28 28 32 37 37 37 41 43 50 50 51 54 57 57 61

1.5 1.6

2 Echantillonnage et reconstruction2.1 2.2

65

65 65 66

v.1.15


HEIG-VD


2.3

2.4

2.2.2 Transforme de Fourier d'un signal numrique . . . . 2.2.3 Recouvrement spectral . . . . . . . . . . . . . . . . . Le thorme de l'chantillonnage (ou thorme de Shannon) 2.3.1 Enonc ([[1], 2.3]) . . . . . . . . . . . . . . . . . . . 2.3.2 Consquences et ralits pratiques . . . . . . . . . . . 2.3.3 Filtre anti-recouvrement . . . . . . . . . . . . . . . . 2.3.4 Choix de la priode d'chantillonnage . . . . . . . . . Reconstruction . . . . . . . . . . . . . . . . . . . . . . . . . 2.4.1 L'oprateur de reconstruction . . . . . . . . . . . . . 2.4.2 La reconstruction de Shannon . . . . . . . . . . . . . 2.4.3 Reconstruction par bloqueur d'ordre zro . . . . . . . 2.4.4 Reconstruction par bloqueur d'ordre suprieur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . .

66 70 73 73 73 74 79 80 80 82 85 90

3 Transforme en z3.1 3.2

Introduction . . . . . . . . . . . . . . . . . . . . . Signaux discrets . . . . . . . . . . . . . . . . . . . 3.2.1 Signaux discrets particuliers . . . . . . . . 3.3 Transforme en z . . . . . . . . . . . . . . . . . . 3.3.1 Dnition . . . . . . . . . . . . . . . . . . 3.3.2 Commentaire . . . . . . . . . . . . . . . . 3.3.3 Exemples . . . . . . . . . . . . . . . . . . 3.3.4 Proprits . . . . . . . . . . . . . . . . . . 3.3.5 Mthodes de calcul de la transforme en z 3.3.6 Inversion de la transforme en z . . . . . . 3.A Table des transformes en z ([1]) . . . . . . . . . 4.1 4.2

. 91 . 92 . 94 . 95 . 95 . 96 . 97 . 98 . 101 . 102 . 106

91

4 Reprsentation des systmes discrets

4.3

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Systmes dynamiques linaires discrets . . . . . . . . . . . . . . . 4.2.1 Systmes dynamiques discrets : dnition . . . . . . . . . . 4.2.2 Proprits gnrales des systmes dynamiques discrets ([[1], 3.2.1]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.2.3 Systmes dynamiques linaires discrets . . . . . . . . . . . 4.2.4 Analyse temporelle des systmes linaires discrets . . . . . Reprsentation des systmes dynamiques linaires discrets . . . . 4.3.1 Reprsentation par l'quation aux dirences . . . . . . . . 4.3.2 Reprsentation par la rponse impulsionnelle discrte g[k] . 4.3.3 Reprsentation par la fonction de transfert G(z) . . . . . .

109

109 109 109 110 112 112 113 113 123 129

5 Fonction de transfert discrte5.1 5.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Fonction de transfert d'un systme dynamique discret . . . . . . . 131 5.2.1 Dnition . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 4MEE \cours_rn.tex 9 juin 2011

131

v.1.15

HEIG-VD


Exemples . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 Fonction de transfert d'un systme dcrit par son quation aux dirences . . . . . . . . . . . . . . . . . . . . . . . . 135 5.2.4 Prsentation de G(z) . . . . . . . . . . . . . . . . . . . . . 137 5.2.5 Ples et zros, ordre et degr relatif . . . . . . . . . . . . . 139 5.2.6 Schma structurel . . . . . . . . . . . . . . . . . . . . . . . 140 5.3 Modes temporels discrets . . . . . . . . . . . . . . . . . . . . . . . 141 5.3.1 Dnition . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 5.3.2 Mode associ un ple rel . . . . . . . . . . . . . . . . . 144 5.3.3 Mode associ une paire de ples complexes conjugus . . 144 5.3.4 Relation entre la position des ples dans le plan complexe et la forme des modes discrets . . . . . . . . . . . . . . . . 146 5.4 Analyse des proprits d'un systme discret sur la base de sa fonction de transfert . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 5.4.1 Gain statique . . . . . . . . . . . . . . . . . . . . . . . . . 152 5.4.2 Comportement intgrateur . . . . . . . . . . . . . . . . . . 152 5.4.3 Comportement drivateur . . . . . . . . . . . . . . . . . . 153 5.4.4 Retard pur . . . . . . . . . . . . . . . . . . . . . . . . . . 153 5.5 Modle chantillonn du systme rgler . . . . . . . . . . . . . . 155 5.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 155 5.5.2 Relation fondamentale . . . . . . . . . . . . . . . . . . . . 155 5.5.3 Exemple . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 5.6 Combinaisons de fonctions de transfert . . . . . . . . . . . . . . . 158 5.6.1 Rgles gnrales . . . . . . . . . . . . . . . . . . . . . . . . 158 5.6.2 Fonctions de transfert d'un systme de rgulation numrique158 5.7 Correspondance entre ples analogiques et discrets . . . . . . . . . 159 5.7.1 Dnition du problme . . . . . . . . . . . . . . . . . . . . 159 5.7.2 Relation fondamentale . . . . . . . . . . . . . . . . . . . . 161 5.7.3 Proprits . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 5.7.4 Exemples . . . . . . . . . . . . . . . . . . . . . . . . . . . 164 5.7.5 Images de courbes et surfaces particulires . . . . . . . . . 166 5.A Fonction de transfert en rgulation de maintien Gv (z) . . . . . . . 175

5.2.2 5.2.3

6 Stabilit6.1 6.2

6.3

Introduction . . . . . . . . . . . . . . . . . . . . . Stabilit des systmes discrets . . . . . . . . . . . 6.2.1 Dnition de la stabilit . . . . . . . . . . 6.2.2 Condition fondamentale de stabilit . . . . Rponse harmonique d'un systme numrique . . 6.3.1 Dnition et calcul . . . . . . . . . . . . . 6.3.2 Proprits . . . . . . . . . . . . . . . . . . 6.3.3 Lieu de de Nyquist et diagramme de Bode 5

. . . . . . . .

. . . . . . . .

. . . . . . . .

. . . . . . . .

. . . . . . . .

. . . . . . . .

. . . . . . . .

. . . . . . . .

. . . . . . . .

179

179 179 179 180 183 183 185 186

v.1.15


HEIG-VD


Etude de la stabilit par la rponse harmonique : critre de Nyquist ([[1], 7.4]) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 6.4.1 Critre de Nyquist simpli (critre du revers) . . . . . . . 192 6.5 Elments de synthse frquentielle de rgulateurs numriques . . . 197 6.5.1 Synthse frquentielle discrte . . . . . . . . . . . . . . . . 197 6.6 Elments de synthse de rgulateurs numriques dans le plan complexe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201 6.6.1 Lieu des ples (ou lieu d'Evans) . . . . . . . . . . . . . . . 201 6.6.2 Principe de la synthse discrte dans le plan complexe . . 203 6.A Critre de Nyquist gnralis ([[1], 7.4.2]) . . . . . . . . . . . . . 211 6.A.1 Thorme de Cauchy ou principe de l'argument ([[11], 6.11.2], [[1], I.2], [[4], 5.2 p.122]) . . . . . . . . . . . . . . . . . . 211 6.A.2 Contour de Bromwhich . . . . . . . . . . . . . . . . . . . . 212 6.A.3 Dmonstration du critre de Nyquist gnralis . . . . . . 212 6.A.4 Lieu de Nyquist complet . . . . . . . . . . . . . . . . . . . 215 6.A.5 Exemple : systme instable sans intgrateur (P = 1, = 0) 218 6.A.6 Exemple : systme instable avec intgrateur (P = 1, = 1) 219

6.4

7 Stratgies de commandes particulires et aspects pratiques des rgulateurs numriques et analogiques 2237.1 Choix des ples en boucle ferme en fonction de la priode d'chantillonnage h ([[2], 6.6]) . . . . . . . . . . . . . . . . . . . . . . . . 7.1.1 Exemple . . . . . . . . . . . . . . . . . . . . . . . . . . . . Compensation ple-zro . . . . . . . . . . . . . . . . . . . . . . . Commande anticipe/a priori . . . . . . . . . . . . . . . . . . . . 7.3.1 Principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7.3.2 Exemples . . . . . . . . . . . . . . . . . . . . . . . . . . . 7.3.3 Filtre de consigne . . . . . . . . . . . . . . . . . . . . . . . Rgulation cascade . . . . . . . . . . . . . . . . . . . . . . . . . . 7.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 7.4.2 Principe de la rgulation cascade . . . . . . . . . . . . . . 7.4.3 Exemples . . . . . . . . . . . . . . . . . . . . . . . . . . . 7.4.4 Avantages de la structure cascade . . . . . . . . . . . . . . 7.4.5 Inconvnients de la structure cascade . . . . . . . . . . . . 7.4.6 Comparaison des rgulations cascade et parallle dans un cas particulier (positionnement en machine-outil) . . . . . 7.4.7 Calcul des fonctions de transfert en boucle ferme dans les deux modes de rgulation (correspondance et maintien) . . 7.4.8 Rgulation parallle . . . . . . . . . . . . . . . . . . . . . . 7.4.9 Comparaison des structures parallle et cascade en rgulation de maintien . . . . . . . . . . . . . . . . . . . . . . . 7.4.10 Comparaison des structures parallle et cascade en rgulation de correspondance . . . . . . . . . . . . . . . . . . . . 6 223 228 229 233 233 234 237 238 238 238 239 244 245 245 250 253 254 255

7.2 7.3

7.4

v.1.15


HEIG-VD


7.5

7.6 7.7 7.8 7.9

Dcouplage de systmes ([3]) . . . . . . . . . . . . . . . . . . . . . 7.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 7.5.2 Dcouplage . . . . . . . . . . . . . . . . . . . . . . . . . . 7.5.3 Schma quivalent du systme dcoupl . . . . . . . . . . . Anti-wind-up ([1], [4]) . . . . . . . . . . . . . . . . . . . . . . . . 7.6.1 Prsentation du problme : wind-up de l'intgrateur . . . . 7.6.2 Dispositif anti-wind-up . . . . . . . . . . . . . . . . . . . . Inuence de la rsolution de la grandeur rgle mesure . . . . . . Fonction de sensibilit ([5], 3.4) . . . . . . . . . . . . . . . . . . . 7.8.1 Application : spcication de performance ([5], 3.4) . . . . Rgulateur RST polynmial . . . . . . . . . . . . . . . . . . . . . 7.9.1 Structure du rgualteur RST [1] [4] . . . . . . . . . . . . . 7.9.2 Fonctions de transfert . . . . . . . . . . . . . . . . . . . . 7.9.3 Forme des polynmes et contraintes . . . . . . . . . . . . . 7.9.4 Calcul de R(z) et S(z) . . . . . . . . . . . . . . . . . . . . 7.9.5 Calcul des polynmes R(z) et S(z) : matrice de Sylvester [[1], 10.3.3] . . . . . . . . . . . . . . . . . . . . . . . . . .

257 257 259 260 262 262 264 268 271 273 277 277 277 278 280 283

v.1.15

7


HEIG-VD


Fiches de module et d'unit d'enseignementDpartement des Technologies Industrielles (TIN)

F ICHENom : Identifiant : Orientation-s : RMC

DE

M ODULE

Rgulation et mcatronique EEM, EN

Regroupe les units d'enseignement : nom Conception lectronique Mcatronique 2 avec EN Rgulation Numrique avec EN

identifiant CEL MET2 REN

h. d'tude 90 120 120

La matire traite dans les units prparatoires ne faisant pas partie du plan d'tudes, le temps d'tude (indiqu entre parenthses dans le tableau) n'est pas pris en compte dans le calcul des crdits ECTS ni dans celui de la note dterminante.

Nombre de crdits ECTS : 11

Calcul de la note dterminante :La note dterminante du module est gale la moyenne pondre, arrondie au dixime de point, des notes finales des units denseignement composant le module ; le poids de chaque unit est proportionnel son nombre d'heures d'tude (estim, pour un-e tudiant-e moyen-ne).

Validation :Le module est russi lorsque les conditions ci-dessous sont remplies: 1. la moyenne dterminante obtenue est suprieure ou gale 4 2. la note finale de chaque unit composant le module est suprieure ou gale 3.0

Autres :Voir fiches dunit denseignement.

RMC_1_0.doc

Page 1/1

v.1.15

8


HEIG-VD


Dpartement dlectricit et dinformatique (E+I)

FICHE D'UNITE D'ENSEIGNEMENTNom : Identifiant : Orientation-s : Responsable, supplant : Charge de travail : Rgulation numrique REN EN, EM, EE, IT M. Etique, R. Herzog, F. Wildi 135 heures d'tude , correspondant 4.5 crdits ECTS13 % 12 % 9% 2% 64 %

Rpartition approximative des heures d'tude (encadres et non encadres) :Suivi d'exposs ........................................................................... Exercices encadrs ................................................................... Travaux de laboratoire encadrs ........................................ Contrle continu et contrle final ...................................... Travail personnel (pour un-e tudiant-e moyen-ne) ....

Priodes encadres :1 2 3 4

64 (= 48 heures)5 6 7 8 9 10 11 12

Position recommande des priodes encadres dans les plans de formation : 3+1L 3+1L Connaissances pralables recommandes :Ltudiant doit connatre et savoir utiliser les notions suivantes : reprsentation des systmes par les quations diffrentielles, calcul de leurs rponses temporelles par la transforme de Laplace ; lois physiques et mcaniques fondamentales ; fonctions de transfert (ples, zros), stabilit, principe de la contre-raction, schmas fonctionnels, rponse harmonique de systmes linaires. Les units d'enseignement MAE1,-2,-3 (mathmatiques), PHY1,-2 (physique et mcanique) et SES (signaux et systmes) permettent d'acqurir ces connaissances.

Objectifs :A l'issue de cette unit d'enseignement, l'tudiant-e sera capable de : expliquer les spcificits dun systme de rgulation numrique ; spcifier les lments ncessaires la ralisation dun systme de rgulation numrique ; formuler le cahier des charges dun systme de rgulation numrique ; faire la synthse de rgulateurs numriques sur la base de spcifications de performances. A l'issue des travaux pratiques en laboratoire, principalement destins lassimilation des connaissances et lacquisition dexprience dans la modlisation et lidentification des systmes dynamiques, leur discrtisation, la synthse de rgulateurs numriques et la validation des performances, ltudiant-e sera en outre capable de : dfinir les tches raliser en vue de satisfaire les performances dasservissement spcifies dans un cahier des charges ; dfinir la procdure de validation des performances dasservissement ; grer les tches raliser dans le temps imparti ; complter, dvelopper et appliquer les notions thoriques vues au cours.

Version du 05.08.2004 REN

Page 1/2

v.1.15

9


HEIG-VD


Dpartement dlectricit et dinformatique (E+I) Fiche d'unit d'enseignement : Rgulation numrique

Contenu : Exposs et exercices : 48 priodes Nb. priodes approx. Introduction la rgulation automatique : Exemples dapplications industrielles, dfinitions 8 gnrales, rgulateurs tout-ou-rien et proportionnel, notion de statisme et de stabilit, linarit, rgulation de correspondance et de maintien. Principe de la rgulation numrique. Architectures matrielle et logicielle. Comparaison analogique/numrique. Choix de la priode dchantillonnage. Rgulateur PID numrique : Effets des actions P, I et D. Discrtisation de la loi de commande dun 12 PID analogique. Algorithmes pour les actions I et D. Structures. Auto-tuning. Reprsentation des systmes discrets : Fonction de transfert. Schma structurel. Fonction de transfert 10 dun rgulateur numrique. Proprits dun systme numrique. Fonction de transfert chantillonne du systme rgler. Fonctions de transfert en boucle ouverte et ferme. Correspondance entre les plans de s et de z. Stabilit : Stabilit des systmes discrets. Critre de Nyquist. Marges de phase et de gain. Stabilit 6 robuste. Synthse et ralisation de rgulateurs numriques : Mthode de Bode. Spcification de 12 performances, synthse directe. Dipositif anti-windup. Implantation dalgorithmes de rgulateurs numriques (automate programmable, processeurs de signaux). Commande anticipe (feed-forward). Influence de la rsolution de la mesure. Outils informatiques daide la conception de systmes de rgulation numrique. Travaux de laboratoire : 16 priodes Conception dun rgulateur PID numrique. Identification paramtrique et non-paramtrique. Asservissement de systmes complexes (suspension magntique, balle dans un tube, pendule invers, etc). Contrle des connaissances :Contrle continu : l'acquisition des matires de cet enseignement sera contrle au fur et mesure par des tests et des travaux personnels tout au long de son droulement. Il y aura au moins 2 tests d'une dure totale d'au moins 2 priodes. Travaux de laboratoire : ils seront valus sur la base des rapports de laboratoire, 1 reprise au minimum. Contrle final : l'atteinte de l'ensemble des objectifs de formation sera vrifie lors d'un contrle final oral dune dure de 30 minutes situ durant la session de printemps. Ce contrle final oral peut tre remplac par un contrle final commun crit d'une dure d'au moins 1 heure.

4 4 8

Calcul de la note finale :Note finale = moyenne contrle continu x 0.375 + moyenne travaux laboratoire x 0.125 + note contrle final x 0.5

Contrle final de 2me instance :Un contrle final de 2me instance commun (voir articles 9 et 9bis du rglement de promotion EIVD et rglement dapplication E+I ) sera organis par les enseignants concerns, durant la session d't et celle d'automne. Il se droulera soit sous la forme dune interrogation orale, soit sous la forme dune interrogation crite. La forme sera choisie par les enseignants en fonction du nombre dinscriptions.

Version du 05.08.2004 REN

Page 2/2

v.1.15

10


HEIG-VD


Chapitre 1 Introduction la rgulation numrique1.1 Structure et principe d'un systme de rgulation numriqueLe schma-bloc de la gure 1.1 page suivante prsente la structure d'un systme de rgulation numrique mono-variable (1 entre, 1 sortie). On reconnat l'architecture classique d'un systme boucl. Comme tout systme de rgulation automatique, le but de l'installation est d'assurer la correspondance entre le signal de consigne w(t)|t=kh, kN , soit w(k h), et la grandeur rgle y(k h), indpendamment des variations de w(k h) (rgulation de correspondance) et des eets des perturbations v(t) (rgulation de maintien). De plus, l'ensemble doit tre le moins sensible possible au bruit n(t) intervenant sur la mesure. Ce schma comprend un bloc dsign "systme rgler", dans lequel se trouvent, outre le systme proprement dit, un amplicateur de puissance, le capteur de la grandeur rgle y(t) voire des ltres analogiques. Par comparaison avec un asservissement analogique, les lments nouveaux suivants apparaissent : un convertisseur analogique-digital (appel convertisseur A/D par la suite) ; un algorithme, faisant oce de rgulateur, excut par une unit de calcul comme un processeur ; un convertisseur digital analogique (appel convertisseur D/A par la suite) ; une horloge (ou timer). Chaque conversion A/D, lance intervalles rguliers h par l'horloge, chantillonne le signal analogique y(t) reprsentant la grandeur rgler et met ainsi disposition du processeur un nombre y(k h) reprsentant la valeur de y(t) l'instant t = kh auquel la conversion A/D s'est eectue. Le processeur excute alors l'algorithme de rgulation, formant en principe l'cart de rgulation e(k h) par comparaison de la grandeur rgle y(k h) avec le nombre w(k h) reprsentant la consigne, puis traitant cet cart. Le rsultat de l'excution de l'algorithme estChapitre 1, v.1.7

11


HEIG-VD

Rgulation numrique (REN)p e r t u r b a t i o n

v

( t )

w

( k

h

)

u

( k

h

)

c o

n

s i g

n

e

k

h k

h t

t

c o

m

m

a n

d

e

c o

m

m

a n

d

e

w

( k

h

)A L G O R I T H M E

u

( k

h

)

D A

u

( t )

S R

Y E

S G

T A

E L E

M R

E

x

( t )

y

( k

h

)

yk h

( k

h

)

D

Ayg

( t )r a n d e u r r g l e

5

H

O

R

L

O

G

E

nth

( t )r u i t s u r l a m e s u r e

b

N

U

M

E

R

I Q

U

E

A

N

A

L

O

G

I Q

U

E

f _

0

1

_

0

1

. e p

s

Figure 1.1 Schma fonctionnel gnral d'un systme de rgulation numrique (chier source).un autre nombre, la commande u(k h) appliquer sans dlai (pour des raisons de degr de stabilit de la boucle) au systme rgler. Le nombre u(k h) n'tant pas un signal physique, il n'a aucune nergie et doit tre pralablement transform en un signal analogique u(t) par le convertisseur D/A. Le signal de commande analogique u(t) est alors appliqu l'entre du systme rgler. Cette suite d'oprations est rpte intervalles rguliers h imposs par la 1 frquence d'chantillonnage fe = h . Celle-ci est normalement ajustable par programmation de l'horloge, et constitue un paramtre part entire du systme asservi numriquement.

1.1.1 Echantillonnage de la grandeur rgler y(t)Le convertisseur A/D convertit la grandeur rgler analogique y(t) en un nombre y[k] un rythme dict par l'horloge ( distinguer de l'horloge ncessaire au fonctionnement du processeur). Ce rythme est en principe rgulier et n'est autre que la priode d'chantillonnage, dsigne dans le cadre de ce cours par la lettre h. Le signal analogique y(t) subit en la circonstance l'opration d'chantillonnage chaque fois qu'une conversion est dmarre ; on dit que y(t)Chapitre 1, v.1.7

12


HEIG-VD


H

O

R

L

O

G

E

t

h

f _

0

1

_

0

2

. e p

s

Figure 1.2 Mise en vidence de l'horloge (timer ), ncessaire tous les systmes

de rgulation numrique pour dnir puis garantir une frquence d'chantillon1 nage fe = h dtermine, en principe xe (chier source).y ( h )y ( 2 h )

ty

( 0

)y0 h

( 32 h

h

)3 h 4 h y

y

( t )

A D

( 4 h

k)

yf _ 0 1 _ 0 3

( k. e p s

)

Figure 1.3 Echantillonnage de la grandeur rgler y(t)est

(chier source).

chantillonn. Les instants

0 h 2h 3h ... kh ...

auxquels y(t) est chantillonn sont les

instants d'chantillonnage ; les nombres

y(0) y(h) y(2 h) y(3 h) ... y(k h) ...Chapitre 1, v.1.7

13


HEIG-VD


)

( 2

)

( 3

y

( k

)

y

)

( 1

y

( 4

)

y

( 0

y

0 1

2

3

4

5

. . .

k

- 1

y

( k

)

)

k

( k

y

( k

y

+

1

)

+

1

) k

- 1

)

( 5

Figure 1.4 La grandeur rgle y[k] est une suite de nombres

y

y

( k

f _

0

1

_

0

4

. e p

s

)

(chier source).

que prend y(t) ces mmes instants sont les

chantillons.

Comme la priode d'chantillonnage h est constante et connue, il n'y a aucun risque de confusion si l'on dsigne le signal numrique y(k h) de manire abrge par y[k]. Cette notation, o la priode d'chantillonnage h est implicite, permet d'allger l'criture. La suite des chantillons de y(t) s'crit donc :

y[0] y[h] y[2] y[3] ... y[k] ...

1.1.2 Grandeur rgler numrique y[k]Le signal y(k h) dlivr par le convertisseur A/D se prsente sous la forme d'une suite de nombres, espacs dans le temps d'une dure h et reprsentant la valeur du signal y(t) aux instants de conversion successifs. Si la premire conversionChapitre 1, v.1.7

14


HEIG-VD


a lieu au temps t = 0 [s], on obtient donc rgulirement

y[0] y[1] y[2] y[3] ... y[k] ...Le signal y(k h) est discret puisqu'il ne peut varier qu'aux instants d'chantillonnage. De plus, la rsolution du convertisseur A/D tant nie, l'amplitude de y(k h) est quantie. Le signal y(k h) est donc la fois discret et quanti. Un tel signal est appel signal numrique ( 3.2 page 92). L'instant k h est l'instant prsent. Les valeurs aux instants prcdents du signal discret y[k] sont : y[k 1] y[k 2] ... y[k n] ...

1.1.3 Consigne numrique w[k]La consigne apparat naturellement sous forme d'un signal numrique w[k], devant tre compar un autre signal numrique, la grandeur rgle y[k]. En pratique, on peut rencontrer deux cas de gure : La consigne originale est un signal analogique w(t) (gure 1.5 page suivante). Il faut alors l'chantillonner au moyen d'un convertisseur A/D qui produit le signal numrique w[k]. Un cas typique est celui o la consigne est xe par un oprateur au moyen d'un potentiomtre. Un autre cas est celui o deux axes de machine doivent tourner de manire synchrone, des vitesses situes dans un rapport constant (y compris lors des phases transitoires de dmarrage et d'arrt) : le premier (le matre), reoit sa consigne de vitesse d'une commande amont ; le second (l'esclave) peut alors prendre pour consigne de vitesse le signal analogique provenant du capteur de vitesse du matre (par exemple une dynamo-tachymtrique). La gure 1.5 page suivante illustre cet exemple.

Rappel : le saut unit de consigne n'est utilis qu' des ns d'analyse, sauf cas particulier, comme la rgulation du couple ou du courant d'un servoentranement lectrique [9].15

Chapitre 1, v.1.7


HEIG-VD

Rgulation numrique (REN)R a

ia

La

wm

a t r e

( k

)+

e ( k

)A

5-

l g r g n u m

o u d

r i t h u

m r u e

e

u

( k

)AD

u

( t )

ua

( t ).f

K= c o n s t

Rf

KE

T

J MK

t

r i q

l a t e u

M

( t )T

y

( k

)A D

y

( t )

R

a

ia

La

wA D

e s c l a v

e

( k+

)5-

e ( k

)A

l g r g n u m

o u d

r i t h u

m r u e

e

u

( k

)AD

u

( t )

ua

( t ).f

K= c o n s t

Rf

KE

T

J MK

t

r i q

l a t e u

M

( t )T

Figure 1.5 Schma technologique de principe de la rgulation de 2 axes de

machines dont les consignes sont coordonnes. Pour un tel systme, il est indispensable de synchroniser les lectroniques (numriques) eectuant la rgulation de chaque axe [9] (chier source). La consigne originale est purement numrique, gnre par le processeur charg de la rgulation ou une autre unit du mme type. Il faut relever que la gnration de consigne peut tre une tche extrmement complexe et exigeante en oprations arithmtiques. Un exemple notable est celui de la coordination des axes d'un centre d'usinage, d'un robot ou d'une machine de packaging (axes ayant "rendez-vous", gure 1.6 page ci-contre).

Chapitre 1, v.1.7

f _ 0 1

y

( k

)A D

y

( t )

_ 0 5 . e p s

16


HEIG-VD


1

2

3 4

A

X

I S

A

X

I S

A

X

IS

A

X

I S

M

M

M

M

C

O

N

V

E

R

T

E

R

C

O

N

V

E

R

T

E

R

C

O

N

V

E

R

T

E

R

C

O

N

V

E

R

T

E

R

M P

e

r o R

a d

s u u

a t e

c t

r e

A

M

P

L

I F

I E

R

C

A

M

C

O

R

R

E

C

T

O

R

C

A

M

G

E

N

E

T R

M A

P T

O

R

M

o

t i o

n

P

r o

f i l e

G

e

n

e r a

t o

r s

G

E

N

T E

M R

P A

T

O

R

F

i g

u

r e

2

2

P

a

c

k

a

g

i n

g

M

a

c

h

i n

e

D

i a

g

r a

m

Figure 1.6 Schma technologique d'une machine de packaging (selon [10], p.3334) : chacun des servo-moteurs ("axis") est pilot par un rgulateur numrique, lequel reoit sa consigne de position par un bus de terrain.

Chapitre 1, v.1.7

17


HEIG-VD


1.1.4 Algorithme de rgulationk k

w y

( k ( k )


u

( k

)

f _

0

1

_

0

6

. e p

s

k

Figure

1.7 Le rgulateur prend la forme d'un algorithme excut chaque priode d'chantillonnage h (chier source). L'algorithme remplit la fonction du rgulateur ; c'est un algorithme de rgulation qui a pour tche de construire le signal de commande numrique u[k] en fonction des signaux d'entre numriques w[k] et y[k]. Ceux-ci tant numriques tout comme le signal de sortie u[k], l'algorithme est un systme numrique, excut par le processeur pour lequel il est programm. La dure d'excution de l'algorithme est une donne importante connatre lors de la synthse du rgulateur numrique. Elle doit bien sr imprativement tre infrieure h. La loi de commande dnissant la manire d'obtenir u[k] partir des signaux numriques d'entres w[k] et y[k]

u [k] = f [w [k] , w [k 1] , w [k 2] , . . . , y [k] , y [k 1] , y [k 2] , . . .]peut tre trs complexe sans que cela pose des problmes de ralisation d'une envergure comparable ceux rencontrs en rgulation analogique.

1.1.5 Grandeur de commande analogique u(t)Le signal de commande u(t) est obtenu par conversion D/A du signal de commande numrique u[k]. C'est l'opration de construction d'un signal analogique partir d'un signal numrique. La transformation d'une suite de nombres sans nergie en un signal analogique nergie non-nulle ne pose pas de grandes dicults techniques. Cependant, la manire de combler l'absence de toute information entre deux instants d'chantillonnage (pas de signal source) est a priori du ressort du concepteur. Dans la grande majorit des applications, le convertisseur D/A comprend un lment de maintien (bloqueur/extrapolateur d'ordre 0, 2.4.3 page 85) qui construit le signal analogique en convertissant chaque instant d'chantillonnage le nombre u[k] en une tension proportionnelle u(t), celle-ci tant alors maintenue constante pendant une dure h.Chapitre 1, v.1.7

18


HEIG-VD


kh

t

u

( k

)

D A

uf _ 0

( t )1 _ 0 7 . e p s

1.8 La grandeur de commande analogique u(t) est typiquement construite partir de la commande numrique u[k] par un convertisseur D/A avec lment de maintien (chier source).

Figure

Le signal analogique u(t) prend ainsi la forme d'une suite d'impulsions rectangulaires juxtaposes, de largeur h constante et de hauteur

u[0] u[1] ... u[k] ...

1.1.6 Systme rglert

t

u

( t )

S R

Y E

S G

T A

E L E

M R

E

yf _ 0 1 _ 0 8

( t ). e p s

Figure 1.9 Le systme rgler

(chier source).

Le systme rgler est par nature analogique. Comme il a toujours un comportement de type passe-bas, i.e. comme il prsente toujours une certaine inertie, le caractre discontinu de la commande u(t) ne s'observe en principe pas sur la grandeur rgler analogique y(t).Chapitre 1, v.1.7

19


HEIG-VD


k

uA D E L R G E O G R U

( kI T L A H

)M T I O E N

D A

u

( t )S

Y R E

S G

T A

E L E

M R

E

y

( t )

y

( k

)

Dk

A

y

( t )

f _

0

1

_

0

9

. e p

s

seurs A/D et D/A, soit par l'intermdiaire des signaux numriques y[k] et u[k] (chier source).

Figure 1.10 L'algorithme peroit le systme rgler au travers des convertis-

Le systme rgler comprend forcment le capteur de la grandeur rgle ainsi que, selon les cas, un amplicateur de puissance, un actionneur, des ltres analogiques, etc. En un mot, tout ce qu'il y a entre la commande u(t) et la (mesure de la) grandeur rgle y(t).Globalement, on remarque que l'algorithme peroit le systme rgler au travers des convertisseurs A/D et D/A, soit par l'intermdiaire des signaux numriques y[k] et u[k] (voir gure 1.10).

1.1.7 FaisabilitAvec le principe de l'chantillonnage de la grandeur rgle plutt que son observation continuelle, on peut tout de mme s'inquiter du fait que le systme rgler n'est plus sous contrle entre deux instants d'chantillonnage, soit la plupart du temps ! En eet, ce n'est qu' des moments prcis (les instants d'chantillonnage k ) que le rgulateur s'avise de l'tat du systme rgler en chantillonnant la grandeur rgler. En termes de rgulation, le systme est en boucle ouverte entre deux instants d'chantillonnage, le rgulateur tant pendant cette priode aveugle et incapable de ragir toute variation de y(t). Le concept de base du systme de rgulation numrique est-il raisonnable ? Des exemples peuvent frapper l'imagination :Chapitre 1, v.1.7

20


HEIG-VD


.1

i1A m p l i f i c a t e u r

E m o d

f e

r r o

n

e

n

r o t m N

u 1

l e s g u s

m r n p

a

n

i r e t i q o

e

n y s

t a u e u

S

o r t i e s

L

o

u

p

e

x

E

n

t r e s

L

a

m

p

e

0P h o t o t r a n s i s t o r s p h e r e n s f e u r r o s t e m n a t a g t i o n n t i q u ef _ 0 1 _ 1 0 . e p s

Figure 1.11 Sustentation magntique

(chier source).

Exemple 1 Rgulation numrique de la position d'un ascenseur/monte-charge. Le rgulateur a pour tche de maintenir l'ascenseur une position constante impose par la consigne. Ce faisant, il a nalement pour fonction de compenser l'eet de la pesanteur. Ose-t-on dlibrment le rendre "aveugle" pendant la majeure partie du temps ? Exemple 2 Sustentation magntique d'une sphre mtallique (gure 1.11). Il s'agit d'un systme "encore plus instable" que celui de l'ascenseur. Le rgulateur doit crer un champ d'induction susant pour crer une force compensant l'eet de la pesanteur mais doit viter que ce mme champ soit trop grand, auquel cas la sphre se colle trs violemment la bobine. Peut-on l aussi envisager "d'oublier" ce systme rgler entre deux instants d'chantillonnage ? Exemple 3 Rgulation de la vitesse d'un axe de machine-outil. On considre un axe de machine devant tourner vitesse constante (rgulation de maintien, gure 1.12 page suivante), sur lequel agissent des perturbations de charge (impulsions de couple perturbateur) trs violentes en amplitude et trs brves en dure (de dure comparable la priode d'chantillonnage h). Un rgulateur numrique est-il en la circonstance rellement capable deChapitre 1, v.1.7

21


HEIG-VD


Tp

e r t

0 h

h

h

h

h

t

Tp

e r t

w

( k

)+

5-

e ( k

)A

+l g r g o u d r i t h u m r e

u

( k

)A D

u

( t )+

l a t e u

5+ -

5

M y

y

( k

)A D

f _

0

1

_

1

1

. e p

s

turbations rapides (chier source).

Figure 1.12 Systme de rgulation automatique de vitesse subissant des perremplacer un rgulateur analogique ?

Bien que ces interrogations soient pleinement justies, il est facile d'y rpondre en rappelant : qu'entre deux instants d'chantillonnage, la grandeur de commande est videmment prsente. Dans le cas le plus courant, elle a une valeur constante, gale l'amplitude de la dernire commande discrte u[k], selon 1.1.5 page 18 ; que la dure pendant laquelle le rgulateur est aveugle (soit la priode d'chantillonnage h) est un paramtre part entire que l'on xe aprs une analyse approfondie de l'application ; qu'un systme rgler a toujours un comportement de type ltre passe-bas, excluant ainsi toute variation brutale (par exemple un saut) de la grandeur rgle y(t). Ces quelques exemples mettent dj en vidence le besoin d'une analyse particulire adapte l'utilisation de rgulateurs numriques. Cette analyse ne peut avoir lieu que si l'on dispose d'outils thoriques puissants, spciques aux systmes chantillonns, qui sont pour une bonne part dj fournis par les spcialistes du traitement numrique des signaux.

Chapitre 1, v.1.7

22


HEIG-VDRa

Rgulation numrique (REN)La

ua

( t )

ia

( t )

R KT ,

KE

f

JM ( t ) T

Km

M

u

( t ) M

y

( t )

f _

0

1

_

1

2

. e p

s

Figure 1.13 Systme rgler : servo-moteur courant continu

(chier source).

1.2 Exemple : asservissement de vitesse par rgulateur PI numriqueSoit le systme rgler donn par le schma technologique de la gure 1.13. On se propose d'asservir ce systme en vitesse au moyen d'un rgulateur numrique de type Proportionnel-Intgral. Le schma fonctionnel dtaill de l'installation, comprenant le rgulateur numrique, est donn sur la gure 1.14 page suivante. La loi de commande de ce dernier s'obtient par discrtisation de celle d'un rgulateur PI analogique, laquelle tant

u (t) = Kp e (t) +

1 Ti

t

e ( ) d

o e(t) est le signal d'erreur. Evalue l'instant d'chantillonnage k h, cette loi devient discrte et s'crit :

u (k h) = Kp e (k h) +

1 Ti

kh

e ( ) d

La rsolution de l'intgrale passe par le calcul de l'aire comprise entre l'axe t et le signal e(t). Une approximation de cette aire peut tre faite par la mthode des rectangles (gure 1.15 page 25). On se propose ainsi d'approximer cette aire par une somme de rectangles de largeur h et de hauteur e(0 h) e(1 h) ... e(k h h)Chapitre 1, v.1.7

23


HEIG-VD


w

( k

) +

e ( k

)A

5P

l g r g I n u

o u m d

r i t h u

m r u

e

u

l a t e u

r i q

e

-

yf _ 0 1

( k

)

Figure 1.14 Systme de rgulation automatique de vitesse par rgulateur PInumrique (chier source).

Chapitre 1, v.1.7

_ 1 3 . e p s

24


HEIG-VD


On a :

kh

k1

e ( ) d l=0

e(l h) h

La

loi de commande discrte du rgulateur PI numrique devient :u (k h) = Kp 1 e (k h) + Tik1

e(l h) hl=0

e ( k e ( t ) e ( 1 )

- 1

)

r e c t a n

( k

- 1

)

i m g

l e

e

e ( k

)

e ( 0

)

e ( k

+

1

)

0

h

( k

- 1

) hh

k

h

( k

+

1

) h k

t ,

f _

0

1

_

1

7

. e p

s

Figure 1.15 Approximation de l'intgrale de l'erreur par une somme de rectangles (chier source). Cette forme se prte mal la programmation, puisqu'elle ncessite la mmorisation de toutes les valeurs passes e(0), e(h), e(2 h),. . ., e(k h h) du signal d'erreur numrique e(k h). An de contourner cette dicult, on peut crire les lois de commande aux instants prsent k h et et prcdent [k 1] h et soustraire membre membre :u (k h) u ((k 1) h) = Kp e (k h) +1 Ti k1

hl=0 1 Ti

e (l h)k2

= Kp e ((k 1) h) +

hl=0

e (l h)1 Ti k1

u(k h) u((k 1) h) = Kp e(k h) e((k 1) h) +

hl=0

e(l h)

1 Ti

k2

hl=0

e(l h)

En regroupant le termes relatifs au mme instant d'chantillonnage, on obtient nalement l'expression de la loi de commande recherche, aprs avoir allg laChapitre 1, v.1.7

25


HEIG-VD


1.5

Grandeur rgle (rgulateur PI numrique)

1

y(k), y(t) 0.5 0 0

2

4

6

t, k

8

10

12f_01_matlab_23_7.eps

Figure 1.16 Rponse indicielle discrte en boucle ferme, rgulation de corres-

pondance, avec rgulateur PI numrique. La grandeur rgle analogique y(t) est galement donne (chier source).

notation en omettant la priode d'chantillonnage h lorsque celle-ci intervient pour dsigner un instant (et non une dure !) :

u[k] = u[k 1] + Kp e[k] + Kp Sous forme compacte, on a :

h 1 e[k 1] Ti

u[k] = u[k 1] + b0 e[k] + b1 e[k 1]avec

b0 = K p b1 = K p h Ti

1

. La programmation du rgulateur PI numrique a

ds lors la forme suivante :{

void

regulateur_PI () AD_Conv( y [ 0 ] ) ; e [ 0 ] = w[ 0 ] y [ 0 ] ;/ Calcule la / lit le contenu du registre / forme de sortie du convertisseur A/D

/

}

l ' e r r e u r / / u [ 0 ] = u [ 1 ] + b0 e [ 0 ] + b1 e [ 1 ] ; DA_Conv( u [ 0 ] ) ; / Commande l a c o n v e r s i o n D/A u[1] = u[0]; / mise a j o u r , g e s t i o n de l a e [1] = e [0]; / mise a j o u r , g e s t i o n de l a commande u[k]

de

u[k] u e

pile pile

/ / /

On prsente sur la gure 1.16 la rponse indicielle discrte y[k] = [k] en boucle ferme (rgulation de correspondance), telle que l'algorithme la peroitChapitre 1, v.1.7

26


HEIG-VD


6

Commande (rgulateur PI numrique)

5

4

u(k), u(t)

3

2

1

0

0

2

4

6

t, k

8

10


1.17 Commande u[k] dlivre par le rgulateur PI numrique dans le cas d'un saut unit de consigne w[k]. Sa reconstruction analogique u(t) est galement donne (chier source).

Figure

au travers du convertisseur A/D. On y a superpos en pointill l'allure du signal analogique y(t) ainsi qu'on pourrait l'observer au moyen d'un oscilloscope analogique. Le signal de commande analogique u(t) prsente une variation caractristique en escalier (gure 1.17), qui n'est autre que la reconstitution par lment de maintien du signal numrique u[k] correspondant.

Chapitre 1, v.1.7

27


HEIG-VD


E M

L A

E D

M E

E T

N I E

T N

I N

u1

( t )

R

E

U

E

A D

E M

L A

E D

M E

E T

N I E

T N

X

U

T

O

I P

I N

u2

( t )

L

I Q

E

G

U

A

L

L

un

( t )

A

M

N

D

E

S

m2

E

R

T

N

E M

L A

E D

M E

E T

N I E

TF

I N

N

R

E

P

A L

I L N

T T

R M

I E

I -

E E N T

C

O

M

C

I R

M

U

C

N

U

I C

I T

A

D

T

E

I O

H

O

R

L

O

G

E

E

N

S

O

R

/

T

I E

D

A

T

A

B

U

S

&

A

D

D

R

E

S

S

B

U

S

E

S

y1

( t )

O

M

R

P

R

A D

E M

L A

E D

M E

E T

N I E

TF

E

I N

NR

I Q

E

P

A L

I L N

T T

R M

I E

I -

E E N T

E

U

y2

( t )

E

E

U

X

,

G

E

M

I P

O

L

A

L

yn

( t )

R

A

T

U

N

L

M

A

Gf _ 0 1 _ 1 4 . e p s

Figure 1.18 Ralisation hardware typique pour un systme de rgulation numrique (chier source).

1.3 Composants spciques d'un systme de rgulation numrique1.3.1 MatrielUne ralisation minimale d'un systme de rgulation numrique se prsente sous la forme dcrite la gure 1.18. Outre la prsence dj voque du processeur, des convertisseurs A/D et D/A, ainsi que d'une horloge programmable permettant de xer la priode d'chantillonnage h, il est indispensable de disposer de mmoire RAM et/ou EPROM, d'un certain nombre d'entre/sorties digitales et nalement de circuits de communication. Ont galement t prvus des multiplexeur et dmultiplexeur analogiques, ncessaires dans les installations de rgulation multivariable.Chapitre 1, v.1.7

28


R

R

A

E

N

G

D

L

E

E

E

U

S

R

S

C

O

M

M

A

N

D

E

S

HEIG-VD


ProcesseurL'avnement au dbut des annes 80 des processeurs de signaux (DSP : Digital Signal Processor ) a fourni aux ingnieurs-automaticiens la puissance de calcul ncessaire la mise en oeuvre d'algorithmes de rgulation volus (Texas Instruments, Nec, Analog Devices, Fujitsu, Motorola, etc). Ces processeurs, dont l'ensemble d'instructions est rduit, se caractrisent par une vitesse de calcul remarquable (5 100 [ns] de dure de cycle instruction) et notamment par le fait qu'ils disposent d'un oprateur de multiplication hardware (donc ni cod ni microcod, mais cbl), rendant la multiplication de deux nombres (un coecient et la valeur d'un signal numrique) aussi rapide que n'importe qu'elle autre instruction de base. A titre d'exemple, la loi de commande du rgulateur PI numrique obtenue au 1.2 page 23 ncessite deux multiplications

u[k] = u[k 1] + b0 e[k] + b1 e[k 1]et l'implantation en assembleur d'une telle loi de commande pour le processeur DSP Texas TMS320F2407 (16 bits, virgule xe) est donn ci-dessous :

REGULATEUR PI

MPY LTD MPY APAC SACH DMOV

LAC SUB SACL LAC LT

W, 0 Y, 0 E_0, 0 U_1, 1 2 E_1 B1 E_0 B0 U_0, 4 U_0

;ACC = W ;ACC = W Y ; e r r e u r i n s t a n t p r e s e n t s a u v e g a r d e e dans E0 ;ACC = 2^12 U_1 ; e r r e u r a l ' i n s t a n t p r e c e d e n t dans r e g i s t r e T ; r e g i s t r e P = B1 E1 ( B1=2^12 b1 ) ;ACC = 2^12 U_1 + B1 E1 , E0 c o p i e dans E_1 ; P = B0 E0 ( B0=2^12 b0 ) ;ACC = 2^12 U_1 + B0 E0 + B1 E1 ; U_0 = U_1 + b0 E0 + b1 E1 ; U0 c o p i e dans U_1

A 20 [ns] de dure d'excution pour chaque instruction, mme pour les multiplications, on voit que le processeur mettrait 10 20 [ns] = 200 [ns] = 0.2 [s] pour excuter le code du rgulateur PI numrique ci-dessus. Il manque dans le code l'accs aux registres des convertisseurs A/D et D/A an d'obtenir Y et de convertir U_0 respectivement. Le prix des processeurs DSP est tout fait abordable, si l'on se contente de versions 16 bits virgule xe, bien qu'actuellement certaines versions virgule ottante soient comptitives d'un point de vue conomique. Le problme du prix est en fait report sur les composants priphriques, dont la rapidit doit concorder avec celle du processeur. En particulier, les mmoires RAM rapides (10 40 [ns]) de petites capacits (1-64 [kbytes]) peuvent s'avrer trs coteuses. Fort heureusement, les DSPs d'aujourd'hui (Texas TMS320F2407, Analog DeChapitre 1, v.1.7

29


HEIG-VD


vices ADMC401) comportent dsormais on chip de tels priphriques, l'instar des microcontrleurs voqus brivement ci-dessous. Dans les applications trs dynamiques (entranements rgls, rgulation de courant), pour lesquelles la priode d'chantillonnage est petite (h = 50 [s] 1 [ms]), le temps d'excution imparti l'algorithme de rgulation est ncessairement court, ce qui implique un code de longueur rduite. Par consquent, les exigences en quantit de mmoire rapide peuvent devenir tout fait raisonnables (typiquement 4 64 [kbytes]). D'autre types de processeurs trs bien adapts aux besoins de la rgulation numrique sont galement disponibles sur le march : il s'agit des microcontrleur s (Motorola, Hitachi, Nec, Siemens, etc), se distinguant par le fait qu'il intgrent sur une mme puce un processeur, des convertisseurs A/D et D/A multi-canaux, des compteurs/dcompteurs, des entres/sorties digitales, une horloge, de la RAM et de la PROM ainsi que des circuits de communication tel que par exemple des interfaces pour le bus de terrain CAN. Ils sont oprationnels presque sans ajout de composants externes. Par rapport aux DSPs, ils prsentent l'inconvnient d'tre moins rapides (multiplication en plus d'une microseconde), mais l'volution de ces circuits est fulgurante. La vitesse du processeur choisi dpend compltement de l'application et de ses exigences en rapidit, et par consquent de la priode d'chantillonnage h. Celle-ci peut prendre les valeurs suivantes (table 1.3.1), cites dans le but de xer des ordres de grandeurs [1] :

Grandeur chantillonne/ Domaine d'applicationCourant dans les entranements rgls Position en robotique et machines spciales (imprimerie, textiles, emballage) Position en machine-outil Dbit, pression, niveau

h 50 . . . 100 [s] 200 [s] . . . 1 [ms] 500 [s] . . . 10 [ms] 0.1 [s] 10 [s]

Table 1.1 Priodes d'chantillonnage typiques, selon [1].Les rsultats des calculs eectus par le processeur dterminant les commandes appliques dans l'environnement immdiat par les actionneurs, le fonctionnement du processeur ou celui de l'algorithme devrait tre surveill par un circuit de type watchdog.

Convertisseur analogique-digitalLes performances des convertisseurs A/D ont suivi une volution parallle celle de DSPs, mme si le prix d'un convertisseur A/D rapide d'une rsolution deChapitre 1, v.1.7

30


HEIG-VD


12 bits est lev. L'avnement des convertisseurs A/D de type utiliss en masse en audio-numrique n'a pour l'instant pas amlior la situation de ce point de vue l. Des temps de conversion de l'ordre de la microseconde sont courants. Il existe des situations o le convertisseur A/D est superu en tant que composant, notamment lorsque le capteur de la grandeur rgler fournit une information intrinsquement discrte. C'est par exemple le cas lors de l'utilisation de capteurs optiques de position linaires ou rotatifs de type incrmental (encodeur optique incrmental, gure 1.19), que l'on trouve trs frquemment dans le domaine de la machine-outil. Un codeur incrmental rotatif fournit par exemple 4096 impulsions par tour qu'il sut de compter pour connatre la position angulaire. On mentionnera galement la conversion tension-frquence, alternative peu coteuse la conversion A/D. Le signal analogique sortant du capteur est une suite d'impulsions module en frquence. Dans un cas comme dans l'autre, l'obtention d'un nombre reprsentatif de la valeur instantane du signal mesur s'eectue par un simple compteur/dcompteur (soit un intgrateur numrique, 4.3.1 page 116). La plupart des microcontrleurs comportent plusieurs compteurs/dcompteurs. Formellement, la fonction conversion A/D est donc bien sr toujours prsente.

Figure 1.19 Capteur de position de type codeur incrmental.En pratique, on peut (voire on doit...) souvent se contenter d'une rsolution de 10 12 bits. Il s'agit dans la plupart des cas d'une rsolution raisonnable, eu gard aux rapports signal sur bruit des grandeurs convertir. Il faut tre conscient du fait que le convertisseur A/D possde une caractristique statique non-linaire dont les eets ne sont pas toujours ngligeables ( 7.7 page 268). Une introduction l'analyse des systmes non-linaires permettra d'valuer l'eet de la quantication sur la stabilit. Souvent cependant, la rsolution du convertisseur A/D est susante pour que la prsence de cette non-linarit dans la boucle soit sans consquence notable. L'eet de la quantication de l'amplitude de y(k h) peut donc tre sansChapitre 1, v.1.7

31


HEIG-VD

Rgulation numrique (REN)yq

, y

q

0 y

f _

0

1

_

1

5

. e p

s

Figure 1.20 Caractristique non-linaire d'un convertisseur A/D. L'eet de la

quantication de l'amplitude (pas de quantication yq ) du signal converti peut tre assimil un bruit sur la mesure. La variance de ce bruit a pour expression 2 q = yq ( 7.7 page 268 et [7], 10.3.4) (chier source). 12

autre nglig, les signaux numriques tant alors assimils des signaux discrets. C'est l'hypothse qui sera adopte pour la suite, et les deux dsignations seront indiremment employes ( 3.2 page 92).

Convertisseur digital-analogiqueIl s'agit de l'lment posant le moins de dicult, quel que soit le point de vue. C'est fonctionnellement un composant relativement simple raliser, son temps de conversion n'est pas comparable aux autres temps morts de la boucle (conversion A/D et dure d'excution de l'algorithme, 1.6.2 page 51) et son prix n'est pas dterminant dans le cot global du circuit. Sa rsolution est suppose innie pour la suite du cours, mme si elle se monte en ralit souvent 12 bits.

1.3.2 LogicielIl faut relever le fait que la tche de rgulation proprement dite n'est qu'une petite partie de l'ensemble du code, le processeur pouvant et devant eectuer bien d'autres tches annexes indispensables au bon fonctionnement de l'application.

Routine de rgulationLa squence des oprations eectues ds l'instant k h et pendant une dure infrieure la priode d'chantillonnage h est gnralement la suivante (voir galement gure 1.31 page 47) :Chapitre 1, v.1.7

32


HEIG-VD


1 2 3

4 5

Opration Le signal d'horloge gnre une interruption. Le processeur commence l'excution de sa routine d'interruption, lance la conversion A/D de y(t). Celle-ci termine, il lit le nombre y[k] , rsultant de l'chantillonnage de y(t) l'instant t = k h. Excution de l'algorithme de rgulation, version programme de la loi de commande du rgulateur numrique, avec en principe le calcul de l'cart e(k h) = w(k h) y(k h) Le rsultat est la commande u[k] appliquer au systme rgler. Le processeur lance la conversion D/A de u[k] ; il en rsulte u(t). Fin de la routine d'interruption, excution de tches de fond.

La minimisation de la dure de calcul passe naturellement par un code de longueur rduite, qui s'obtient parfois au prix d'un eort soutenu d'optimisation, que le langage de programmation soit de haut niveau (le plus souvent C) ou du niveau machine (assembleur). Dans certains cas, on est contraint de faire des compromis quant la portabilit, la structuration et la lisibilit du code. Si ces compromis ne concernent que la routine de rgulation (la loi de commande), soit une trs petite partie de l'ensemble, ils peuvent tre exceptionnellement accepts.

Gestion de la mesure (conversion A/D, slection du canal et/ou du capteur)Le processeur est normalement charg de la gestion de la conversion A/D. La slection du signal convertir (cas de rgulation multi-variables), le traitement de la valeur brute issue du convertisseur lui incombent. Entre autres tches, on peut imaginer des routines eectuant un ltrage numrique de la mesure ou traitant les cas o celle-ci est temporairement absente ou non-valide (parasite, saturation du convertisseur A/D). Par exemple, une tche peut avoir pour but pallier l'absence d'une mesure en la reconstituant par extrapolation des donnes prcdentes ou par un procd de dtection d'enveloppe.

Rception / gnration de la consigneSi la consigne est cre dans une autre unit ou provient directement d'un signal analogique, il sut au processeur charg de la rgulation de la rceptionner par ses circuits de communication (cas d'une consigne numrique transmise par bus de terrain) ou de la convertir en un signal numrique en ayant recours un convertisseur A/D. La gnration de consigne est un travail considrable, trs gourmand en temps de calcul. De surcrot, sa programmation en virgule xe peut relever de l'exploit. Si ce travail est du ressort du processeur, les performances de ce dernier et la priode d'chantillonnage doivent tre choisies aprs une tude soigne.Chapitre 1, v.1.7

33


HEIG-VD


La consigne bang-bang est gnre par deux courbes du second ordre (paraboles) raccordes (haut de la gure 1.22 page ci-contre). Elle est naturellement plus douce qu'une consigne en forme de saut unit, mais cette douceur n'est qu'apparente. En imaginant qu'il s'agisse d'une consigne de position angulaire (c [k]), ses drives premire et seconde reprsentent respectivement les consignes de vitesse c [k] et d'acclration c [k]. Cette dernire montre un prol discontinu, o les phases d'acclration/freinage, bien visibles, sont brutales. Le couple moteur correspondant aura une allure similaire, provoquant une sollicitation importante de l'actionneur. La dicult de la gnration de telles consignes survient lorsqu'elles doivent tre programmes en nombres entiers : il faut alors simultanment satisfaire les contraintes suivantes : toutes les valeurs instantanes des 3 signaux c [k], c [k] et c [k] doivent tre arrondies, par exemple avec une rsolution de 16 bits sans que cela ne rajoute des discontinuits dans le mouvement ; il faut que la somme (l'intgrale) des acclrations c [k] concide en tout instant k parfaitement avec la vitesse c [k], de mme que la somme de c [k] doit correspondre c [k]. Si cela n'est pas respect, les 3 consignes ne seront pas concordantes, ce dgradera les performances de l'asservissement si celuici comporte, comme souvent, des commandes anticipes ( 7.3 page 233).

Exemple : consigne "bang-bang"

Limitation, surveillance et protectionL'actionneur utilis ayant ncessairement un domaine de fonctionnement limit (par exemple couple maximum d'un moteur lectrique), il est logique de ne pas lui demander plus qu'il ne peut. C'est la raison pour laquelle une limitation logicielle de la commande u[k] doit faire partie de l'algorithme de rgulation. Cette limitation prsente le double avantage de protger l'actionneur (une limitation hardware supplmentaire peut tre requise) et d'informer le rgulateur que la commande demande ne pourra tre ralise. Le processeur, en ayant connaissance chaque instant d'chantillonnage de la grandeur rgle et de la commande, est mme de surveiller le fonctionnement de l'installation. Une grandeur rgle divergente, incontrlable doit tre dtecte temps et l'algorithme doit dcider (selon des critres dnir) des dispositions prendre (arrt d'urgence, signalisation en amont, etc). De mme, une commande en tat prolong de saturation, ou oscillante peut tre le signe d'un mauvais fonctionnement ou d'une inadquation des performances requises et celles eectivement possibles.Chapitre 1, v.1.7

34


HEIG-VD


Tches de fondIl existe moult tches annexes ou secondaires ncessaires au fonctionnement sr d'une installation mme simple. Beaucoup d'entre-elles peuvent s'excuter un rythme bien infrieur celui x par la priode d'chantillonnage, et d'autres, lourdes en temps de calcul, voient leur excution rpartie sur plusieurs priodes d'chantillonnage. Ces tches vont du plus simple au plus compliqu, passant par des surveillances diverses, des achages de l'tat actuel (diode LED, achage 7 segments, etc), le dialogue avec la commande matre, le monitoring de certaines variables, etc.

Chapitre 1, v.1.7

35


HEIG-VD


p ( b o i g n a l d f i n i r h p ) s g e d e 'h t e m o r l o T c h e s a s e u r d

S

Figure 1.21 Visualisation de la squence des oprations eectues par le logicield'un systme de rgulation numrique (chier source).

Chapitre 1, v.1.7

kc o

TL d e a n l a c e m g e n r a n d t d e u 'u r n e r g c o l e n v y e r s i o ( t ) n A / Dn v A D

kL d e e c t u l a r e c o n e t v t r a i t e m e r s i o n A e n / D t d u ( = r s u > y l t a t ( k ) )

Tc a l c u l

E =

x r g >

c u uu

t i o

n n= f ( w

d

e

l 'a l g

o

r i t h

m

e

d

e )

l a t i o( k )

( k

) ,

w

( k

- 1

) ,

. . . , y

( k

) ,

y

( k

- 1

) , . . . )

Tc o

L d e

a n l a

c e m c o m

e n m

t

d a n

'u d

n e

e u

c o ( k

n )

v =

e r s i o > u

n ( t )

D

/ A

h

n v D A

M p r o

i s e s c h

a i n

j o e

u

r , c o n

l e c t u s i g n e

r e w

d

e ( k +

l a 1 )

n t i o u p r r t e i n

k + 1f _ 0 1 _ 1 6 . e p

k +L d e a n l a c e m g e n r a n d t d e u 'u r n e r g c o l e n v y e r s i o ( t ) n A / D

1

e t c

ts

t

36


HEIG-VD


1

Consigne de position c(k)

w(k)

0.5

0 3 2 c(k) 1 0 1 10 5 0

0

5

10

15 Consigne de vitesse c(k)

20

25

30

0

5

10

15 20 Consigne d"acclration c(k)

25

30

c(k)

5

0

5

10

15 k

20

25

30

f_01_matlab_60_1c.eps

Figure 1.22 Consigne de position produite par un gnrateur de consigne detype "bang-bang" (chier source).

w

( k

)A

l g r g

o u d

r i t h l a u

m r

e

v

( k

)

L+

I Mu m

I Ta x

Au

T

I O

N

u

( k

)

t e u

v- u m a x

D A

u

( t )S

Y R E

S G

T A

E L E

M R

E

y

( t )

y

( k

)

D

A

f _

0

1

_

1

8

. e p

s

Figure

1.23 Insertion d'un disposition de limitation de la grandeur de commande. La ralisation de ce dispositif se fait avantageusement par logiciel (chier source).

Chapitre 1, v.1.7

37


HEIG-VD


1.4 Comparaison des rgulateurs numriques et analogiques1.4.1 Points faibles et points forts des rgulateurs numriquesLe principal avantage d'un rgulateur numrique est sans nul doute la facilit avec laquelle une loi de commande mme complique peut tre programme. La modication des coecients de cette loi en vue de l'adapter dirents systmes rgler est une opration extrmement simple, automatique dans certains cas (rgulateur STR : Self Tuning Regulator). Quant au changement de la loi de commande (modication de la structure du rgulateur), elle n'implique qu'une reprogrammation, suivie d'une compilation et enn d'un chargement/tlchargement du nouveau code excutable. Sur cette base de comparaison, un rgulateur numrique supplante indiscutablement sa version analogique. Nanmoins, un rgulateur numrique possde un certain nombre de points faibles (tableau 1.4.1 page 39). Le dveloppement dtaill de ces points sera eectu dans des chapitres suivants. En regard de ces inconvnients, il faut videmment numrer les points forts d'un rgulateur numrique (tableau 1.4.1 page 40). De plus, il faut insister sur le fait que ds le moment o l'on dispose d'un processeur pour eectuer la rgulation, on en protera pour lui faire excuter de multiples autres travaux (surveillance, protection, monitoring), un degr tel que la fonction de rgulation devient en complexit et en temps d'excution trs secondaire. Sur ce plan l, un rgulateur numrique est imbattable, et cet aspect doit tre pris en compte lors de la comparaison prix/performances des deux types de rgulateurs.

1.4.2 Exemple : comparaison des performances de rgulateurs PI analogiques et numriquesLes rponses indicielles en boucle ferme suivantes sont celles correspondant aux cas o : 1. Le rgulateur PI est analogique, le gain est optimal ( =0.5) ; voir gure 1.24 page suivante ; 2. Le rgulateur PI est numrique, les gains tant les mmes qu'en 1). La comparaison avec la rponse indicielle obtenue sous les conditions 1) montre que le systme asservi par le rgulateur numrique a un degr de stabilit moindre ; voir gure 1.24 page suivante ; 3. Le rgulateur PI est numrique, les gains tant rajusts de faon que le comportement soit optimal ( = 0.5) comme en sur la gure 1.24. OnChapitre 1, v.1.7

38


HEIG-VD


1.5

Grandeur rgle (rgulateur PI analogique et numrique)

1

y(k), y(t) 0.5 0 0

2

4

6 t, k

8

10

12

f_01_matlab_23_4.eps

Figure 1.24 Rponses indicielles de 2 systmes asservis, l'un par un rgulateur

PI analogique et le second par un rgulateur PI numrique. Les gains Kp et Ti installs sont identiques. On observe que le rgulateur PI numrique ore un degr de stabilit moindre (chier source).

1.5

Grandeur rgle (rgulateur PI analogique et numrique)

1

y(k), y(t) 0.5 0 0

2

4

6

t, k

8

10


Figure 1.25 Rponses indicielles de 2 systmes asservis, l'un par un rgulateurPI analogique et le second par un rgulateur PI numrique. Les gains Kp et Ti utiliss pour le rgulateur numrique ont d tre rduit an d'orir un degr de stabilit identique (chier source).

Chapitre 1, v.1.7

39


HEIG-VD


1 2

Points faibles d'un rgulateur numrique compar un rgulateur analogiqueObservation discontinue de la grandeur rgle (systme en boucle ouverte entre deux instants d'chantillonnage). Sans prcautions particulires, insertion de non-linarits dans la boucle de rgulation, dues la quantication des convertisseurs, la prcision de calcul nie du processeur et au procd d'chantillonnage (recouvrement spectral). Ces non-linarits peuvent avoir un eet dstabilisant (cycles limites) et introduisent des bruits supplmentaires, voire des battements. Insertion de retards purs dans la boucle de rgulation : temps de conversion A/D ; temps d'excution de l'algorithme de rgulation ; temps de conversion D/A. Insertion dans la boucle de rgulation d'un retard supplmentaire d la construction imparfaite de la commande analogique partir de la commande numrique. Insertion dans la boucle de rgulation d'un retard (dphasage) supplmentaire d la prsence d'un ltre anti-repliement (voir cours de traitement de signal et chapitre2 du prsent cours). Excitation possible de modes rapides mal amortis du systme rgler en cas de commande variant par sauts brusques (quantication grossire du convertisseur D/A). Synthse frquentielle plus dlicate. Infrastructure logicielle lourde (mulateur, compilateur, assembleur, diteur de liens). Pour un rgulateur simple, grand nombre de composants, d'une complexit suprieure. A structure et gains du rgulateur identiques (par exemple PI analogique et PI numrique), le rgulateur analogique ore des performances suprieures.

3

4 5 6 7 8 9 10

Chapitre 1, v.1.7

40


HEIG-VD


1 2 3

Points forts d'un rgulateur numrique compar un rgulateur analogiqueSouplesse d'emploi exceptionnelle, modication aise des paramtres et de la structure du rgulateur. Adaptation (en temps rel ou o line) des paramtres du rgulateur en fonction des variations de ceux du systme rgler ("gain scheduling" (prvision du gain) et commande adaptative). Ralisation aise de rgulateurs complexes, lois de commande ranes. Facilit de mise en oeuvre de commandes anticipatrices (compensation par rapport la consigne ou certaines perturbations). Mise en oeuvre d'algorithmes de rgulation sans quivalent analogique (rgulateur rponse pile, "deadbeat"). Insensibilit de la caractristique entre-sortie du rgulateur aux parasites, aux variations de temprature, au vieillissement, etc. Pas de dispersion des paramtres du rgulateur en cas de fabrication en srie. Prise en compte de dfauts, des limites et comportements particuliers du systme rgler (non-linarits, saturation) par simple programmation. Linarisation autour d'un point de fonctionnement ajustable.

4 5 6

Chapitre 1, v.1.7

41


HEIG-VD


observe qu' degr de stabilit identique, le rgulateur analogique ore de meilleures performances ; voir gure 1.25 page 38.

1.4.3 Exemple : commande anticipatrice (ou commande a priori)L'exemple du paragraphe prcdent montre clairement la supriorit du rgulateur analogique sur son quivalent numrique. Montrons qu' degrs de stabilit identiques, un asservissement par rgulateur numrique, en principe plus lent, peut tre rendu plus rapide que son concurrent 100% analogique par simple adjonction d'une commande anticipatrice ( 7.3 page 233) dont la programmation est extrmement simple.Poursuite dune consigne bang bang: consignes et grandeurs rgles w y analogique ynumrique (a priori)

1.4 w, yanalogique, ynumrique 1.2 1 0.8 0.6 0.4 0.2 0 0 2

4

6

8

10

12

14

0.5 eanalogique, enumrique 0.4 0.3 0.2 0.1 0 0.1 0.2 0 2

Poursuite dune consigne bang bang: erreurs eanalogique enumrique (a priori)

4

6

t [s]

8

10

12

14


Figure

1.26 Amlioration des performances par commande anticipe ou a priori (chier source). On considre le cas d'un asservissement par rgulateur P. Les gains des rgulateurs analogique et numrique sont ajusts de faon ce que le degr de stabilit soit identique en boucle ferme. La commande du rgulateur P numrique est toutefois complte par une commande anticipe compensant grosso modo l'eetChapitre 1, v.1.7

42


HEIG-VD


des constantes de temps dominantes du systme rgler ( 7.3 page 233). La routine de rgulation devient :

{

void

regulateur_P ( ) AD_Conv( y [ 0 ] ) ; / l i t l e c o n t e n u du r e g i s t r e e [ 0 ] = w [ 0 ] y [ 0 ] ; / forme l ' e r r e u r // Calcule la commande u( k ) de sortie du convertisseur A/D /

}

u [ 0 ] = Kp e [ 0 ] + t 0 w [ 0 ] + t 1 w [ 1 ] + t 2 w [ 2 ] ; DA_Conv( u [ 0 ] ) ; / Commande l a c o n v e r s i o n D/A d e u ( k ) / w[ 2 ] = w[ 1 ] ; / mise a j o u r , g e s t i o n de l a p i l e w / w[ 1 ] = w[ 0 ] ;

/

An de rendre la simulation signicative (comme le montre la loi de commande, il faut que la consigne volue pour que les commandes anticipes apportent une amlioration), une consigne de type bang-bang (selon 1.3.2 page 34) est applique au systme asservi ; la gure 1.26 page prcdente montre les rponses en boucle ferme dans les deux cas. La visualisation de l'erreur dans les deux cas (bas gure 1.26 page prcdente) montre que non seulement la dure de rglage est plus faible, mais qu'il en est galement ainsi de l'erreur en rgime transitoire. On conoit que la commande anticipatrice ralise analogiquement donnera de meilleurs rsultats encore. Mais les modications ncessaires du circuit pourront la rendre conomiquement impossible raliser. En guise de conclusion de ce paragraphe, on rappellera qu' structure et gains identiques, un rgulateur numrique est toujours moins performant que sa version analogique. Ce n'est qu'en exploitant la souplesse d'emploi d'un rgulateur numrique qu'on peut le rendre plus performant.

Chapitre 1, v.1.7

43


HEIG-VD


1.5 Justication d'une tude spcique des systmes asservis numriquementL'exemple de la rgulation de vitesse trait au 1.2 page 23 peut laisser croire que la synthse d'un rgulateur numrique repose compltement sur les mthodes vues en analogique. Au pire, une lgre diminution des gains peut s'avrer ncessaire an de conserver un degr de stabilit susant ( 7.4.10 page 255). Il ne s'agirait que d'un ajustage, rendant le prsent cours de rgulation numrique superu . . . Cette optique est la fois vraie et fausse ; vraie car il est juste que moyennant quelques simples prcautions, les procdures de synthse frquentielles et complexes (lieu des ples) des rgulateurs analogiques peuvent tre appliques avec succs leurs correspondants numriques. Les prcautions prendre consistent essentiellement : 1. S'assurer que la priode d'chantillonnage h soit faible par rapport aux constantes de temps dominantes en boucle ouverte et ferme ; 2. A prendre en compte le retard pur total imputable au fonctionnement en mode chantillonn. La satisfaction simultane de ces deux exigences conduira de trs bons rsultats. Il s'agit de la mthode pseudo-continue, tudie ultrieurement (chap.6). Cette faon de faire possde nanmoins quelques points faibles : 1. Une priode d'chantillonnage faible est synonyme d'un cot lev en matriel. Parfois, il est dsirable d'obtenir la mme qualit de rgulation pour une priode d'chantillonnage compatible avec les impratifs conomiques, voire techniques (plus la priode d'chantillonnage est faible, moins il y a de temps disponible pour d'autres tches que la rgulation). Le problme du choix de la priode d'chantillonnage n'est pas facile traiter. Il n'existe pas de rgle stricte permettant de la xer. Il faudra donc y revenir plusieurs fois dans ce cours, aprs avoir acquis une certaine exprience pour dnir une mthode de calcul. 2. Si l'on y prend pas garde, l'chantillonnage des signaux peut induire des phnomnes trs complexes identier, pnalisant les performances ; on s'expose ainsi l'apparition de comportements tout fait inattendus. Exemple : battement provoqu par le non-respect du thorme d'chantillonnage (gures 1.27 page suivante et 1.28 page suivante, selon [1]). On considre l'chantillonnage et la reconstruction immdiate, sans traitement, d'un signal analogique u(t) constant bruit par un signal sinusodal de frquence 0.52 [Hz] (voir gure 1.27 page suivante). La frquence d'chantillonnage fe est de 1 [Hz]. La gure 1.28 page suivante montre l'apparition de composantes spectrales de basses frquences, non visibles dans le spectre du signal d'entre.Chapitre 1, v.1.7

44


HEIG-VD


0.5 0.45 0.4 0.35 0.3 u(t), u(k) 0.25 0.2 0.15 0.1 0.05 0

Souschantillonnage dun signal analogique

0

5

10

15

20

25

30

35

40

45

50

f_01_matlab_43_44_1.eps

Figure

1.27 Echantillonnage du signal sinusodal u(t) = 0.4 + 0.1 sin (2 0.52 [Hz] t) (chier source).

Reconstruction du signal analogique

0.5

0.4

y(t)

0.3

0.2

0.1

0

0

5

10

15

20

25 t [s]

30

35

40

45

50

f_01_matlab_43_44_2.eps

Figure 1.28 Battement provoqu par le non-respect du thorme de l'chantillonnage (chier source).

Chapitre 1, v.1.7

45


HEIG-VD


80 |YN()/UN()| [dB] (fe=8kHz) 90 100 110 120 130 140 150 10 100 700 1300 10000

f [Hz]

80 |YN()/UN()| [dB] (fe=2kHz) 90 100 110 120 130 140 150 10 100 700 1300 10000f_replie_01_5.eps

f [Hz]

Figure 1.29 Identication de la rponse harmonique d'un systme rgler ayant une rsonance vers 1.3 [kHz] : dans le premier cas, la frquence d'chantillonnage est fe = 8 [kHz] et convient, contrairement au second cas (fe = 2 [kHz]) o en plus d'un pic 1.3 [kHz] apparat un autre pic vers 700 [Hz] (chier source).La gure 2 montre les rsultats de l'identication de la rponse harmonique d'un systme rgler industriel (systme d'impression de haute prcision) pour 2 frquences d'chantillonnages. Pour fe = 8 [kHz], on observe trs distinctement une rsonance 1.3 [kHz] alors que pour fe = 2 [kHz], 2 rsonances apparaissent 700 [Hz] et 1.3 [kHz]. Dans ce dernier cas, fe n'est manifestement pas assez leve et provoque un phnomne identique celui observ sur la gure 1.28 page prcdente, i.e. l'injection de bassesfrquences dans le spectre du signal chantillonn.

Chapitre 1, v.1.7

46


HEIG-VD


1.6

Rponse indicielle analogique y(t) et chantillonne y(k)

1.4

1.2

1

0.8

0.6

0.4

0.2

0

0

2

4

6

8

10 t [s], k

12

14

16

18

20


Figure

1.30 Oscillation (amortie) quasi invisible au rgulateur numrique (chier source). D'autres phnomnes peuvent se manifester. La gure 2 montre la grandeur rgle analogique y(t) d'un systme asservi numriquement et sa version chantillonne y[k]. L'oscillation bien visible de y(t) n'apparat absolument pas dans y[k], donc le rgulateur numrique ne peut la voir et n'entreprend par consquent aucune action. Les systmes mixtes (numriques et analogiques) peuvent prsenter un comportement non-stationnaire, comme dans l'exemple de la gure 1.31 page ci-contre, o le signal analogique d'entre u(t) est ltr numriquement. En eet, on voit sur la gure 1.32 page suivante que y(t) est retard par rapport u(t) d'une valeur dpendant de l'instant d'apparition de u(t).

Chapitre 1, v.1.7

47


HEIG-VD


u

( t )

u

( k

)k

t

y

( k

)

y

( t )

A

DA

L

G

O

R

I T

H

M

E

D A

fe

H

O

R

L

O

G

E

F

I L

T

R

E

N

U

M

E

R

I Q

U

E

f _

0

1

_

1

9

. e p

s

Figure

1.31 Filtre numrique : le signaux d'entre u(t) et sortie y(t) sont analogiques, seul le traitement est numrique (chier source).

1.2 1 u(t), u(k), y(t) 0.8 0.6 0.4 0.2 0 0 1 2 3

Rponse indicielle dun filtre numrique

4

5

6

7

8

9

10

1.2 1 u(t), u(k), y(t) 0.8 0.6 0.4 0.2 0 0 1 2 3 4 5 t [s], k 6 7 8 9 10


Figure 1.32 Rponses indicielles du ltre numrique de la gure 1.31 : selon

l'instant d'application du signal d'entre u(t) ltrer, la rponse (analogique) y(t) pourra tre dirente (chier source).

Chapitre 1, v.1.7

48


HEIG-VD


1.5

Rponse indicielle dun systme de rgulation automatique rponse pile

1

y(k) 0.5 0 0

1

2

3

4

5 k

6

7

8

9

10


Figure 1.33 Systme asservi par un rgulateur rponse pile

(chier source).

3. En s'astreignant analyser les systmes numriques en tant que tels, sans toujours vouloir leur trouver des quivalents analogiques, on rentabilise l'investissement du processeur en exploitant au mieux le potentiel numrique qu'il ore. Qui plus est, de nouveaux algorithmes de rgulation, purement numriques, peuvent tre dvelopps : c'est par exemple le cas du rgulateur rponse pile (gure 3). On observe que la grandeur rgle atteint la consigne exactement aprs deux priodes d'chantillonnage, comportement sans quivalent analogique.

Chapitre 1, v.1.7

49


HEIG-VD

Rgulation numrique (REN)Poursuite sans dphasage dune consigne sinusodale (rgula teur RST)

1.5

1

Grandeur rgle

0.5 Consigne

0

0.5

1

1.5

0

0.005

0.01

0.015 t [s]

0.02

0.025

0.03

Figure 1.34 Poursuite d'une consigne sinusodale sans erreur

(chier source).

Un autre exemple est celui de la poursuite, sans dphasage et donc sans erreur, d'une consigne sinusodale (gure 1.34).

Chapitre 1, v.1.7

50


HEIG-VD


1.4 D=23.1788% 1.2

Rponse indicielle

1yInf=1

0.8 y(t) 0.6Tm=1.3[s]

0.4

0.2T90% T10% Tdep

Treg+/5%=6.2[s]

0

0

2

4

6 t [s]

8

10

12


Figure 1.35 Rponse indicielle en boucle ferme avec rgulateur analogiquepour eectuer le choix de la priode d'chantillonnage h (chier source).

1.6 Une premire procdure de synthseOn propose ici une premire mthode de synthse, fort utilise en pratique et simple appliquer puisqu'elle ne ncessite presque aucune connaissance des systmes chantillonns. Mise en oeuvre au laboratoire de rgulation automatique ds le dbut du semestre d't, cette mthode est dj prsente en introduction de ce cours, dans le but de faciliter la comprhension de phnomnes particuliers qui seront observs. La mthode consiste remplacer un systme de rgulation numrique par un systme analogique quivalent. Cette quivalence est obtenue par le biais d'un retard pur insr dans la boucle.

1.6.1 Hypothses concernant la priode d'chantillonnagehL'application de la mthode propose ne donne des rsultats satisfaisants que si la priode d'chantillonnage h est petite par rapport au temps de monte de la grandeur rgle y(t). Comme ordre de grandeur, h doit tre li la dure de rglage Treg par la relation

N=Chapitre 1, v.1.7

Treg = 4 . . . 10 h 51MEE \cours_rn.tex 9 juin 2011

HEIG-VDr e t a r d d e d n l a m t h n o

Rgulation numrique (REN)t e m n p v s d e d e t e m p s d e m o n t e d u t

t e m

p

s

d

e

c a l c u

l

c o

e r s i o

n

D

/ A

r e c o

s t r u

c t i o

f i l t r e

a n

t i - r e p

l i e m

e n

w

( k


u

( k

)

D A

u

( t )S

Y R E

S G

T A

E L E

M R

EF R E P

A L

I L N

T T

R M

I E

I -

E E N T

y

( t )

y

( k

)

D

Ay ( t )

t e m A u n

/ D

p ,

s y

d p

p

r c d

t e m

c o s t

e

c o d m e p

n m

r i s c o

v

e r s i o a i n n v

n

a n

l a

e r s i o

t i e n

f _

0

1

_

2

0

. e p

s

n

Figure

1.36 Inventaire des retards d'un systme de rgulation numrique (chier source).

indiquant que 5 11 chantillons (gure 1.35 page ci-contre) doivent tre mesurs lors de l'tablissement de y(t). Dans la rgle, on choisira plutt 10 que 5. Dans cette relation, Treg est la dure de rglage du systme asservi, i.e. la dure ncessaire pour que y(t) passe de 0% 5% de sa valeur nale, et N est le nombre de priodes d'chantillonnage mesures pendant Treg . Dans la plupart des cas, c'est le temps de monte de la rponse indicielle en boucle ferme qui est le plus faible, les contraintes sur la dure de rglage provoquant souvent une diminution considrable de Treg par suite d'une contreraction gain dynamique lev.

1.6.2 Inventaire des retardsPar comparaison avec une boucle rgulation analogique, un systme de rgulation numrique possde une srie de retards incontournables (gure 1.36). En rappelant ce qui a t dit au 1.4 page 37, on relve l'existence de retards dus au ltre anti-repliement (voir chap.2), aux conversions A/D et D/A, au temps de calcul et au principe de reconstruction du signal analogique u(t) partir de u(k). En pratique, seuls ces deux derniers sont importants.

Retard d au ltre anti-repliementCe ltre tant par nature ralis analogiquement (voir chap.2), sa fonction de transfert doit tre incorpore celle du reste de la boucle analogique (amplicaChapitre 1, v.1.7

52


HEIG-VD


teur de puissance, actionneur, systme, capteur, etc). Si la priode d'chantillonnage est choisie selon les indications du 1.6.1 page 50, l'eet de ce ltre peut souvent tre nglig.

Retards dus aux conversions (TconvAD et TconvDA )Les temps de conversion A/D et D/A, TconvAD et TconvDA peuvent tre souvent ngligs, se montant des valeurs de l'ordre de

h h ... 100 10On doit nanmoins vrier cette hypothse dans chaque cas.

Retard d au temps de calcul (Tcal )Le temps de calcul Tcal dpend bien sr de la vitesse du processeur et de la complexit du rgulateur. Il est dicile de citer un chire, mais compte tenu des rexions du 1.4.1 page 37, un temps de calcul de l'ordre d'une demi-priode d'chantillonnage semble tre un maximum :

Tcal 3 . . . 6 h. Il est en particulier de 10% et 5% aprs respectivement 3 et 6 chantillons. Une relativement bonne approximation causale du ltre de Shannon consisterait donc retarder son eet d'environ 6 priodes d'chantillonnage (gure 2.19 page suivante), en prenant ainsi en compte les valeurs u[k] u[k+6] pour (avant de) produire ua (t) [4]. On devine immdiatement l'inadquation de cette mthode aux exigences de minimisation des retards dans tout systme contreChapitre 2, v.1.3

85


HEIG-VD


ractionn. Le retard pur de 6 priodes d'chantillonnage est catastrophique sur le plan de la stabilit de l'installation en boucle ferme. Celle-ci ne pourra tre rendue stable qu'en sacriant les exigences de rapidit et de prcision, le dilemme stabilit-prcision se manifestant en rgulation numrique de la mme manire qu'en rgulation analogique !1 Filtre passebas idal : rponse impoulsionnelle

cours_rn

Documents