capacitor mos 2 - regimes de polarização - parte 3
TRANSCRIPT
![Page 1: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/1.jpg)
Capacitor MOS 2
Regiane Ragi
Regimes de polarização
PARTE 3
![Page 2: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/2.jpg)
2
Após ter estudado o capacitor MOS na acumulação e na depleção, nesta
apresentação, vamos estudar o capacitor MOS no regime de inversão
![Page 3: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/3.jpg)
3
Inversão
![Page 4: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/4.jpg)
4
Se agora, aumentarmos ainda mais a tensão de gate Vg, tornando-a cada vez mais e mais positiva, acima da tensão de threshold, VT, chegaremos a uma situação
+
+
++
+
+
+
--
--
-
-
-
-
S
-+VG
+
+
++
+
++
------
-
-
-
-
+
-
-
-------
-
--- SiO2 (óxido)
Silício tipo-p
Silício tipo-n
Gate
SubstratoS
++ Lacunas móveis- Aceitadores fixos- Elétrons móveis
-
![Page 5: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/5.jpg)
5
em que só existirão aceitadores ionizados e praticamente nenhum portador majoritário, no caso lacunas.
+
+
++
+
+
+
--
--
-
-
-
-
S
-+VG
+
+
++
+
++
------
-
-
-
-
+
-
-
-------
-
--- SiO2 (óxido)
Silício tipo-p
Silício tipo-n
Gate
SubstratoS
++ Lacunas móveis- Aceitadores fixos- Elétrons móveis
-
![Page 6: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/6.jpg)
6
+
+
++
+
+
+
--
--
-
-
-
-
S
-+VG
+
+
++
+
++
------
-
-
-
-
+
-
-
-------
-
---
Elétrons, portadores minoritários, começam a aparecer em grande quantidade sob a região do gate, e linhas de campo elétrico adicionais terminam nesses novos elétrons.
SiO2 (óxido)
Silício tipo-p
Silício tipo-n
Gate
SubstratoS
++ Lacunas móveis- Aceitadores fixos- Elétrons móveis
-
![Page 7: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/7.jpg)
7
E surge uma camada de inversão de elétrons sob o gate, a qual pode conectar as duas regiões tipo-n de um MOSFET completo.
+
+
++
+
+
+
--
--
-
-
-
-
S
-+VG
+
+
++
+
++
------
-
---
+
-
SiO2 (óxido)
Silício tipo-p
Silício tipo-n
Gate
SubstratoS
++ Lacunas móveis- Aceitadores fixos- Elétrons móveis
-
![Page 8: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/8.jpg)
8
Vamos em seguida, discutir o diagrama de banda de energia na inversão.
![Page 9: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/9.jpg)
9
Quando a tensão no gate for maior do que a tensão de threshold, VG > Vt, surge uma camada de inversão de elétrons sob o gate, a qual podemos visualizar no diagrama de banda de energia através do
EFM
EFSM
EV
EC
qVg
M O S
qVox
![Page 10: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/10.jpg)
10
encurvamento da banda próximo à interface, e o nível de Fermi no metal abaixa ainda mais, com relação ao diagrama apresentado para a condição de threshold.
EFM
EFSM
EV
EC
qVg
M O S
qVox
![Page 11: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/11.jpg)
11
Como VG é positivo, as bandas de energia, no semicondutor e no óxido, exibem uma inclinação ascendente.
EFM
EFSM
EV
EC
qVg
M O S
qVox
![Page 12: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/12.jpg)
12
A camada de inversão é preenchida com elétrons.
![Page 13: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/13.jpg)
13
A densidade de carga na inversão é representada pela quantidade Qinv (C/cm2).
![Page 14: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/14.jpg)
14
Na inversão, qψs, o encurvamento da banda, não aumenta além de 2ψB, permanecendo constante.
qψs
EFM
EFSM
EV
EC
qVg
M O S
qVox
![Page 15: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/15.jpg)
15
Se ψs não aumenta, a largura da região de depleção
Também não aumenta.
![Page 16: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/16.jpg)
16
Isto significa que, a largura da região de depleção alcançou um valor máximo.
![Page 17: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/17.jpg)
17
A tensão no gate é dada pela equação geral
![Page 18: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/18.jpg)
18
A tensão através do óxido é obtida através da equação
![Page 19: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/19.jpg)
19
A tensão no óxido é obtida através da equação
Qsub é toda a carga que pode ser encontrada no substrato, incluindo agora, a carga de inversão.
![Page 20: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/20.jpg)
20
Então,
![Page 21: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/21.jpg)
21
A carga de depleção corresponde à carga devido a largura máxima da região de depleção, que é negativa, porque é devido à íons aceitadores negativos.
![Page 22: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/22.jpg)
22
Conhecendo-se a carga de depleção Wdep e Vox, podemos escrever a partir da equação geral
![Page 23: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/23.jpg)
23
Note que, a primeira parte da equação acima corresponde exatamente à tensão de limiar (tensão de threshold)
![Page 24: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/24.jpg)
24
Então, podemos escrever
![Page 25: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/25.jpg)
25
... E a partir disso, podemos escrever a carga de inversão.
![Page 26: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/26.jpg)
26
Esta equação nos conta que, o capacitor MOS sob forte inversão comporta-se como um capacitor, com um deslocamento Vt.
![Page 27: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/27.jpg)
27
Em Vg= Vt, a carga de inversão
![Page 28: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/28.jpg)
28
qψs
EFM
EFSM
EV
EC
qVg
M O S
qVox
Podemos admitir que elétrons aparecerão na camada de inversão, sempre que a proximidade entre Ec e Ef , na interface, sugerem a sua presença.
![Page 29: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/29.jpg)
29
No entanto, poderíamos fazer a seguinte pergunta:
![Page 30: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/30.jpg)
30
De onde vem esses elétrons do canal de inversão ?
![Page 31: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/31.jpg)
31
Sabemos que no MOSFET de canal-n, com o substrato tipo-p não existe doadores no material.
![Page 32: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/32.jpg)
32
Então pode nos parecer um pouco confuso o aparecimento desse canal de inversão.
![Page 33: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/33.jpg)
33
Uma forma de explicarmos esses elétrons é através do fenômeno de geração térmica.
![Page 34: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/34.jpg)
34
Lembre-se que, em semicondutores, há sempre alguns pares elétron-lacuna sendo gerados por excitação térmica em qualquer instante.
![Page 35: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/35.jpg)
35
Elétrons são criados na região de depleção, são capturados pelo campo elétrico, e são varridos até a extremidade do gate.
![Page 36: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/36.jpg)
36
Além disso, em um dispositivo MOS real existem duas regiões tipo-n, e seria relativamente fácil para elétrons de uma região, ou de ambas, "cair" no poço de potencial sob o gate, e criar uma camada de inversão de elétrons.
![Page 37: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/37.jpg)
37
Em resumo, nesta situação, dizemos que no dispositivo formou-se uma camada de inversão de elétrons sob o gate, e esta camada de elétrons conecta as duas regiões tipo-n do dispositivo, e é responsável pelo fenômeno de condução de corrente no MOSFET.
![Page 38: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/38.jpg)
38
Em outras palavras, os elétrons de inversão são fornecidos pelas junções n+ do MOSFET.
substrato tipo-p
tipo-n+ tipo-n+
MetalÓxido
Semicondutor
![Page 39: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/39.jpg)
39
A camada de inversão pode ser visualizada como uma camada n muito fina, consequentemente, o termo inversão, refere-se à inversão do tipo de condutividade da superfície.
substrato tipo-p
tipo-n+ tipo-n+
MetalÓxido
Semicondutor
![Page 40: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/40.jpg)
40
O transistor MOS como mostrado abaixo é uma estrutura mais versátil para se estudar o sistema MOS do que o capacitor MOS.
substrato tipo-p
tipo-n+ tipo-n+
substrato tipo-p
tipo-n+ tipo-n+
substrato tipo-p
tipo-n+ tipo-n+
Vg Vg > Vt Vg > Vt
- - - - - -
![Page 41: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/41.jpg)
41
O comportamento da superfície de inversão é melhor compreendido, considerando-se a junção p-n de reserva do capacitor MOS, para suprir a carga de inversão.
substrato tipo-p
tipo-n+ tipo-n+
substrato tipo-p
tipo-n+ tipo-n+
substrato tipo-p
tipo-n+ tipo-n+
Vg Vg > Vt Vg > Vt
- - - - - -
![Page 42: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/42.jpg)
42
... E pode ser pensada também como uma camada fina tipo-n.
substrato tipo-p
tipo-n+ tipo-n+
substrato tipo-p
tipo-n+ tipo-n+
substrato tipo-p
tipo-n+ tipo-n+
Vg Vg > Vt Vg > Vt
- - - - - -
![Page 43: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/43.jpg)
43
Escolha de Vt e do tipo de dopagem
![Page 44: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/44.jpg)
44
O transistor de substrato tipo-p opera em um circuito
integrado com Vg oscilando (swinging) entre zero e
uma tensão de alimentação positiva.
![Page 45: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/45.jpg)
45
Para tornar o projeto de circuito mais fácil, é rotineiro definir Vt em um valor positivo pequeno, por exemplo, 0.4 V, de modo que, em Vg = 0, o transistor não tenha nenhuma camada de inversão, e corrente não flua entre as duas regiões tipo n+.
![Page 46: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/46.jpg)
46
Um transistor que não conduz corrente em Vg = 0 é chamado em inglês de
ENHANCEMENT TYPE DEVICE
ou dispositivo do tipo enriquecimento ou intensificação,
Termos usuais na literatura científica brasileira.
![Page 47: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/47.jpg)
47
O valor de Vt pode então ser obtido com um gate n+ e uma conveniente concentração de dopagem Na no substrato, simplesmente usando-se a equação obtida
![Page 48: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/48.jpg)
48
Se o dispositivo de substrato tipo-p fosse pareado com um gate tipo p+, Vt seria muito grande, acima de 1 V, e necessitaria de uma alta tensão de alimentação.
![Page 49: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/49.jpg)
49
O que levaria a um grande consumo de energia e muita geração térmica.
![Page 50: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/50.jpg)
50
Analogamente, um substrato tipo-n é rotineiramente pareado com um gate p+.
![Page 51: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/51.jpg)
51
Em resumo,
i. um corpo ou substrato tipo-p é rotineiramente pareado com um gate tipo n+ para se obter uma
pequena tensão de threshold positiva, e
ii. um corpo ou substrato tipo-n é rotineiramente pareado com um gate tipo p+ para se obter uma
pequena tensão de threshold negativa.
![Page 52: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/52.jpg)
52
Outras combinações de gate-substrato são quase sempre nunca encontrados.
![Page 53: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/53.jpg)
53
Revisão
![Page 54: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/54.jpg)
Regimes de operação no MOS - Revisão
As condições de operação no MOS dependem do potencial VG aplicado ao contato de metal com respeito ao nível de Fermi do semicondutor aterrado
MetalÓxido
SemicondutorVG
Nota: Sempre em nossas apresentações, chamamos de Metal o eletrodo de gate, que
pode ser metal, ou silício policristalino.
54
![Page 55: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/55.jpg)
Regimes de operação no MOS
Para entendermos os diferentes modos de polarização de um MOS nós consideramos três faixas de tensão:
55
![Page 56: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/56.jpg)
Regimes de operação no MOS
Para entendermos os diferentes modos de polarização de um MOS nós consideramos três faixas de tensão:
Esses regimes são chamados:
• Abaixo da tensão de flat-band, Vfb
• Entre Vfb e Vt,
• E maiores que Vt.
VG < Vfb
Vfb < VG < Vt
VG > Vt
Vfb Vt
Acumulação Depleção Inversão
56
![Page 57: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/57.jpg)
Acumulação
Ocorre quando se aplica uma tensão VG < Vfb.
Neste caso, apenas uma pequena quantidade de
encurvamento de banda no semicondutor, ψs, é necessária para acumular a carga de acumulação, de modo que quase toda a variação de potencial encontra-se dentro do óxido, Vox = VG.
Vfb Vt
Acumulação Depleção Inversão
57
![Page 58: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/58.jpg)
Depleção
Ocorre quando se aplica uma tensão Vfb < VG < Vt.
Em geral, as cargas móveis no semicondutor são empurradas pela tensão no gate, e uma região de depleção se forma no semicondutor, se estendendo desde a interface óxido-semicondutor até uma largura Wdep dentro do semicondutor.
Vfb Vt
Acumulação Depleção Inversão
Wdep
58
![Page 59: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/59.jpg)
Inversão
Ocorre quando se aplica uma tensão VG > Vt.
Quando há um aumento adicional na tensão de gate os portadores minoritários excedem os portadores majoritários e dizemos que o MOS está operando no regime de inversão.
Vfb Vt
Acumulação Depleção Inversão
Wdep
59
![Page 60: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/60.jpg)
Regimes de operação no MOS
Vfb Vt
Acumulação Depleção Inversão
GATE ÓXIDO SUBSTRATO Tipo-p
EFM
EFSM
EV
EC
M O S
qVg < qVfb
qVox
qψs
χSiO2
ϕM
EFM
EFSM
EV
EC
ϕsχSi
M O S
E0
qVg = qVfb
EFM
EFSM
EV
EC
qVg
M O S
qVox
EFM
EFSM
EV
EC
qVg
M O S
qVox
AcumulaçãoVG < Vfb
Flat-bandVG = Vfb
DepleçãoVfb < VG < Vt
InversãoVG > Vt
60
![Page 61: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/61.jpg)
Usando-se considerações de polarização análogas ao de um MOS de substrato tipo-p, obtenha também o diagrama de banda de energia do MOS de substrato tipo-n para cada regime de polarização.
GATE ÓXIDO SUBSTRATO Tipo-n
Exercício
61
![Page 62: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/62.jpg)
62
Em seguida, tendo já estudado em detalhes os regimes de polarização do capacitor MOS, na próxima apresentação, iremos estudar a característica C-V do MOS.
![Page 63: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/63.jpg)
63
Referências
![Page 64: Capacitor MOS 2 - Regimes de Polarização - Parte 3](https://reader033.vdocuments.site/reader033/viewer/2022051507/58a7a25e1a28ab03128b552b/html5/thumbnails/64.jpg)
64
http://www.eecs.berkeley.edu/~hu/Chenming-Hu_ch5.pdf
https://engineering.purdue.edu/~ee606/downloads/T5.PDF
https://cnx.org/contents/uypBDhNi@2/Basic-MOS-Structure