introducción a verilog - sistemas digitales...

Introducción a Verilog

Carlos A. Fajardo

cafajar@uis.edu.co

UIS - Sistemas Digitales Actualizado 29/03/2017

Verilog + FPGAs

carlos.fajardo@unad.edu.co

Lenguajes de Descripción de Hardware

• Netlist: conjunto de instrucciones que indican el interconexionado entre los componentes de un diseño (lista de conexiones).

• HDL: Estos lenguajes permitieron solucionar el problema de describir un circuito NO por sus conexiones (Netlist) sino más bien por su funcionamiento.

UIS - Sistemas Digitales

HOLA MUNDO EN VERILOG: COMPUERTA AND

Verilog Hola Mundo

Compuerta AND

Descripción en Verilog

Hola_mundo

Comentarios en Verilog

• Los comentarios son ignorados por el compilador.

• Para una sola línea se usa //

Comentarios en Verilog

• Para varias líneas se usa /* bla bla bla */

Verilog Hola Mundo

Este es un comentario

Nombre del módulo

Entradas y salida

Diseño, funcionamiento

del módulo.

Verilog Hola Mundo

Asignación continua: assing

• Es la forma más sencilla de crear circuitos combinacionales.

– assing F = A | B; // A or B

– assing F = A & B; // A and B

– assing F = ~A; // not A

Verilog Hola Mundo

Entradas a la derecha

UNICAMENTE

Verilog Hola Mundo

UIS - Sistemas Digitales Salidas a la izquierda

UNICAMENTE

Verilog es un lenguaje concurrente

• En un programa en C las sentencias se ejecutan secuencialmente.

• En una descripción en Verilog, cada sentencia puede verse como un parte de un circuito.

• Todas las partes están trabajando en paralelo.

Verilog es un lenguaje concurrente

El uso de señales (wire)

f= (a or b) and b

El uso de señales (wire)

La declaración de la señal tipo wire en la línea 8, NO es obligatoria,

pero NO utilizarla puede generar errores de diseño.

En este curso siempre se harán las declaraciones de señales.

Archivo de simulación

Combinacional_1

Archivo de simulación

Creación del módulo

de simulación

Creación de las señales

de interconexión

Instanciación del módulo

Creación del bloque Initial

Valores iniciales

Estímulos de la simulación

Creación del bloque Initial

Fin del módulo

IDENTIFICADORES EN VERILOG: NOMBRES DE ENTRADAS, SALIDAS, MÓDULOS.

Nombres o identificadores válidos

• Letras, números, guion bajo (_) y el signo $.

• El primer carácter debe ser una letra o un guion bajo.

• Verilog ES sensible a mayúsculas y minúsculas (Salida1 ≠ SALIDA1 ≠ sALIDa1 ≠ SaLiDa1 ).

¿Cuáles son válidos?

1. entrada1

2. sal#2

3. Salida_

4. 7seg

5. Seg-7

6. salida_1

7. mem_dir_1

8. Salida 1

¿Cuáles son válidos?

1. entrada1

2. sal#2

3. Salida_

4. 7seg

5. Seg-7

6. salida_1

7. mem_dir_1

8. Salida 1

TIPOS DE DATOS

Cuatro tipos de valores

• 0 : Cero lógico • 1 : Uno lógico • z : Alta impedancia • x : Valor desconocido

¿Dónde puedo aprender más?

UIS - Sistemas Digitales 26

FPGA PROTOTYPING BY VERILOG EXAMPLES

Chapter 1

Author: Pong P. Chu.

FIN UIS - Sistemas Digitales

introducción a verilog - sistemas digitales...

Documents

netlist nvvault

taiyo yuden component library for cadence pspice4 step 1....

united states - netlist

guardian net layout netlist extractor

extensible fpga framework (efw) for hitech global htg-k800...

analyzing designs with quartus ii netlist viewers, quartus...

vhdl,verilog and advanced verilog

verilog fundamentals verilog 1 -...

enabling netlist driven layout with standard cells

lecture 5. netlist grammar (brief) & parser implementation

a verilog primer -...

a deterministic flow - deepchip• hard-macro insertion •...

netlist decomposition and candidate generation …

tutorial on simulation using modelsim · 1. functional...

verilog – sequential logic - worcester polytechnic...

cs 250 vlsi system design lecture 10 design...

verilog hardware description language (verilog hdl)

netlist board decision '537 patent

a netlist debug tool - nandigits.com · a netlist debug...

verilog - rwth aachen...