gecko3 - new generation of the microlab hw/sw co-design ...€¦ · gecko 3 system-on-chip...
Post on 30-Jun-2020
0 Views
Preview:
TRANSCRIPT
Gecko3New generation of the Microlab HW/SW
co-design Platform
Student: Christoph ZimmermannDozent: Marcel Jacomet
28. Juli 2006
Abstract
The goal of this term work was to develop a new generation of the Gecko system. The Geckois a develpment system based on an FPGA for system-on-chip, VLSI designs and educationalpurpose. The Gecko2 was developed in 2001. Meanwhile the requirements have risen andnew ideas indicate that it’s time for a new generation. The new generation includes a widerconcept then the old one, it is now a multi-module system with great flexibility containinga new FPGA board, the Gecko3, and a fast ARM based processor board, the Colibri. Thisconcept fulfills the requirements for a scalable system from a simple educational system, incombination with a robotic module the so called eBot, to high speed systems for imagepro-cessing, telecom and signalprocessing applications.
The actualy planed features for the Gecko3 board:
• FPGA with 1.5 Mio gates
• USB 2.0 interface
• Enough RAM and Flash to support Linux
• Ethernet interface
• Small, as size range of a credit card
• Compatible with IP-Cores included in the Xilinx EDK and from Opencores.org
In my term work I developed the new system concept. Aditional modules are possiblebecause the system is flexible. I evaluated most of the necessary parts and planed thepowerrequirements of the whole system. I also discuss the next steps and the open questionsin the project.
In the diplom work I hope we can achieve a functional Gecko3 board with a referenceimplementation for it.
This work was gripping for me and I learned a lot about system designs, the requirementsof high speed designs and using the CAD program Protel.
Project Report Christoph i
Inhaltsverzeichnis
Abbildungsverzeichnis iv
Tabellenverzeichnis v
1. Uberblick 11.1. Ziele der Gecko Plattform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.2. Der Vorganger: Gecko2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.3. Die neue Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2. Projekt Gecko3 42.1. Aufgabenstellung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.2. Projektverlauf . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.3. Anforderungen Gecko3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3. Entwicklung Gecko3 63.1. Funktionsubersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63.2. FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63.3. USB Interface, FPGA Konfiguration . . . . . . . . . . . . . . . . . . . . . . . 7
3.3.1. SPI Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73.3.2. Speisung per USB Kabel . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.4. RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83.4.1. DDR vs. SDR SDRAM . . . . . . . . . . . . . . . . . . . . . . . . . . 93.4.2. Simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3.5. Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103.6. Ethernet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103.7. JTAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103.8. Nordic RF Modem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113.9. LEDs, Taster, Schalter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113.10. I/O-Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113.11. Spannungsversorgung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4. Ausblick 134.1. Offene Fragen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134.2. Weiteres Vorgehen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
5. Schlusskapitel 15
A. Definition der Verbindung des FPGAs mit dem EZ-USB Chip 17
Project Report Christoph ii
Inhaltsverzeichnis
B. Leistungsanforderungen 19B.1. Leistungsanforderung FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . 19B.2. Leistungsanforderung gesamt System . . . . . . . . . . . . . . . . . . . . . . . 19B.3. Auslegung des 1.2 V DC/DC Wandlers . . . . . . . . . . . . . . . . . . . . . . 21
C. Schema 23
D. Grobe Grossenplanung der PCBs 38
Literaturverzeichnis 39
Project Report Christoph iii
Abbildungsverzeichnis
1.1. Blockdiagramm des neuen gesamt Systems (Grundmodule) . . . . . . . . . . 21.2. Aufbau des geplanten eBots (Vollausbau) . . . . . . . . . . . . . . . . . . . . 3
3.1. Blockdiagramm des Gecko3 Moduls . . . . . . . . . . . . . . . . . . . . . . . . 6
C.1. Blockdiagramm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24C.2. FPGA Blockdiagramm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25C.3. Erster Teil des FPGAs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26C.4. Zweiter Teil des FPGAs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27C.5. FPGA Konfiguration und Spannungsversorgung . . . . . . . . . . . . . . . . . 28C.6. DDR SDRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29C.7. paralleles NOR Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30C.8. USB 2.0 und FPGA Boot System . . . . . . . . . . . . . . . . . . . . . . . . . 31C.9. Ethernet PHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32C.10.Schalter, Taster und LEDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33C.11.Erweiterungsbus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34C.12.Spannungsversorgung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35C.13.JTAG Anschluss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36C.14.Nordic RF Modem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
D.1. Planung Gecko3 PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38D.2. Planung Colibri PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Project Report Christoph iv
Tabellenverzeichnis
3.1. Vergleich SDR & DDR SDRAMs . . . . . . . . . . . . . . . . . . . . . . . . . 9
A.1. Definition der Verbindung zwischen FPGA und EZ-USB FX2 Chip . . . . . . 18
B.1. Powerdesign Microlab Robot . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Project Report Christoph Zimmermann v
1. Uberblick
Dieses Kapitel dient dazu, dem Leser einen Uberblick uber das ganze Projekt und der Vorge-schichte zu geben. Im darauf folgenden Kapitel werde ich detaillierter auf das Projekt Gecko3und meine Semesterarbeit eingehen und im Kapitel 3 auf die einzelnen Hardwareblocke.
1.1. Ziele der Gecko Plattform
Wie der Titel dieser Arbeit andeutet handelt es sich bei diesem Projekt nicht um eineneu Entwicklung, sondern die konsequente weiterfuhrung des bestehenden Gecko Konzepts.Dieses Konzept beinhaltet eine universell einsetzbare Hardware Plattform, hauptsachlichbestehend aus einem FPGA, die es ermglicht in kurzer Zeit Projekte aus dem Gebiet VLSIoder SoC (System on Chip) zu realisieren und zu testen und auch zur Ausbildung vonStudenten in den Fachern Digitaltechnik (Stichwort VHDL) und VLSI Design. Zu diesemZweck existiert ein einfaches Robotermodell (genannt eBot, educational Robot), das es denStudenten erlaubt die Theorie praktisch zu vertiefen.
Bei Semester- und Diplomarbeiten erlaubt es dieses Konzept, dass sich die Studenten aufdie eigenen Projektziele konzentrieren konnen, da die ganze “Intelligenz” schon auf demGecko Modul vorhanden ist und nicht jedesmal neu erstellt werden muss und so nur nochdie applikationsspezifischen Komponenten hinzugefgt werden mussen (Typischerweise Sen-sor/Aktor Interface, Schnittstellen, Leistungsstufen etc.).
1.2. Der Vorganger: Gecko2
Gecko2 folgte kurz nach der Entwicklung des ersten Gecko Moduls und unterscheidet sichdavon hauptsachlich durch die zusatzliche USB 1.1 Schnittstelle, uber die es moglich ist denFPGA zu konfigurieren, Daten mit dem PC auszutauschen und das Modul mit Spannung zuversorgen. Die Entwicklung dieses Moduls begann im Jahr 2001. Das Gecko2 Modul bietet:
• Xilinx Spartan2 FPGA mit 200K Gatter
• Xilinx Platform Flash zur FPGA Konfiguration
• Cypress EZ-USB Chip fur die USB Kommunikation
• Zwei 64 K x 16 Bit SRAM, eines wird als Programm ROM fur den PIC IP-Core ver-wendet (wird wahrend der Boot Phase mit Hilfe eines seriellen EEPROMs geladen.)
• Sechs LEDs und ein Taster zur freien Nutzung
• Zwei 64 Pin Stecker an denen Erweiterungen angeschlossen werden konnen
• Kompakte Abmessungen (86x86 mm)
Project Report Christoph 1
1. Uberblick
Die Moglichkeiten dieser Plattform sind vielfalltig. Es steht ein Microchip PIC16C5X oderPIC16C7X kompatibler Mikrocontroller als IP-Core zur verfugung, das ganze System kannuber die USB Schnittstelle programmiert werden und es konnen Daten mit dem Host PCausgetauscht werden. Des weiteren existiert eine Anbindung an Matlab bzw. Simulink.
1.3. Die neue Generation
Der Nachfolger, Gecko3, ist eine Weiterentwicklung des bestehenden Konzeptes. Was zumeinen die Moglichkeit bietet auf bestehende Komponenten bzw. Software zuruck zu greifenaber auf der anderen Seite auch bedingt, dass das neue System in vielen Teilen kompatibelzum Voranger gestaltet werden muss. Im Unterschied zum Gecko2 ist der Gecko3 in einemgrosseren Systemkonzept eingebunden, dass noch weitere, in Planung befindliche, Hardwa-remodule beinhaltet.
Das Systemkonzept erlaubt es durch die verschiedenen Module und die Skalierbarkeitdie ganze Anforderungsbreite, von der einfachen Unterrichtsplattform (Auch Facheruber-greiffend) bis zur Hochleistungsplattform im Bereich Bildverarbeitung, Telekommunikation,Signalverarbeitung etc., zu erfullen. In der Abbildung 1.1 sind die verschiedenen Module dar-gestellt. Wie man sehen kann ist das Gecko3 nicht das einzige “intelligente” Modul, sondernes kann im Austausch oder gemeinsam mit dem Colibri Modul betrieben werden.
Application Board
Colibri StackboardGecko3 FPGA Modul
Power Board/Robot Chassis
Applicationspecific Interfaces and Functional Parts
MotorsWheels
Motor-drivers
Encoder
LiPoBattery
DC/DC Converter & Battery Charger
PowerSupply
(external)
Jtag
EZ-USBXilinx FPGA
Spartan3EEPROM
DDRSDRAM
NordicRF Modem DC/DC
Converter
EthernetPHY
Buttons& LEDs
Antenna(external)
RJ45 & Magnetics(external)
I/O Connector(Stackable)Mini USB
DC/DCConverter
ColibriXScaleModule
JTAG
USB HostUSB Client
(OTG)
AudioIn/Out
CF 1 Card Slot
VideoDAC
VGA
Analog In
RS232
RJ45 & Magnetics
EnvironmentSensors
Display &Touchscreen
(external)
ConfigFlash
Buttons& LEDs
Jtag
Version 0.5, zimmc5, 20.7.2006
Colibri I/O Board
NORFlash
Abbildung 1.1.: Blockdiagramm des neuen gesamt Systems (Grundmodule)
Project Report Christoph 2
1. Uberblick
Application Board
Colibri Arm Modul
Gecko3 FPGA Modul
Rechargable Battery
Power Board/Roboter Chassis 25
11
10
15
17
(63)
Version 0.5, zimmc5, 15.6.2006
87
Application Board
Colibri Arm Modul
Gecko3 FPGA Modul
Rechargable Battery
Power BoardRoboter Chassis
53
Abbildung 1.2.: Aufbau des geplanten eBots (Vollausbau)
Das Colibri ist ein komplettes Rechnermodul in der Grosse eines Notebook RAM Moduls, eswird von der Schweizer Firma Toradex angeboten. Das Colibri beinhaltet einen Intel XScaleProzessor mit 312 MHz (ARM Kompatibel), RAM, Flash, Ethernet, Audio, Video und di-versen weiteren Schnittstellen. Dieses Modul wird parallel zum Gecko3 in die bestehendenUnterrichtsplattformen fur die Bereiche Embeddedsystems und Echtzeitbetriebssysteme in-tegriert. Gleichzeitig erfolgt so eine Harmonisierung der Rechnerplattformen zwischen denStandorten Biel und Burgdorf.
Durch einen einheitlichen Systembus und gleiche Abmessungen, ungefahr halb so grosswie beim Gecko2, der Module ist es fur eine gegebene Problemstellung einfach sich dieMoglichkeit offen zu lassen, zwischen einer softwarezentrierten (Colibri) oder hardwarezen-trierten Plattform (Gecko3) auszuwahlen oder bei steigenden Anforderungen zusatzliche Mo-dule einzusetzen.
Das Konzept einer einheitlichen Hardwareplattform kann bei Bedarf noch erweitert werdenz. B. um ein DSP Modul, dass es erlauben wurde, Algorithmen in Software oder Hardwarezu implementieren und in der gleichen Applikation auszutesten.
Auch das Roboterchassis befindet sich zur Zeit in Entwicklung und soll den bestehendeneBot ersetzen. In der Abbildung 1.2 ist der geplante Aufbau des neuen eBot dargestellt.Dieser Aufbau entspricht dem Vollausbau eines eBot, im Minimum besteht der Roboter nuraus dem Chassis (mit Akku) und dem Gecko3 bzw. Colibri Modul.
Project Report Christoph 3
2. Projekt Gecko3
Im Rahmen meiner Semesterarbeit war es das ursprungliche Ziel das Gecko3 Modul zuEntwickeln. Dieses Ziel konnte nicht erreicht werden, da ich diese Semesterarbeit alleinebewaltigt habe und vorallem auch, weil zu Beginn der Arbeit das Konzept zuerst ausgear-beitet werden musste.
2.1. Aufgabenstellung
Die ursprungliche Aufgabenstellung lautete folgendermassen:
Gecko 3 System-on-Chip Hardware/Software Development Board (jmm5)
Goal of this project is to develop a new generation of the GECKO hardware/soft-ware co-design development board. Besides a large 1 million gate FPGA, theboard will contain a 32 bit RISC processor, probably an on board 0.85 inch harddisk, keyboard and display interface, a USB 2.0 and LAN interface, and later onan embedded (eCos or similar) operating system. (Lab internal project: 100%digital hardware, 0% software, Marcel Jacomet)
2.2. Projektverlauf
Das Konzept aus der Aufgabenstellung wurde schon bei der Besprechung am ersten Arbeits-tag abgeandert. Zu Beginn versuchte ich mir einen Uberblick ber das vorhandene System unddie in der Zwischenzeit entstandenen Bedurfnisse zu verschaffen. Danach begann ich mit derBauteilevaluation, die nicht streng sequentiell erfolgen kann, bedingt durch die verschiedenenAbhangigkeiten die die jeweiligen Komponenten untereinander haben.
Ca. in der funften Woche erfolgten dann die wirklich grossen Anderungen am Konzept,als beschlossen wurde, das Colibri Modul ins Konzept aufzunehmen. Dies erforderte mehrereDiskussionen, bis in etwa klar war, wie ein solches Multi-Modul System sinnvoll gestaltetwerden soll, welche Anderungen am Gecko3 Konzept notig sind und wie das Projekt weitergehen soll.
Danach wurde schnell klar, dass die angestrebten Dimensionen nicht mehr erreicht werdenkonnen und so musste die Leiterplatte des so genannten Colibri Stackboard, die InterfaceLeiterplatte die das Colibri Modul aufnimmt und mit dem Gecko3 I/O-Bus verbindet, ingroben Zugen geplant werden, da diese Leiterplatte die Masse des Gesamtsystems bestimmt.Da parallel an verschiedenen Teilen entwickelt wird, konnte diese Arbeit nicht ausserhalbder Semesterarbeit erfolgen. Im gleichen Schritt wurde auch der Gecko3 Print grob geplant,um abschatzen zu konnen, wieviel Platz die gewunschten Funktionen etwa benotigen. DiesePlanung benotigte mehrere Wochen, da zurerst diverse aufwandige Footprints erstellt werdenmussten und in einem fruhen Projektstadium diverse weniger kritische Bauteile selektiertwerden mussten, so z. B. die eingesetzten Schalter, Taster, LEDs und Stecker. Der Stecker
Project Report Christoph 4
2. Projekt Gecko3
fur den I/O-Bus ist zwar evaluiert, gezeichnet und wurde fur Messzwecke auch schon bestelltaber weder die Signale auf dem Stecker (und deren Anforderungen an Geschwindigkeit,Kontaktwiderstand etc.) noch die benotigen Pinzahlen sind bis jetzt bekannt. Das Resultatder Vorplanung ist im Anhang D abgebildet.
Ein wichtiges Thema zu dieser Zeit war auch der Aufbau der Spannungsversorgung und dieFrage was ein Modul von extern zur Verfugung hat und welche Anforderungen die einzelnenModule an die externe Versorgung haben.
In den verbleibenden Wochen erfolgte die Evaluation des eingesetzten nichtfluchtigen Spei-chers, die Schemaentwicklung weiterer Blocke und die Einfuhrung von Herrn Cati Ayhan indie Anforderungen der Spannungsversorgung. Er ist , Assistent im Microlab und entwickeltdie Elektronik auf dem Roboterchassis, Wie zu erwarten tauchten neue Abhangigkeiten bzw.Probleme auf. So musste ein Weg gefunden werden, wie die Software fur das USB Systementwickelt werden kann, da dem Chip im kleinsten Gehause die Debug Schnittstelle fehlt.
Die Entwicklung ist nicht Abgeschlossen und es werden wahrscheinlich weitere Uberra-schungen auftauchen bis das Schema fertig ist. Ein grosser Brocken ist die Definition desI/O-Bus da dies einen grossen Einfluss auf die zukunftigen Moglichkeiten des Gesamtsystemshat.
2.3. Anforderungen Gecko3
In diesem Abschnitt fasse ich die Anforderungen an das Gecko3 Modul zusammen, wie siezum jetzigen Zeitpunkt feststehen.
• Einfache Migration von Gecko2 Projekten
• FPGA mit grossem Gaterequivalent (≥ 1 Mio.)
• IP-Cores zur Peripherieansteuerung im Xilinx EDK enthalten oder auf Opencores.orgverfugbar
• Systemspannung 3.3 V
• Genugend RAM, so dass Linux lauffahig ist
• Nichtfluchtiger Speicher genugend gross um Linux zu Booten
• 32 Bit breiter Datenbus
• USB 2.0 statt 1.1 Schnittstelle
• Keine RS232 Schnittstelle mehr
• Ethernet Schnittstelle
• Schnittstelle mit hoher Bandbreite zwischen Colibri und Gecko3 bzw. zwischen zweiGecko3’s
• Funkschnittstelle mit Nordic Single-Chip RF Modem
• Abmessungen etwa wie eine Visitenkarte (53 x 85 mm)
• geringe Hohe, ca. 10mm
Project Report Christoph 5
3. Entwicklung Gecko3
In diesem Kapitel gehe ich detaillierter auf die Entwicklung der Hardware ein, was die Eva-luation der Komponenten, Festlegung der zu benutzenden Standards/Schnittstellen und teil-weise schon die Schemaentwicklung beinhaltet.
3.1. Funktionsubersicht
In der Graphik 3.1 bzw. im hirarchiehochsten Schema C.1 sind die einzelnen Funktions-blocke der Gecko3 Plattform dargestellt. Die folgenden Abschnitte beschreiben die einzelnenFunktionsblocke im Detail.
3.2. FPGA
Bei der Evaluation des FPGA stand von Anfang an fest, dass er vom Hersteller Xilinx kom-men muss, da vom Gecko2 her die ganze Entwicklungsumgebung dazu schon vorhanden istund die alten Projekte migrierbar sein sollten. Der nachste Schritt war, die Entscheidung zutreffen ob weiterhin die Spartan oder die leistungsfahigere Virtex Serie zum Einsatz kommt.
Gecko3 FPGA Modul
Jtag
EZ-USBXilinx FPGA
Spartan3EEPROM
DDRSDRAM
NordicRF Modem DC/DC
Converter
EthernetPHY
Buttons& LEDs
Antenna(external)
RJ45 & Magnetics(external)
Mini USB
ConfigFlash
NORFlash
I/O Connector(Stackable)
Abbildung 3.1.: Blockdiagramm des Gecko3 Moduls
Project Report Christoph 6
3. Entwicklung Gecko3
Die Entscheidung viel wieder auf die Spartan Serie, wegen ihres sehr guten Preis/LeistungsVerhltnisses und ihrer geringeren Leistungsaufnahme.
Die aktuellen Vertreter der Spartan Serie sind die in 90 nm Technologie hergestellten Spar-tan3 bzw. Spartan3e Chips. Die beiden Produkte sind sehr ahnlich, der Spartan3e basiertauf dem Spartan3 wurde aber in einzelnen Bereichen auf noch tiefere Kosten hin optimiert.So fehlt der 3e Serie das DCI Feature, “Digitally Controlled Impedance”, das es ermglichtdie Signalleitungen direkt auf dem FPGA korrekt zu terminieren ohne passive Komponentenauf der Leiterplatte, dies spart Platz und vereinfacht das Design schneller Systeme enorm.Der Hauptunterschied dieser beiden Serien liegt aber bei der Konfiguration, der Spartan3benutzt das gleiche System wie der vorganger Spartan2 und die Virtex Serie. Die 3e Seriedagegen bietet neue aber inkompatible Moglichkeiten. Ein Chip der 3e Serie braucht keinspezielles Xilinx Flash (sog. Platform Flash) mehr sondern kann normale SPI oder Paral-lel Flash Chips nutzen. Da auf dem Gecko Board sowieso der EZ-USB die Konfigurationubernimmt (siehe Kapitel 3.3) bringt das keine Vorteile bzw. verhindert dass die bestehendeSoftware zuerst migriert und erst in einem zweiten Schritt erweitert werden kann. Fur ande-re Stand-alone System bietet dieses neue Konfigurationsinferface interessante Moglichkeiten(nach zu lesen in [Gys06]). So viel die Entscheidung zu Gunsten der Spartan3 Serie, diegemass Auskunft des Distributors Silica direkt ab Lager Deutschland lieferbar ist.
3.3. USB Interface, FPGA Konfiguration
Die Projektbeschreibung forderte, dass das USB System vom Gecko2 auf den neuesten Standgebracht wird aber kompatibel bleiben soll. Eingesetzt wird also weiterhin ein EZ-USB Chipvon Cypress, dessen neueste Generation, genannt FX2LP, den USB 2.0 Standard unterstutztund somit eine max. Datenrate von 480 MBit/s bietet. Da diese Bandbreite mit dem internen8051 kompatiblen Mikroprozessor nicht bewaltigbar ist, besitzt der FX2LP zusatzlich nochein sog. GPIF (General Purpose Interface).
Dieses GPIF besteht aus einem programmierbaren Automaten (Finite State Mashine), deres erlaubt die Daten ohne Umweg vom USB System an die Zielhardware zu Ubertragen. DasProtokoll der Zielhardware wird dabei von der State Mashine abgearbeitet. Nahere Informa-tionen zu diesem GPIF sind der FX2 Dokumentation [Cyp03] oder der Semesterarbeit vonDaniel Schutz[Dan05] zu entnehmen.
Das Interface zwischen dem Spartan3 FPGA und dem FX2LP Chip entspricht vom Prinzipder dem Interface welches fur das Gecko2 System definiert wurde [Chi06]. Der Unterschiedbesteht darin, dass die Busbreite von 8 auf 16 Bit erweitert wurde und dass durch Limitierun-gen des FX2LP Chips die Handshake Signale nicht mehr Bidirektional sind. Das Bedeutet,dass sie je nach Zustand eine andere Funktion besitzen, statt dass sie je nach Zustand vomanderen Chip angesteuert werden. Das Interface und dessen Signale sind in der Tabelle A.1aufgelistet.
3.3.1. SPI Flash
Wie im Abschnitt 3.2 schon erwahnt wurde, ubernimmt der EZ-USB Chip die Konfigurationdes FPGAs. Dies ist grundsatzlich nicht neu, da schon auf dem Gecko2 per USB der FPGAkonfiguriert werden konnte. Nachteil dieser Losung ist, dass dies nur bei angeschlossenemHost Rechner moglich ist, damit ein Gecko2 Modul ohne PC seine Konfiguration laden kann,
Project Report Christoph 7
3. Entwicklung Gecko3
ist beim Gecko2 ein Xilinx Platform Flash erforderlich. Hier wurde das neue Design verein-heitlicht: Zur nicht fluchtigen Speicherung der FPGA Konfiguration dient neu ein seriellesFlash Memory (SPI Bus) und ersetzt somit das Platform Flash. Sobald das Gecko3 Moduleingeschaltet wird, beginnt der EZ-USB das serielle Flash auszulesen und konfiguriert denFPGA. Vorteil dieser Losung ist zum einen die Platzersparnis (da ein System zur Konfi-guration wegfallt) und zum Anderen kann so einfach zwischen mehreren Konfigurationsfilesgewechselt werden z. B. mit verschiedenen Funktionen oder verschiedenen Versionen. Alsweiterer Pluspunkt kommt hinzu, dass das Platform Flash das einzige Bauteil mit 1.8 VVersorgungsspannung gewesen ware, die somit entfallt.
Dazu ist ein SPI Flash mit ausreichender Grosse erforderlich, da bei einem FPGA mit1.5 Mio. Gatterequivalent 5.2MBit fur ein Konfigurationsfile benotigt werden. Die Wahlviel dabei auf ein SPI Flash von ST Microelectronics. Es ist lieferbar in verschiedenenGrossen von 1MBit bis hinauf zu 32 MBit, alle in einem SO-16 Gehause. Vorgesehen istein M25P16VMF6p mit 16 MBit, damit ist sicher genug Speicher fur zwei Konfigurationenvorhanden.
Das SPI Flash ist uber den Distributor Silica ab Lager lieferbar. Als Secondsource ist vonSpansion (ausgegliederte Flash Abteilung von AMD) ein pinkompatibles Bauteil mit derBezeichung 25FL016A lieferbar.
3.3.2. Speisung per USB Kabel
Wie dem Anhang B (Powerdesign) zu entnehmen ist, benotigt das System mehr Leistung alsgemass USB Spezifikation [Phi00] zur Verfugung steht (500 mA). Trotzdem soll es moglichsein die USB Spannung z. B. zum Laden eines Akkus zu nutzen.
Da im Gesamtsystem mehr als ein Modul eine USB Client Schnittstelle besitzten, musssichergestellt werden, dass der Strom nur in die USB Schnittstelle hineinfliessen kann undkein Strom in Richtung Host fliesst. Dies kann mit einer einfachen Diode-OR Schaltungerreicht werden. Zusatzlich ist es nach USB Spezifikation nur erlaubt den vollen Strom zubeziehen, nachdem dieser Bedarf beim USB Host angemeldet wurde, somit muss die USBSpeisung bis zu diesem Zeitpunkt von der Last getrennt bleiben.
Diese beiden Anforderungen konnen dank dem LTC4411 von Linear mit einem einzigenBauteil gelosst werden. Dieser Baustein vereint die Funktion eines Schalters und einer IdealenDiode, somit kann sogar der Spannungsabfall minimiert werden. Die Stromaufnahme ist mit40 µA sehr klein.
3.4. RAM
Das Evaluieren geeigneter RAM Bausteine war aufwandiger als zu Beginn angenommen wur-de. Ursprunglich waren statische RAMs (SRAM) vorgesehen. Es zeigte sich aber schnell, dassdamit die geforderte hohe Speicherdichte nur sehr schwer (hoher Preis, grosser Flachenbedarf)erreicht werden kann. Der Vorteil beim SRAM liegt ganz klar bei der einfacheren Ansteue-rung im Vergleich zu den dynamischen RAMs (DRAM) die jetzt eingesetzt werden. DRAMsbenotigen einen Memorycontroller der sicherstellt, dass die Daten regelmassig aufgefrischtwerden, da sie sonst verloren gehen. Entsprechende IP-Cores zur Ansteuerung aktuellerDRAMs sind sowohl im Lieferumfang des EDK als auch im Repertoire von Opencores.orgenthalten.
Project Report Christoph 8
3. Entwicklung Gecko3
Damit die Forderung nach einem 32 Bit Datenbus erfullt werden kann, ist es notig zweiChips einzusetzen, dabei wird normalerweise der Adressbus parallel fur beide Chips genutzt.In einer Diskussion mit Herr Jacomet zeigten sich Vorteile und vor allem eine gesteigerteFlexibilitat, wenn beide RAMs (mit 16 Bit breite) unabhangig angesteuert werden konnen.Bei Bedarf werden sie innerhalb des FPGAs zusammen geschaltet.
Diese Umstellung erforderte es, herauszufinden ob und wie bestehende Gecko2 Designs(Mit SRAMs) portiert werden konnen oder ob dazu trotzdem ein kleines SRAM erforder-lich ist. Gecko2 besitzt 1 MBit Speicher in zwei SRAM Chips, eines davon wird in vielenProjekten als “Programm ROM” fur den PIC Mikroprozessor benutzt, um dieses “ROM”beim Einschalten zu laden dient ein EEPROM mit 256 KBit Speicher. Da der PIC die-ses “ROM” direkt anspricht, muss fur dieses auf dem Gecko3 ein Ersatz bereitstehen,trotz fehlendem SRAM. Dies kann Problemlos mit den im Spartan3 verfugbaren BlockRAMs bewerkstelligt werden. Beim Spartan3 mit 1.5 Mio. Gatterequivalent sind 577 KBitverfugbar. Dazu wird im FPGA ein SRAM implementiert, was mit Hilfe des Tools XROM(http://www.e.kth.se/∼e93 daw/vhdl/) sehr einfach ist.
3.4.1. DDR vs. SDR SDRAM
Bei DRAMs mit hohen Speicherdichten stehen zur Zeit zwei verschiedene Typen zur Aus-wahl, das etwas altere SDR SDRAM (fruher nur SDRAM genannt) und das neuere DDRSDRAM. SDR bzw. DDR stehen fur single- bzw. double-data-rate, das bedeutet, dass dieDDR Speicherschnittstelle bei gleichem Takt doppelt so viel Daten transportiert als bei SDR.Da beide Typen in PCs Standard sind, gibt es mehrere Hersteller die Pin- und Softwarekom-patible Bausteine anbieten. Aufgrund der Vor- und Nachteile die in Tabelle 3.1 aufgefuhrtsind, fiel die Entscheidung auf DDR SDRAMs trotz hoherem Aufwand beim Design.
Typ SDR DDRVorteil Speisung 3.3v schneller
kleinere Anforderungen an Layout gunstigergute Verfugbarkeit
Nachteil schlechte Verfugbarkeit Speisung 2.5vteurer Referenzspannung notiglangsamer hohere Anforderungen an Layout
Tabelle 3.1.: Vergleich SDR & DDR SDRAMs
3.4.2. Simulation
Damit bei den hohen Frequenzen mit denen ein DDR SDRAM arbeitet (bis zu 266 MHzauf dem Datenbus) die Signale richtig ubertragen werden, mussen alle Verbindungen zumChip als Leitung behandelt werden und korrekt abgeschlossen sein. Um dies richtig zu Di-mensionieren und das Layout uberprufbar zu machen sind entsprechende Simulationstoolseinzusetzen. Die Anforderungen und das Vorgehen bei der Entwicklung von DDR SDRAMbasierten Systemen ist im Dokument [TN:05] vom Speicher Chip Hersteller Micron beschrie-ben.
Das bei diesem Projekt eingesetzte CAD Programm Protel (neu Altium Designer) bietetentsprechende Simulationstools, als Einfuhrung dient dazu [Alt03]. Zur Simulation werden
Project Report Christoph 9
3. Entwicklung Gecko3
IBIS Modelle benutzt, die direkt vom Chip Hersteller geliefert werden (Es werden Modellevom Sender und Empfanger benotigt also RAM und FPGA). Eine Einfuhrung was IBISModelle sind, ist in [Cas04] zu finden. Leider konnte bis zum jetzigen Zeitpunkt im Protelnicht erfolgreich simuliert werden, die Simulation wird immer mit einem “Unexpected Error”ohne weitere Informationen beendet. In der Begrenzten Zeit konnte die Ursache dafur nochnicht gefunden werden.
3.5. Flash
Bei Flash Speichern sind zwei unterschiedliche Technologien (NAND und NOR) auf demMarkt, die jede seine Vor- und Nachteile hat. Eine kurze Einfuhrung bietet der Artikel beiWikipedia [wik].
Bei diesem Projekt kommt ein Speicher in NOR Technologie zum Einsatz weil es einfacheranzusteuern ist, fast gleich wie ein SRAM, und Programmcode direkt aus dem Flash aus-gefuhrt werden kann. Auch dem Einsatz von uClinux steht nichts im Wege, da NOR FlashSpeicher direkt vom Kernel unterstutzt werden [Ung02].
Selektiert wurde das “Embedded Flash Memory J3” von Intel da es sehr flexibel einsetzbarist, keine Einschrankungen besitzt im Zusammenhang mit Bootprozessen bzw. Execute-in-Place und in hohen Speicherdichten (bis zu 256MBit) lieferbar ist. Durch die derzeitgrosse Nachfrage nach Flash Speichern sind, bei den grosseren Typen, langere Lieferzeiteneinzuplanen.Als Secondsource kann das M58LWxxxD von ST Microelectronics eingesetzt werden.
3.6. Ethernet
Fur die Realisierung einer Ethernet Schnittstelle mit einem FPGA sind zwei Teile notwendig,zum einen das Physical Interface (PHY), das die Verbindung zum Medium herstellt, und derMedia Access Controller (MAC). Der MAC wird mittels IP-Core im FPGA realisiert, derden externen PHY ansteuert. Leider ist im Xilinx EDK nur eine Demo Version des MACenthalten, die nur acht Stunden lauft. Bei Verwendung vom Opencores MAC tritt keineEinschrankung auf.
Auf dem Markt sind PHYs mehrerer Hersteller und mit unterschiedlichen Funktionen, lei-der sind sie nicht pinkompatibel untereinander. Fur den Gecko3 waren folgende Eigenschaf-ten wichtig: klein, stromsparend, 10 und 100 MBit/s, Auto MDIX (Es werden keine CrossoverKabel mehr benotigt).
Zuerst wurde der LAN8700 von SMSC selektiert aber der Distributor Reselec riet mirdavon ab, da SMSC in letzter Zeit starke Lieferprobleme habe. Die Wahl fiel anschliessend aufden DP83848 von National Semiconductor, dieser ist problemlos lieferbar und nur minimalgrosser als der LAN8700.
Wegen dem Platz bzw. der Hohe sind der RJ45 Stecker und Ubertrager auf einer separatenkleinen Leiterplatte untergebracht.
3.7. JTAG
Das JTAG Interface ist kompatibel zum Gecko2 JTAG Interface. Somit konnen die bestehen-den JTAG Programmierkabel vom Hersteller Digilent weiterbenutzt werden. Wie im Schema
Project Report Christoph 10
3. Entwicklung Gecko3
C.13 zu sehen ist, sind dazu drei Widerstande notig, da das JTAG Interface beim Spartan3mit 2.5V arbeitet. Der verwendete Stecker muss aber niedriger sein als beim Gecko2, sonstkann die Anforderung an die maximale Boardhohe nicht eingehalten werden.
3.8. Nordic RF Modem
Von Anfang an war vorgesehen, eine Funkschnittstelle zu integrieren, damit mehrere Syste-me ohne zusatzlichen Aufwand Daten austauschen konnen, was vor allem fur den Einsatzzusammen mit dem eBot interessant ist.
Parallel zu dieser Semesterarbeit untersuchten Brice Schaffner und Alberto Bidi die Ein-satzfahigkeit einer Single-Chip Funklosung von der Firma Nordic. Dieser Chip mit der Be-zeichnung nRF24AP1 besitzt als zusatzliches Feature einen eingebauten Protokoll Stack, wasdie Ansteuerung/Vernetzung stark vereinfacht. Der definitive Einsatz dieses Systems stehtnoch nicht fest und hangen von den Resultaten der Untersuchung ab.
Im Schema wurde das Nordic System bereits integriert (Aufbau wie im Datenblatt vor-geschlagen), da ein Funksystem, egal ob dieses oder ein anderes System, gut geplant seinmuss und nicht zu unterschatzende Anforderungen an das Layout bzw. die ganze Leiterplattestellt. Erschwerend kommt bei diesem Projekt hinzu, dass auf engstem Raum ein Funksy-stem mit 2.4 GHz, RAM mit bis zu 266 MHz schnellen Signalen und ein DC/DC Wandlermit 2.5 A bei 1.6MHz Schaltfrequenz integriert werden soll.
Vorgesehen ist eine externe Antenne, damit eine hohere Reichweite erzielt werden kann.Damit der Antennenstecker nicht uber die Hohenlimitierung des Boards hinaus geht, musstezu einem teuren liegenden SMD SMA Stecker gegriffen werden, der zusammen mit einerAusfrasung in der Leiterplatte (damit er randbundig ist) sehr viel Platz beansprucht.
3.9. LEDs, Taster, Schalter
Zur Ein- und Ausgabe von Informationen an den Benutzer sind jeweils vier Taster, Schalterund zweifarbige LEDs (also acht LEDs) vorgesehen.
Alle diese Komponenten wurden zur Vereinfachung aus dem Distrelec Katalog ausgewahlt.Um Platz zu sparen werden zweifarbige LEDs eingesetzt. Beim Schalter wird ein 4-fachPianoschalter eingesetzt fur SMD Montage, da nur so die geforderte Hohe eingehalten werdenkonnte.
3.10. I/O-Bus
Die Definition des I/O-Bus steht noch am Anfang, da noch zu wenig uber die zur Verfugungstehenden I/O-Pins des FPGA bekannt ist und wie die Kommunikation zwischen Gecko -Colibri bzw. Gecko - Gecko ausehen soll. Ein wichtiger Punkt bei der Festlegung ist es, dieerwarteten hohen Strome mit einzuplanen.
Das Steckersystem wurde schon evaluiert im Rahmen der PCB Vorplanung. Die Anforde-rungen an das neue Steckersystem sind:
• Hohe Flexibilitat, sowohl in Pinzahl wie Freiraum zwischen zwei Leiterplatten
• Gute, schnelle Verfugbarkeit damit einfach Applicationboards gebaut werden konnen
Project Report Christoph 11
3. Entwicklung Gecko3
• Kleine Abmessungen
Verwendet wird das “Free Height” System von AMP im Rastermass 0.8 mm. Es erfulltalle unsere Anspruche und ist bei den Kleinmengen Distributoren Farnell und Mouser abLager lieferbar.
3.11. Spannungsversorgung
Vorgesehen war, dass Gecko3 wie sein Vorganger uber die USB Schnittstelle versorgt werdenkann aber es zeigte sich schon fruh, dass dies die Leistungsfahigkeit stark einschranken wurde.Es ist aber weiterhin vorgesehen, die USB Versorgung zum Laden der Akkus zu nutzen.
Nahere Informationen zur Spannungsversorgung und Stromaufnahme des Gesamtsystemsist im Anhang B aufgefuhrt.
Der Spartan3 benotigt eine 1.2 V Speisung die mit einem DC/DC Wandler, einem LTC3412Avon Linear, erzeugt wird. Die Berechnung der dazu notigen Komponenten ist im AnhangB.3 zu finden.
Project Report Christoph 12
4. Ausblick
Dieses Kapitel soll den weiteren Projektverlauf aufzeigen.
4.1. Offene Fragen
Zum jetzigen Zeitpunk sind noch wesentliche Punkte innerhalb des Projektes unbekanntoder noch nicht genugend untersucht.
• Die Reset Funktion der einzelnen Module und ob sie sich gegenseitig reseten konnen(mussen) und wie dies gelost werden soll (Wer darf wen und wen nicht).
• Da die Schemas der Peripherie noch nicht fertig sind, ist noch unbekannt, wie vieleI/Os vom FPGA fur den I/O-Bus zur Verfugung stehen. Dies erfordert vielleicht dieUmstellung auf ein grosseres FPGA Gehause (erfordert neue PCB Planung).
• Die Resultate der Semesterarbeit mit dem Nordic RF Modem stehen noch aus und eswerden noch andere Moglichkeiten diskutiert ob und wie die Funkschnittstelle gelostwerden konnte.
• Welches System zur intermodul Kommunikation eingesetzt werden soll, damit Geckosund Colibris untereinander kombiniert werden konnen.
• Wie viele Personen zur Verfugung stehen im weiteren Verlauf des Projekts.
• Wie viele Systeme in Zukunft gebaut/benotigt werden.
4.2. Weiteres Vorgehen
Ziel meines ca. drei wochigen Praktikums im Microlab ist das fertigstellen des Schemas. Dasbedeutet, dass in dieser Zeit viele der oben genannten Fragen beantwortet werden mussen.Zu diesem Zweck ist es notig weitere Personen in den Entwicklungsprozess einzubeziehen umdie Wissenslucken schliessen zu konnen bzw. fundierte Entscheidungen treffen zu konnen.Dies gelingt aber nur wenn innerhalb des ganzen Projektes die Kommunikation verbessertwird also als Team und nicht als Einzelperson gearbeitet wird.
In den Wochen nach Beendigung dieser Semesterarbeit ware es ratsam, ein kurzes Reviewuber das vorgeschlagene Konzept und dessen Anforderungen zusammen mit allen Beteiligtenzu machen, da Fehler bzw. Features jetzt noch mit einem geringeren Aufwand ausgemerztbzw. geandert werden konnen.
Fur die Realisierung des Gecko3 Moduls ist es entscheidend, ob fur die Diplomarbeit, dieauf dieser Semesterarbeit aufbaut, ein Arbeitspartner gefunden wird oder nicht. Sonst kanndas Gecko3 Modul nicht in der Diplomarbeit realisiert und in betrieb genommen werden.
Project Report Christoph 13
4. Ausblick
Ein weiterer wichtiger Schritt fur die Zukunft ist es, das Wissen uber die eingesetztenSysteme innerhalb des Labors weiter auzubauen, da es sonst schwierig sein durfte diesePlattform erfolgreich im Unterricht einzusetzen, Stichworte sind DDR SDRAM, NOR Flash,Colibri und Highspeed Design (Boardlevel, wie Chiplevel).
Project Report Christoph 14
5. Schlusskapitel
Das Arbeiten an dieser Semesterarbeit war sehr spannend aber war auch sehr anstrengend.Dies weil es notig war, dass ich mich in viele bissher nur wage bekannte Themen besser einle-sen musste und ich immer die Abhangigkeiten und Voraussetzungen der einzelnen Systemteilebzw. Komponenten im Auge behalten musste. Erschwerend kam der schlechte Informations-fluss innerhalb des Labors hinzu, z. B. habe ich die letzten Daten zum bestehenden Gecko2Projekt erst am 2. letzten Arbeitstag (!) von Herrn Hager bekommen. Ein weiteres Hinderniswar zum Teil, dass ich ein Student bin und so vielfach einfach nicht ernst genommen werdebzw. nicht geglaubt wird, dass ein (und nur ein einzelner) Student das Projekt Gecko3 be-arbeitet und ich mich so nur auf wenige verlassen konnte. Um dies in Zukunft zu verbessernware es denkbar, einer Semesterarbeit jeweils einen Assistenten als Betreuer zu zu weisen,der als Ansprechpartner dient und immer einen Uberblick uber das Projekt hat. So konnteauch der enge Terminplan von Herrn Jacomet etwas Entlastet werden. Fur mich personlichbelastend war auch, dass die Anforderungen an das Layout konstant gestiegen sind und sichso eine immer grosser werdende Aufgabe auf mich zu bewegte, die mein Wissen bei weitemubersteigt.
Ich konnte viel dazu lernen im Umgang mit Protel und LATEXaber auch im Bereich SpeicherChips, Signal Integritat (mit zugehorigen Simulationen) und naturlich im Systemdesign bzw.der Konzeptentwicklung.
Ich hoffe in der Diplomarbeit trotz des jetzigen Projektstandes praktische Erfahrungenin den Bereichen FPGA Design, embedded Systems und Softwareentwicklung machen zukonnen und so meine personlichen Ziele meines Studiums doch zu erreichen.
Project Report Christoph 15
Anhang
Project Report Christoph 16
A. Definition der Verbindung des FPGAsmit dem EZ-USB Chip
Project Report Christoph 17
A. Definition der Verbindung des FPGAs mit dem EZ-USB ChipG
EC
KO
3C
onnec
tion
ofSpar
tan3
toE
Z-U
SB
FX
2
The
cont
rols
igna
lsbe
twee
nth
eFP
GA
and
EZ-U
SBpa
rtia
llyha
vetw
ofu
ncti
ons,
due
toth
ere
use
toco
nfigu
reth
eFP
GA
and
toco
mm
unic
ate
betw
een
our
SoC
and
the
host
.
Pin
onE
Z-U
SBFX
2N
ame
inSc
hem
atic
Dir
ecti
onC
ase:
Con
figur
atio
nof
FP
GA
Cas
e:So
C-
Hos
tP
inno
.on
Spar
tan3
FT
320
FD
0d0
I/O
Dat
aD
ata
FD
1D
1I/
OD
ata
Dat
aFD
2D
2I/
OD
ata
Dat
aFD
3D
3I/
OD
ata
Dat
aFD
4D
4I/
OD
ata
Dat
aFD
5D
5I/
OD
ata
Dat
aFD
6D
6I/
OD
ata
Dat
aFD
7D
7I/
OD
ata
Dat
aFD
8D
8I/
Oun
used
Dat
aFD
9D
9I/
Oun
used
Dat
aFD
10D
10I/
Oun
used
Dat
aFD
11D
11I/
Oun
used
Dat
aFD
12D
12I/
Oun
used
Dat
aFD
13D
13I/
Oun
used
Dat
aFD
14D
14I/
Oun
used
Dat
aFD
15D
15I/
Oun
used
Dat
a
PA7
DO
NE
toE
Z-U
SBD
ON
Elo
cked
*R
DY
0IN
ITB
/WR
Xto
EZ-U
SBIN
ITB
WR
XPA
5P
RO
GB
toFP
GA
PR
OG
Blo
cked
*C
TL1
RD
WR
B/W
RU
toFP
GA
RD
WR
BW
RU
CT
L2
CS
B/R
DY
Uto
FP
GA
CS
BR
DY
UR
DY
1B
USY
/RD
YX
toE
Z-U
SBB
USY
RD
YX
CT
L0
CC
LK
toFP
GA
CC
LK
lock
ed*
PK
TE
ND
PK
TE
ND
toE
Z-U
SBun
used
PK
TE
ND
*don
’tto
uch
DO
NE
/pro
gram
lines
-w
ould
dele
teth
eco
nfigu
rati
on!!
5.7.
2006
,zi
mm
c5
Tab
elle
A.1
.:D
efini
tion
der
Ver
bind
ung
zwis
chen
FP
GA
und
EZ-U
SBFX
2C
hip
Project Report Christoph 18
B. Leistungsanforderungen
B.1. Leistungsanforderung FPGA
Die Leistungsaufnahme des FPGAs wurde mit Hilfe des online Tools von Xilinx berech-net. Das Tool ist unter http://www.xilinx.com/cgi-bin/power tool/power Spartan3 er-reichbar. Die dazu verwendeten Einstellungen sind auf der CD im FPGA Ordner zu finden(Datei power Spartan3 maximal und power Spartan3 typical)
Die maximale Leistungsaufnahme die so ermittelt werden konnte betragt 6 W, dabei wur-de angenommen, dass der FPGA zu 100% ausgenutzt wird und mit einem 200 MHz Taktarbeitet.Der vorgesehene Spartan3 im FT320 Gehause hat einen Thermischenwiderstand von ϑJA =23 K/W. Das bedeutet, dass das Die bei den oben genannten Bedingungen 171 C heiss wird.Eine Zwangskuhlung ware unumganglich.
Da eine aktive Kuhlung nicht gewunscht ist und auch der Platz dazu fehlt, wurden die An-forderungen an die FPGA Spannungsversorgung so gewahlt, dass der FPGA ohne Kuhlungnicht zerstort werden kann. Bei einer maximalen Die Temperatur von 125 C ergibt sich soeine maximale Leistungsaufnahme von 3.7 W. Nach Abzug der Leistungsaufnahme der 3.3 Vund 2.5 V Versorgung ergibt sich so fur die 1.2 V FPGA Core Versorgung ein maximalerStrom von 2.5 A.
Durch begrenzung des Stroms auf diesen Wert kann eine thermische Uberlastung desFPGAs auf einfache Art vermieden werden.
B.2. Leistungsanforderung gesamt System
In der Tabelle B.1 sind die Stromaufnahmen aller aktiven Komponenten und Spannungs-wandler (inkl. Verluste) aufgefuhrt. Als Batterie Spannung wurde 3.7V angenommen, wasetwa der Ladeschlussspannung eines Li-Ion Akkus entspricht. Externe Quellen sind die, dieauf dem I/O-Bus zur Verfugung stehen, interne Quellen sind Spannungswandler auf demModul. Die internen Quellen sind als Verbraucher bei den externen Quellen mit Aufgefuhrt.
Project Report Christoph 19
25.07.2006All Values in Ampere
Gecko3Part external sources internal sources
Battery 3,3 V 2,5 V 1,2 V
Typ Max Typ Max Typ Max Typ Max
FPGA (max. Power without heat sink) 0.002 0.020 0.160 0.220 0.550 2.500
2*RAM (Burst Mode) 0.180 0.450
EZ-USB 0.050 0.085
EEPROM 0.001 0.003
SPI Flash 0.010 0.024
Nordic RF-Modem 0.001 0.200
Ethernet PHY 0.100 0.150
LEDs (2*Ethernet, 8*FPGA, 2*EZ-USB) 0.040 0.060
1,2 V DC/DC Converter (efficiency: 85%) 0.210 0.954
2,5 V LDO 0.374 0.737
Total Gecko3 0.210 0.954 0.578 1.279 0.340 0.670 0.550 2.500
Part external sources internal sources
Battery 3,3 V Analog 3,3 V 5 V
Typ Max Typ Max Typ Max Typ Max
0.200 0.900
SD Card 0.050 0.100
Video DAC 0.015 0.025 0.070 0.080
0.030 0.050
2*USB Devices 0.200 0.300
3,3 V LDO (Analog 3,3 V) 0.077 0.088
5 V DC/DC Converter (efficiency: 85%) 0.318 0.477
0.395 0.565 0.295 1.075 0.070 0.080 0.200 0.300
Robot ChassisPart external sources internal sources
5 V USB external Supply Battery 3,3 V
Typ Max Typ Max Typ Max Typ Max
2*Motor 0.100 0.600
2*Encoder 0.050 0.010
Motor Driver
IR Sensor 0.090 0.150
3,3 V DC/DC Converter (efficiency: 85%) 1.063 2.638
Battery Charge Current 0.300 0.500 0.300 0.500
Total Robot Chassis 0.300 0.500 0.300 0.500 1.163 3.238 0.140 0.160
Total System PowerBattery 3,3 V external Supply
Typ Max Typ Max Typ Max
1.768 4.757 1.013 2.514 2.068 5.257
Powerdesign Microlab Robot
Colibri
Colibri Module (max. at 312 MHz)
LEDs (2*Ethernet, 8*Colibri))
Total Colibri
Project Report Christoph 20
B. Leistungsanforderungen
B.3. Auslegung des 1.2 V DC/DC Wandlers
Project Report Christoph 21
B. Leistungsanforderungen
Project Report Christoph 22
C. Schema
Project Report Christoph 23
C. Schema
11
22
33
44
DD
CC
BB
AA
pow
erp
ower
.SC
HD
OC
Co
nfig
/EZ
-US
B
Vbu
s
SP
I
usb
usb
.SC
HD
OC
PW
R_D
OW
N/I
NT
RE
SE
T
MII
ethe
rnet
ethe
rnet
.SC
HD
OC
Con
fig
/EZ
-US
B
Vb
us
Vb
us
SP
I
SP
I
Nor
dic
nor
dic
nor
dic
.SC
HD
OC
JTA
G
jtag
jtag
.Sch
Doc
dat
aco
ntro
l
flas
hfl
ash
.Sch
Doc
dat
aco
ntro
l
dra
md
ram
.SC
HD
OC
dat
aco
ntro
l
dra
md
ram
.SC
HD
OC
dat
aco
ntro
l
flas
hfl
ash
.Sch
Doc
Co
nfig
/EZ
-US
B
SP
I
LE
D/S
WIT
CH
Nor
dic
MII
ET
H_P
WR
_DO
WN
/IN
TE
TH
_RE
SE
T
flas
h_d
ata0
flas
h_c
ont
rol
flas
h_d
ata1
dra
m_d
ata0
dra
m_c
ont
rol0
dra
m_d
ata1
dra
m_c
ont
rol1
JTA
G
GP
IO
PW
M_o
ut
UA
RT
I2C
DM
A
Clo
cks
Tim
ers
Co
libr
i_M
em SS
PM
SL
fpga
fpga
.SC
HD
OC
SP
I
Vbu
s
PW
M_o
ut
UA
RT
I2C
DM
A
Clo
cks
Tim
ers
Co
libr
i_M
em
SS
PM
SL
GP
IO
io-b
usio
-bus
.Sch
Doc
LE
D/S
WIT
CH
swit
ches
swit
ches
.Sch
Do
c
SP
I
JTA
G
JTA
G
LE
D/S
WIT
CH
LE
D/S
WIT
CH
No
rdic
No
rdic
dra
m_
con
tro
l0
dra
m_
con
tro
l0
dra
m_
con
tro
l1
dra
m_
con
tro
l1
dra
m_
data
0
dra
m_
data
1
fla
sh_
data
0
fla
sh_
data
1
fla
sh_
cont
rol
fla
sh_
cont
rol
fla
sh_
cont
rol
fla
sh_
data
1
fla
sh_
data
0
dra
m_
data
0
dra
m_
data
1
Col
ibri
_in
terc
onn
ect
1
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: B
loc
k d
iag
ram
0.5
20
.07
.20
06
17
:23
:23
U:\
ge
cko
3\p
rote
l\to
p.S
ch
Do
c
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.1.: Blockdiagramm
Project Report Christoph 24
C. Schema
11
22
33
44
DD
CC
BB
AA
Co
nfig
/EZ
-US
B
fpga
1fp
ga1
.Sch
Doc
Co
nfig
/EZ
-US
B
fpga
2fp
ga2
.SC
HD
OC
Con
fig
/EZ
-US
B
Con
fig
/EZ
-US
B
Con
fig
/EZ
-US
B
Co
nfig
/EZ
-US
B
SP
I
Con
fig
/EZ
-US
B
LE
D/S
WIT
CH
Nor
dic
MII
ET
H_P
WR
_DO
WN
/IN
T
ET
H_R
ES
ET
flas
h_d
ata0
flas
h_c
ont
rol
flas
h_d
ata1
dra
m_d
ata0
dra
m_c
ont
rol0
dra
m_d
ata1
dra
m_c
ont
rol1
Co
nfig
/EZ
-US
B
JTA
G
fpga
-co
nfig
fpga
-co
nfig
.SC
HD
OC
JTA
G
GP
IO
PW
M_o
ut
UA
RT
I2C DM
A
Clo
cks
Tim
ers
Co
libr
i_M
em
SS
P
MS
L
coli
bri
buss
esto
be
def
ined
wit
ch a
re o
n th
e st
ackb
us
Onb
oard
Per
iphe
rie JT
AG
JTA
G
IO-S
yste
m
2
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: F
PG
A b
loc
k d
iag
ram
0.1
20
.07
.20
06
17
:26
:38
U:\
ge
cko
3\p
rote
l\fp
ga
.SC
HD
OC
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.2.: FPGA Blockdiagramm
Project Report Christoph 25
C. Schema
11
22
33
44
DD
CC
BB
AA
IOK
6
IO_L
01N
_6/
VR
P_
6T
3
IO_L
01P
_6/V
RN
_6
T2
IO_L
16N
_6
U1
IO_L
16P
_6T
1
IO_L
17N
_6
R2
IO_L
17P
_6/V
RE
F_
6R
1
IO_L
19N
_6
R3
IO_L
19P
_6P
3
IO_L
20N
_6
P2
IO_L
20P
_6P
1
IO_L
21N
_6
N4
IO_L
21P
_6P
4
IO_L
22N
_6
N5
IO_L
22P
_6M
5
IO_L
23N
_6
M3
IO_L
23P
_6M
4
IO_L
24N
_6/
VR
EF
_6N
2
IO_L
24P
_6M
1
IO_L
27N
_6
L6
IO_L
27P
_6L
5
IO_L
34N
_6/
VR
EF
_6L
3
IO_L
34P
_6L
4
IOP12
IOV14
IO/VREF_4R10
IO/VREF_4U13
IO/VREF_4V17
IO_L01N_4/VRP_4U16
IO_L01P_4/VRN_4V16
IO_L06N_4/VREF_4P14
IO_L06P_4R14
IO_L09N_4U15
IO_L09P_4V15
IO_L10N_4T14
IO_L10P_4U14
IO_L25N_4R13
IO_L25P_4P13
IO_L27N_4/DIN/D0T12
IO_L27P_4/D1R12
IO_L28N_4V12
IO_L28P_4V11
IO_L29N_4R11
IO_L29P_4T11
IOJ1
3IO
_L01
N_
2/V
RP
_2
C1
6IO
_L01
P_2
/VR
N_
2C
17
IO_L
16N
_2
B1
8IO
_L16
P_2
C1
8IO
_L17
N_
2D
17IO
_L17
P_2
/VR
EF
_2
D18
IO_L
19N
_2
D16
IO_L
19P
_2E
16IO
_L20
N_
2E
17IO
_L20
P_2
E18
IO_L
21N
_2
F1
5IO
_L21
P_2
E15
IO_L
22N
_2
F1
4IO
_L22
P_2
G14
IO_L
23N
_2/
VR
EF
_2G
18IO
_L23
P_2
F1
7IO
_L24
N_
2G
15IO
_L24
P_2
G16
IO_L
27N
_2
H13
IO_L
27P
_2H
14IO
_L34
N_
2/V
RE
F_2
H16
IO_L
34P
_2H
15
IO_L
35N
_2
H17
IOD9
IOE7
IO/VREF_0B3
IO/VREF_0D6
IO_L01N_0/VRP_0A2
IO_L01P_0/VRN_0A3
IO_L09N_0B4
IO_L09P_0C4
IO_L10N_0C5
IO_L10P_0D5
IO_L15N_0A4
IO_L15P_0A5
IO_L25N_0B5
IO_L25P_0B6
IO_L27N_0C7
IO_L27P_0D7
IO_L28N_0C8
IO_L28P_0D8
IO_L29N_0E8
IO_L29P_0F8
BA
NK
0
BA
NK
4
BANK 2BANK 6
IO_L
35N
_6
L2
IO_L
35P
_6L
1
IO_L
39N
_6
K5
IO_L
39P
_6K
4
IO_L
40N
_6
K1
IO_L
40P
_6/V
RE
F_
6K
2
IO_L30N_4/D2N11
IO_L30P_4/D3P11
IO_L31N_4/INIT_BU10
IO_L31P_4/DOUT/BUSYV10
IO_L32N_4/GCLK1N10
IO_L32P_4/GCLK0P10
IO_L
35P
_2H
18
IO_L
39N
_2
J18
IO_L
39P
_2J1
7IO
_L40
N_
2J1
5IO
_L40
P_2
/VR
EF
_2
J14
IO_L30N_0A7
IO_L30P_0A8
IO_L31N_0B9
IO_L31P_0/VREF_0A9
IO_L32N_0/GCLK7E9
IO_L32P_0/GCLK6F9
XC
3S1
500-
4F
G3
20C
U1A
24M
Hz
Q3
24M
Hz
Q2
replace with oscillator symbol instead of x-tal symbol
Co
nfig
/EZ
-US
B
D0
D1
D2
D3
INIT_B/WRX
BUSY/RDYX
4.7
KR
?
3.3
V
INIT_B/WRX
Con
fig
/EZ
-US
B
seco
nd
osc
illa
tor
opt
iona
l
3
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: F
PG
A f
irs
t P
art
0.1
20
.07
.20
06
17
:25
:45
U:\
ge
cko
3\p
rote
l\fp
ga
1.S
ch
Do
c
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.3.: Erster Teil des FPGAs
Project Report Christoph 26
C. Schema
11
22
33
44
DD
CC
BB
AA
IOJ6
IO_L
01N
_7/
VR
P_
7C
3
IO_L
01P
_7/V
RN
_7
C2
IO_L
16N
_7
C1
IO_L
16P
_7/V
RE
F_
7B
1
IO_L
17N
_7
D1
IO_L
17P
_7D
2
IO_L
19N
_7/
VR
EF
_7E
3
IO_L
19P
_7D
3
IO_L
20N
_7
E2
IO_L
20P
_7E
1
IO_L
21N
_7
E4
IO_L
21P
_7F
4
IO_L
22N
_7
G5
IO_L
22P
_7F
5
IO_L
23N
_7
G1
IO_L
23P
_7F
2
IO_L
24N
_7
G4
IO_L
24P
_7G
3
IO_L
27N
_7
H5
IO_L
27P
_7/V
RE
F_
7H
6
IO_L
34N
_7
H4
IO_L
34P
_7H
3
ION8
IOP8
IOU6
IO/VREF_5R9
IO_L01N_5/RDWR_BV3
IO_L01P_5/CS_BV2
IO_L06N_5T5
IO_L06P_5T4
IO_L10N_5/VRP_5V4
IO_L10P_5/VRN_5U4
IO_L15N_5R6
IO_L15P_5R5
IO_L16N_5V5
IO_L16P_5U5
IO_L27N_5/VREF_5P6
IO_L27P_5P7
IO_L28N_5/D6R7
IO_L28P_5/D7T7
IO_L29N_5V8
IO_L29P_5/VREF_5V7
IOK
15
IO_L
01N
_3/
VR
P_
3T
17
IO_L
01P
_3/V
RN
_3
T16
IO_L
16N
_3
T18
IO_L
16P
_3U
18IO
_L17
N_
3P
16
IO_L
17P
_3/V
RE
F_
3R
16
IO_L
19N
_3
R1
7IO
_L19
P_3
R1
8IO
_L20
N_
3P
18
IO_L
20P
_3P
17
IO_L
21N
_3
P1
5IO
_L21
P_3
N15
IO_L
22N
_3
M1
4IO
_L22
P_3
N14
IO_L
23N
_3
M1
5IO
_L23
P_3
/VR
EF
_3
M1
6IO
_L24
N_
3M
18
IO_L
24P
_3N
17IO
_L27
N_
3L
14IO
_L27
P_3
L13
IO_L
34N
_3
L15
IO_L
34P
_3/V
RE
F_
3L
16
IOA11
IOB13
IOD10
IO/VREF_1A12
IO_L01N_1/VRP_1A16
IO_L01P_1/VRN_1A17
IO_L10N_1/VREF_1A15
IO_L10P_1B15
IO_L15N_1C14
IO_L15P_1C15
IO_L16N_1A14
IO_L16P_1B14
IO_L24N_1D14
IO_L24P_1D13
IO_L27N_1E13
IO_L27P_1E12
IO_L28N_1C12
IO_L28P_1D12
IO_L29N_1F11
BA
NK
1
BA
NK
5
BANK 3
BANK 7
IO_L
35N
_7
H1
IO_L
35P
_7H
2
IO_L
39N
_7
J1
IO_L
39P
_7J2
IO_L
40N
_7/
VR
EF
_7J5
IO_L
40P
_7J4
IO_L30N_5R8
IO_L30P_5T8
IO_L31N_5/D4U9
IO_L31P_5/D5V9
IO_L32N_5/GCLK3N9
IO_L32P_5/GCLK2P9
IO_L
35N
_3
L18
IO_L
35P
_3L
17IO
_L39
N_
3K
13IO
_L39
P_3
K14
IO_L
40N
_3/
VR
EF
_3K
17IO
_L40
P_3
K18
IO_L29P_1E11
IO_L30N_1C11
IO_L30P_1D11
IO_L31N_1/VREF_1A10
IO_L31P_1B10
IO_L32N_1/GCLK5E10
IO_L32P_1/GCLK4F10
XC
3S1
500-
4F
G3
20C
U1B
Co
nfig
/EZ
-US
B
D6
D7
D4
D5
RDWR_B/WRU
CS_B/RDYU
Con
fig
/EZ
-US
B
4
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: F
PG
A s
ec
on
d P
art
0.1
20
.07
.20
06
17
:25
:00
U:\
ge
cko
3\p
rote
l\fp
ga
2.S
CH
DO
C
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.4.: Zweiter Teil des FPGAs
Project Report Christoph 27
C. Schema
11
22
33
44
DD
CC
BB
AA
1234 5
678
SW
-MIN
IDIP
4
S6
TD
ID
4
TD
OD
15
PR
OG
_B
E5
HS
WA
P_E
NE
6
TM
SB
16
TC
KE
14
M0
P5
M2
R4
DO
NE
R1
5
M1
U3
CC
LK
T15
GN
DA
1
GN
DA
13
GN
DA
18
GN
DA
6
GN
DB
17
GN
DB
2
GN
DC
10
GN
DC
9
GN
DF
1
GN
DF
18
GN
DG
12
GN
DG
7
GN
DH
10
GN
DH
11
GN
DH
8
GN
DH
9
GN
DJ1
1
GN
DJ1
6
GN
DJ3
GN
DJ8
GN
DK
11
GN
DK
16
GN
DK
3
GN
DK
8
GN
DL
10
GN
DL
11
GN
DL
8
GN
DL
9
GN
DM
12
GN
DM
7
GN
DN
1
GN
DN
18
VC
CA
UX
B1
2
VC
CA
UX
B7
VC
CA
UX
G17
VC
CA
UX
G2
VC
CA
UX
M1
7
VC
CA
UX
M2
VC
CA
UX
U12
VC
CA
UX
U7
VC
CIN
TF
12
VC
CIN
TF
13
VC
CIN
TF
6
VC
CIN
TF
7
VC
CIN
TG
13
VC
CIN
TG
6
VC
CIN
TM
13
VC
CIN
TM
6
VC
CO
_7
F3
VC
CO
_7
H7
VC
CO
_7
J7
VC
CO
_6
K7
VC
CO
_6
L7
VC
CO
_6
N3
VC
CO
_5
M8
VC
CO
_5
M9
VC
CO
_5
T6
VC
CO
_4
M1
0
VC
CO
_4
M1
1
VC
CO
_4
T13
VC
CO
_3
K12
VC
CO
_3
L12
VC
CO
_3
N16
VC
CO
_2
F1
6V
CC
O_
2H
12V
CC
O_
2J1
2
VC
CO
_1
B1
1V
CC
O_
1C
13
VC
CO
_1
G10
VC
CO
_0
B8
VC
CO
_0
C6
VC
CO
_0
G8
VC
CO
_5
U8
VC
CO
_4
U11
VC
CO
_1
G11
VC
CO
_0
G9
GN
DT
10G
ND
T9
GN
DU
17G
ND
U2
GN
DV
1
GN
DV
13
GN
DV
18
GN
DV
6V
CC
INT
N12
VC
CIN
TN
13
VC
CIN
TN
6
VC
CIN
TN
7
XC
3S1
500-
4F
G3
20C
U1C
3.3
V3
.3V
1.2
V
2.5
V
GN
D2
.5V
2.5
V
4.7
K
R?
4.7
K
R?
4.7
K
R? 4
.7K
R? G
ND
2.5
V
Co
nfig
/EZ
-US
BC
CL
K
DO
NE
PR
OG
_B
Bank 4 &5 must use 3.3V because they are connected to the EZ-USB6
8R
?
330
R?
68
R?
2.5
V
120
R?
GN
D
Req
urir
ed t
o av
oid
bac
k su
ppl
yin
g o
f th
e R
egu
lato
r
Con
fig
/EZ
-US
B
TD
I
TD
O
TC
K
TM
S
JTA
GJT
AG
or
sele
ct a
ba
ckp
ower
ing
resi
sten
t 2.
5V r
egul
ato
r/co
nver
ter
It's
po
ssib
le to
rem
ove
th
e m
ode
sele
ctio
n if
no
oth
er c
onf
ig m
eth
od is
use
d (
JTA
G a
lway
s po
ssib
le)
5
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: F
PG
A C
on
fig
ura
tio
n a
nd
Po
we
r
0.2
20
.07
.20
06
17
:25
:28
U:\
ge
cko
3\p
rote
l\fp
ga
-co
nfi
g.S
CH
DO
C
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.5.: FPGA Konfiguration und Spannungsversorgung
Project Report Christoph 28
C. Schema
11
22
33
44
DD
CC
BB
AA
12345
678
22
RA
1 12345
678
22
RA
2
12345
678
22
RA
3
12345
678
22
RA
4
12345
678
22
RA
5
12345
678
22
RA
6
12345
678
22
RA
7
12345
678
22
RA
8
VDD1
DQ
02
VDDQ3
DQ
14
VSSQ6
DQ
25
VDDQ9
DQ
37
VSSQ12
VDD18
NC14
WE21
CAS22
RAS23
CS24
BA
02
6
BA
12
7
A10
/AP
28
A0
29
A1
30
A2
31
A3
32
VDD33
VSS66
A4
35
A5
36
A6
37
A7
38
A8
39
A9
40
A11
41
A12
42
CKE44
NC19
VSS48
NC43
VDDQ55
DQ
48
NC50
VSSQ52
DQ
51
0
NC53
VDDQ15
DQ
61
1
NC25
VSSQ58
DQ
71
3
VSS34
A13
17
VSSQ64
VDDQ61
DQ
85
4
DQ
95
6
DQ
10
57
DQ
11
59
DQ
12
60
DQ
13
62
DQ
14
63
DQ
15
65
CK45
CK46
LD
M2
0
UD
M4
7U
DQ
S5
1L
DQ
S1
6
VREF49
DD
R-S
DR
AM
Sam
sun
gK
4H51
1638
B-U
CB
30
U3
dat
a
cont
rol
6
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: D
DR
SD
RA
M
0.1
20
.07
.20
06
17
:26
:13
U:\
ge
cko
3\p
rote
l\dra
m.S
CH
DO
C
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.6.: DDR SDRAM
Project Report Christoph 29
C. Schema
11
22
33
44
DD
CC
BB
AA
A19
5A
186
A17
7A
168
A15
10
A14
11
A13
12
A12
13
CE014
VCC37
Vpen15
RP16
A11
17
A10
18
A9
19
A8
20
A7
22
A6
23
A5
24
A4
25
A3
26
A2
27
A1
28
A0
32
DQ
03
3
DQ
13
5
DQ
23
8
DQ
34
0
GND42
GND21
VCCQ43
DQ
44
4
DQ
54
6
DQ
64
9
DQ
75
1
ST
S5
3
OE54
WE55
A20
4
DQ
83
4
DQ
93
6
DQ
10
39
DQ
11
41
DQ
12
45
DQ
13
47
DQ
14
50
DQ
15
52
A21
3
A22
1
A23
30
GND48
NC56
CE12
CE229
VCC9
BYTE31
JS28
FX
XX
J3D
-75
U10
dat
a
cont
rol
7
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: N
OR
Fla
sh
0.1
20
.07
.20
06
17
:26
:53
U:\
ge
cko
3\p
rote
l\fla
sh.S
ch
Do
c
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.7.: paralleles NOR Flash
Project Report Christoph 30
C. Schema
11
22
33
44
DD
CC
BB
AA
Co
nfig
/EZ
-US
B
GRUEN
121
1C-L
ED
D6A
NC
1
NC
2
GND4
Vcc8
SD
A5
SC
L6
WP
7
A2
32
4LC
128-
I/M
S
U8
VccB5
VccC5
VccE8
VccE7
VccG1
VccA5
GNDA4
GNDC4
GNDD8
GNDD7
GNDH1
GNDB4
INT
0/P
A0
G8
INT
1/P
A1
G6
SL
OE
/PA
2F
8W
U2
/PA
3F
7F
IFO
AD
R0/
PA
4F
6F
IFO
AD
R1/
PA
5C
8P
KT
EN
D/P
A6
C7
Fla
gD/S
LC
S/P
A7
C6
PB
0/F
D0
H3
PB
1/F
D1
F4
PB
2/F
D2
H4
PB
3/F
D3
G4
PB
4/F
D4
H5
PB
5/F
D5
G5
PB
6/F
D6
F5
PB
7/F
D7
H6
PD
0/F
D8
A8
PD
1/F
D9
A7
PD
2/F
D1
0B
6P
D3/
FD
11
A6
PD
4/F
D1
2B
3P
D5/
FD
13
A3
PD
6/F
D1
4C
3P
D7/
FD
15
A2
AVccD2
AVccD1
AGNDF2
AGNDF1
ReservedH2
RE
SE
TB
8
Wak
eup
B7
Xta
lIn
C1
Xta
lOu
tC
2
IFC
LK
G2
CL
KO
UT
B2
D+
E2
D-
E1
SC
LF
3
SD
AG
3
SL
RD
/RD
Y0
A1
SL
WR
/RD
Y1
B1
Fla
gA/C
TL
0H
7
Fla
gB/C
TL
1G
7
Fla
gC/C
TL
2H
8
U7
S7
C1
6
D1
5
W9
HO
LD
1
Q8
Vcc2
Vss10
M2
5P1
6U
9
D+
ID D-
GN
D
Vbu
s
shieldshieldU
SB
-MIN
IBS
8
avoi
ds th
at t
he
curr
ent
on V
bus
can
flow
in
reve
rse
side
(ex
amp
le f
rom
th
e C
olib
ri b
oar
d to
the
Gec
ko)
24M
Hz
par
alle
l, 12
pF l
oad
Q10
12p
F
C?
12p
F
C?
GN
DG
ND
CT
L3
GN
D2
IN1
OU
T5
ST
AT
4
LT
C4
411
U?
GN
D
GN
D
GN
D
3.3
V
Vbu
s
GN
D
3.3
V
4.7
nF
250
Vac
C?
1M
R?
100nF
C?
10n
F
C?
2.2
uF
C?
3.3
V
GN
D
100
nF
C?
1nF
C?
100
nF
C?
100
nF
C?
100
nF
C?
GN
D1
00nF
C?
GN
D
300
kR
? 100
nFC
?
GN
D
3.3
V
SP
I
ROT
121
1C-L
ED
D6BVbu
s L
ED
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D1
0
D1
1
D1
2
D1
3
D1
4
D1
5
INIT
_B
/WR
X
BU
SY
CC
LK
RD
WR
_B/W
RU
CS
_B/R
DY
U
DO
NE
330
R?
GN
D
3.3
V
DO
NE
PK
TE
ND
GN
D
3.3
V
SP
I_C
LK
SP
I_O
UT
SP
I_O
UT
SP
I_C
LK
SP
I_IN
SP
I_IN
SP
I_C
S_
F
SP
I_C
S_
F
820
R?
PR
OG
_B
Vb
us
Con
fig
/EZ
-US
B
SP
I
Rep
lace
wit
h S
MD
Fer
rite
Place SMD Ferrite here
DO
NE
8
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: U
SB
an
d F
PG
A B
oo
t S
ys
tem
0.5
20
.07
.20
06
17
:25
:57
U:\
ge
cko
3\p
rote
l\us
b.S
CH
DO
C
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.8.: USB 2.0 und FPGA Boot System
Project Report Christoph 31
C. Schema
11
22
33
44
DD
CC
BB
AA
123
456
Hea
der
3X
2A
JP2
MD
C3
1
MD
IO3
0
TX
_C
LK
1
TX
_E
N2
TX
D_0
3
TX
D_1
4
TX
D_2
5
TX
D_3
/(S
NI_
MO
DE
)6
RX
_CL
K3
8
RX
_DV
/(M
II_M
OD
E)
39
RX
_ER
/(M
DIX
_E
N)
41
RX
D_
0/(P
HY
AD
1)4
3
RX
D_
1/(P
HY
AD
2)4
4
RX
D_
2/(P
HY
AD
3)4
5
RX
D_
3/(P
HY
AD
4)4
6
CR
S/C
RS
_DV
/(L
ED
_C
FG
)4
0C
OL
/(P
HY
AD
0)4
2X
13
4
X2
33
25M
Hz_
OU
T2
5
LE
D_L
INK
/(A
N_
0)2
8
LE
D_S
PE
ED
/(A
N_
1)2
7
LE
D_A
CT
/CO
L/(
AN
_E
N)
26
TC
K8
TD
I1
2
TD
O9
TM
S1
0
TR
ST
11
RESET29
PWR_DOWN/INT7
TD
-1
6
TD
+1
7
RD
-1
3
RD
+1
4
R_BIAS24
PFB_OUT23
PFB_IN118
PFB_IN237
RE
SE
RV
ED
20
RE
SE
RV
ED
21
IOVDD3332
IOVDD3348
IOGND35
IOGND47
DGND36
AVDD3322
AGND15
AGND19
DP
8384
8IU
2
25M
Hz
par
alle
l, 20
pF,
AT
cu
t
Q10
PW
R_D
OW
N/I
NT
RE
SE
T
22n
H
L?
1.5
KR
?
100
nFC
?
GN
D
GN
D
GR
UE
N
121
1C-L
ED
D?A
RO
T1
211C
-LE
D
D?B
33p
FC
?3
3pF
C?
GN
DG
ND
49.
9R
?4
9.9
R?
100
nFC
?
3.3
V
3.3
V
GN
D
GN
D
49.
9R
?4
9.9
R?
100
nFC
?
3.3
V
3.3
V
2.2KR?
2.2KR?
2.2KR?
2.2KR?
2.2KR?
220
R?
220
R?
LIN
K
AC
TIV
ITY
4.8
7K
R?
100
nFC
?
100
nFC
?
100
nFC
?
10u
FC
?
GN
D
100
nFC
?1
00nF
C?
GN
DG
ND
100
nFC
?1
00nF
C?
GN
DG
ND
GN
D
3.3
V
3.3
V
TX
_CL
K
TX
_EN
TX
D_0
TX
D_1
TX
D_2
TX
D_3
RX
D_
0
RX
D_
1
RX
D_
2
RX
D_
3
RX
_C
LK
RX
_D
V
RX
_E
R
CO
L
CR
S
MII
Pla
ce th
is c
om
pone
nts
nea
r th
e ch
ip
MII
PW
R_D
OW
N/I
NT
RE
SE
T
9
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: E
the
rn
et
PH
Y
0.5
20
.07
.20
06
17
:23
:41
U:\
ge
cko
3\p
rote
l\eth
ern
et.
SC
HD
OC
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.9.: Ethernet PHY
Project Report Christoph 32
C. Schema
11
22
33
44
DD
CC
BB
AA
GR
UE
N
121
1C
-LE
D
D1A
GR
UE
N
121
1C
-LE
D
D2A
GR
UE
N
121
1C
-LE
D
D3A
GR
UE
N
121
1C
-LE
D
D4A
RO
T
121
1C
-LE
D
D1B
RO
T
121
1C
-LE
D
D2B
RO
T
121
1C
-LE
D
D3B
RO
T
121
1C
-LE
D
D4B
Bu
tton
3
S4
Bu
tton
2
S3
Bu
tton
1
S2
Bu
tton
0
S1
1 2 3 45678
SW
-DIP
4
S7
1K
R?
2.5
V3
.3V
LE
D/S
WIT
CH
10
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: S
wit
ch
es
an
d L
ED
s
0.1
20
.07
.20
06
17
:24
:45
U:\
ge
cko
3\p
rote
l\sw
itch
es
.Sch
Do
c
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.10.: Schalter, Taster und LEDs
Project Report Christoph 33
C. Schema
11
22
33
44
DD
CC
BB
AA
3.3
V
GN
D
Pla
ce S
MD
Fer
rite
her
e
Uba
ttP
lace
SM
D F
erri
te h
ere
GN
D
XX
uF
C?
SP
I Vbu
s
PW
M_o
ut
UA
RT
I2C DM
A
Clo
cks
Tim
ers
Co
libr
i_M
em
SS
P
MS
L
GP
IO
def
ined
by
rob
ot c
has
sis
& c
oli
bri
coli
bri
buss
esto
be
def
ined
wit
ch a
re o
n th
e st
ackb
us
12
34
56
78
91
01
11
21
31
41
51
61
71
81
92
02
12
22
32
42
52
62
72
82
93
03
13
23
33
43
53
63
73
83
94
04
14
24
34
44
54
64
74
84
95
0
AM
P-F
H-1
00-P
lug
JP?
12
34
56
78
91
01
11
21
31
41
51
61
71
81
92
02
12
22
32
42
52
62
72
82
93
03
13
23
33
43
53
63
73
83
94
04
14
24
34
44
54
64
74
84
95
0
AM
P-F
H-1
00-P
lug
JP?
12
34
56
78
91
01
11
21
31
41
51
61
71
81
92
02
12
22
32
42
52
62
72
82
93
03
13
23
33
43
53
63
73
83
94
04
14
24
34
44
54
64
74
84
95
0
J?
12
34
56
78
91
01
11
21
31
41
51
61
71
81
92
02
12
22
32
42
52
62
72
82
93
03
13
23
33
43
53
63
73
83
94
04
14
24
34
44
54
64
74
84
95
0
J?
11
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: I/
O B
us
0.1
20
.07
.20
06
17
:23
:59
U:\
ge
cko
3\p
rote
l\io
-bu
s.S
chD
oc
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.11.: Erweiterungsbus
Project Report Christoph 34
C. Schema
11
22
33
44
DD
CC
BB
AA
GRUEN
121
1C-L
ED
D5A
ROT
121
1C-L
ED
D5B
RT
15
Ru
n/S
S1
Ith
13
Sy
nc/M
ode
16
Vfb
14
SGND2
PGND7
Pg
ood
12
PVin3
SVin11 L
TC
341
2A
SW
4
PVin10
SW
5
SW
8
SW
9
PGND6
SGND17
LT
C3
412A
U6
GN
D
1.2
V
2.5
V
Uba
tt
Usy
s (3
.3V
)U
ddr
(2.5
V)
1K
R?
2uH
SD
14-2
R0
-R
L?
1pF
C?
22u
FC
?
22u
FC
?
GN
D
GN
D
2.2
MR
?
1nF X7R
C?
180
K
R?
82K
R?
160
KR
?
22p
FX
5RC
?
GN
D
GN
D
GN
D6.2
KR
? 1nF X7R
C?
22p
F
C?
10u
FC
?
12
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: P
ow
er
Su
pli
es
0.3
20
.07
.20
06
17
:24
:19
U:\
ge
cko
3\p
rote
l\po
we
r.S
CH
DO
C
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.12.: Spannungsversorgung
Project Report Christoph 35
C. Schema
11
22
33
44
DD
CC
BB
AA
1 2 3 4 5 6
Hea
der
6H
JP1
JTA
G C
onn
ecto
r
GN
D
TD
I
TD
O
TC
K
TM
SJT
AG
JTA
G
for
the
Dig
ilen
t P
rogr
amm
ing
Cab
le
13
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: J
tag
Co
nn
ec
tor
1.0
25
.07
.20
06
14
:50
:47
U:\
ge
cko
3\p
rote
l\jta
g.S
chD
oc
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
100
R?
3.3
V
100
R?
100
R?
Abbildung C.13.: JTAG Anschluss
Project Report Christoph 36
C. Schema
11
22
33
44
DD
CC
BB
AA
BR
2/S
CL
K1
BR
1/S
FL
OW
2
EX
T32
K3
RX
D/S
IN4
TX
D/S
OU
T5
SL
EE
P6
VD
D_P
A1
3
AN
T1
14
AN
T2
15
VS
S_P
A1
6
VD
D1
7
VS
S1
8
IREF19
VSS20
VDD21
PORTSEL23
VSS22
VDD24
SUSPEND7
RTS/SEN8
DVDD9
VSS10
XC211
XC112
nR
F24
AP
1U
5
16M
Hz
par
alle
l, 12
pF
Q10
1pF
C?
2.2
nF
C?
4.7
pF
C?
1nF
C?
10n
FC
?
33n
FC?
1M
R?
GN
DG
ND
22p
FC
?2
2pF
C?
GN
D
GN
DG
ND
GN
DG
ND
3.3
mH
L?
5.6
mH
L?
10m
H
L?
5.6
mH
L? 2
.2p
F
C?
1pF
C?
GN
D
GN
D
GN
D
1K
R?
3.3
V
C1
S0
SM
A-S
MD
JP?
GN
D
PO
RT
SE
L
RT
S/S
EN
RX
D/S
IN
SL
EE
P
SU
SP
EN
D
TX
D/S
OU
T
BR
2/S
CL
K
BR
1/S
FL
OW
EX
T3
2K
Nor
dic
No
rdic
Pla
ce S
MD
Fer
rite
her
e
14
Be
rne
Sch
oo
l o
f A
pp
lied
Sci
en
ce
Sch
oo
l o
f E
ng
ine
eri
ng
an
dIn
form
ati
on
Te
ch
no
log
yQ
ue
llga
sse
21
CH
-25
01
Bie
l1
4
Ge
ck
o3
: N
OR
dic
RF
Mo
de
m
0.5
20
.07
.20
06
17
:24
:33
U:\
ge
cko
3\p
rote
l\no
rdic
.SC
HD
OC
Tit
el
Bla
ttg
röss
e:
Nu
mm
er:
Da
tum
:
Da
tei:
Re
vis
ion
:
Bla
ttv
on
Ze
it:
A4
Abbildung C.14.: Nordic RF Modem
Project Report Christoph 37
D. Grobe Grossenplanung der PCBs
Abbildung D.1.: Planung Gecko3 PCB
Abbildung D.2.: Planung Colibri PCB
Project Report Christoph 38
Literaturverzeichnis
[Alt03] Altium. Tutorial TU0113: Performing Signal Integrity Analyses, first edition, De-cember 2003.
[Cas04] Mercedes Casamayor. A first approach to ibis models: What they are and how theyare generated. Analog Devices Application Note AN-715, 2004.
[Chi06] Marcel Jacomet Jorg Breitenstein Markus Hager William Chigutsa. The GeckoSystem. University of Applied Sciences Berne Microlab-I3S, Mai 2006.
[Cyp03] Cypress Semiconductor Corporation, 3901 North First Street San Jose, CA 95134.EZ-USB FX2 GPIF Primer, April 2003.
[Dan05] Schutz Daniel. Usb 2.0 interface for system-on-chip development board. Technicalreport, HTI-Biel, Microlab, Marz 2005.
[Gys06] Niklaus Ganter Stefan Gysel. Fpga board for robotic applications. Technical report,ZHW, InES - Institute of Embedded Systems, Februar 2006.
[Phi00] Compaq HP Intel Lucent Microsoft NEC Philips. Universal Serial Bus Specification,2.0 edition, April 2000.
[TN:05] Ddr sdram point-to-point simulation process. Micron Technical Note TN-46-11,July 2005.
[Ung02] Greg Ungerer. Using flash memory with uclinux. LinuxDevices.com, pagehttp://linuxdevices.com/articles/AT6850006074.html, September 2002.
[wik] Flash speicher. Wikipedia. http://de.wikipedia.org/wiki/Flash-Speicher.
Project Report Christoph 39
top related