10.2 완전차동(fully differential) op...
Post on 05-Aug-2020
4 Views
Preview:
TRANSCRIPT
1High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
10.2 완전 차동(fully differential) OP amp
Differential input, Differential outputEasy to cascade OP ampsinsensitive to supply noiseHigh gain Fully diff OP amp requires CMFB
2High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
10.2.1 NMOS 입력 완전 차동 folded cascode OP ampVDD
VB1
M4M5
M12 M13
M7M6
M8M9
M11M10
M3
M2M1
VB2
CL CL
VB3
VCMFB
VB4
Vi+
Vi-
Vo+
Vo-
VSS
그림 10.2.1 완전 차동(fully differential) folded cascode OP amp 회로
M12, M13 increases slew rate
3High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
10.2.2 Rail-to-rail 완전 차동 folded cascode OP amp (*)
PTHpDDB VVV ∆−−=1
NTHnSSCMFBB VVVV ∆++==4
최소값 : NTHnSS VV ∆⋅++ 2
최대값 : VVV >∆−+ DDPTHnDD o o
VDD
VB1
IB3
VB2
M2pM1p
M1n M2n
VB3
Vi - Vi+
CL
VSS
VB4
VCMFB
Vi - Vi
+
V+
V -
CLIB2
M4M3p
M5
M6 M7
M3n
M8M9
M10 M11
그림10.2.2 Rail-to-rail 완전 차동 folded cascode CMOS OP amp 회로
최소값 : SSNTHpSS VVV <∆+−
최대값 : PTHpDD VV ∆⋅−− 2
4High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
표 10.2.1 그림 10.2.2에 보인 rail-to-rail 완전 차동 folded cascode OP amp 회로의 동작 특성
( , )NTHnSSsn VVV ∆⋅++= 2 PTHpDDsp VVV ∆⋅−−= 2
vdA
snSS VV ~ opm Rg ⋅1
spsn VV ~ opmnm Rgg ⋅+ )( 11
DDsp VV ~ onm Rg ⋅1offon
onon
onoff
저주파 차동모드
전압이득
PMOS차동증폭단
NMOS차동증폭단
공통모드입력전압범위
VDD
VB1
IB3
VB2
M2pM1p
M1n M2n
VB3
Vi - Vi
+CL
VSS
VB4
VCMFB
Vi - Vi
+
Vo+ Vo
-
CLIB2
M4 M3pM5
M6 M7
M3n
M8 M9
M10 M11
5High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
소신호 출력저항 계산oR
M2pM1p
Vo+ Vo
-
M6M7
M8M9
+-+-
그림10.2.3 그림 10.2.2 회로의 소신호 출력저항 를 구하기 위한 소신호 회로oR
nor 12 ⋅4or 5or por 3
21 ii
21 ii
6i2i
xi
2xv
2xv−
1i7i
xi
nsr 2≈ nsr 2
r
10or 11or
nonsnonsnonm rrrrrg 121211 2 ⋅≈++⋅
)2||( 1466 nooom rrrg ⋅
)2||(5.0
14666
nooom
xrrrg
vi
⋅⋅
=
614
41 2
irr
ri
noo
o ⋅+
=
15732
1 irr
rrr
ri
osnons≈
+⋅
+⋅
16261 iiiiix +=+=
+⋅=
noo
ori14
46 1
+
+⋅⋅⋅
=noo
o
nooom
xrr
rrrrg
v
14
4
1466 21
)2||(5.0
)||(5.0
1466 nooom
xrrrg
v⋅⋅
=
)||(5.0
110882
pooom
xx rrrg
vi
⋅⋅
=
x
xO i
vR ∆ { } { }[ ]pooomnooom rrrgrrrg 110881466 ||(||)||(2 ⋅⋅⋅=
M1n M2n
53 ono
+ rr 2 no3
6High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
Constant- mg rail-to-rail 입력 완전 차동 folded cascode OP amp
PTHpDDsp VVV ∆⋅−−= 2 (PMOS 입력 차동 증폭단 active 공통모드 전압의 최대값)
NTHnSSsn VVV ∆⋅++= 2 (NMOS 입력 차동 증폭단 active 공통모드 전압의 최소값)
VDD
VB1
VB2
M2pM1p
M1n M2n
VB3
Vi - Vi
+CL
VSS
VB4VCMFB
Vi -
Vi+
Vo+ Vo
-
M4 M3pM5
M6 M7
M3n
M8M9
M10 M11
CL
M14
M12 M13
Msn Vsn
M15
Vsp Msp
IB
IB
3:1
3:1
그림 10.2.5 Constant- rail-to-rail 입력 완전 차동 folded cascode OP amp 회로mg
7High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
VDD
VB1
VB2M2pM1p
M1n M2nVB3
Vi - Vi
+ CL
VSS
VB4 VCMFB
Vi -
Vi+
Vo+ Vo
-
M4 M3pM5
M6 M7
M3n
M8 M9
M10 M11
CL
M14
M12 M13
Msn Vsn
M15
Vsp Msp
IB
IB3:1
3:1
OffOnOff (0)
OnOffOn
OffOffOnOffOffOn
OnOffOnOffOnOff (0)
transconductanceM14MspM1pM2p
M12MsnM1n M2n
공통모드입력전압범위
(여기서 , )Bnoxnnm ILWCg ⋅⋅⋅= 11 )/(2 µ Bpoxppm ILWCg ⋅⋅⋅= 11 )/(2 µ
표 10.2.2 공통모드 입력전압 값에 따른constant- rail-to-rail 완전 차동
folded cascode OP amp 회로의 동작mg
snSS VV ~
BI4
pmg 12 ⋅
spsn VV ~BI BI
)( 11 pmnm gg +
DDsp VV ~
( )BI4
nmg 12 ⋅( )
( ) ( )
8High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
10.2.3 완전 차동 전류거울 OP amp (*)
VDD
IB15
M7
M8 M9
M3
M2M1CLCL
VSS
Vi-
Vo+ Vo
-
VB2
Vi+
M15
M10 M6
M4 M5
M11VB1
IB3
VB3
M12
M14 VCMFB
M13
K : 1 1 : K
그림 10.2.6 완전 차동 전류거울(fully differential current mirror) OP amp
)()(
−+
−+
−∂
−∂∆
ii
oovd
VVVV
A om Rg
K2
1⋅=
{ })()(2 14121291010 oomoomo rrgrrgR ⋅⋅⋅=
9High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
LmT CgK 1⋅=ω
VDD
IB15
M7
M8 M9
M3
M2M1CLCL
VSS
Vi-
Vo+ Vo
-
VB2
Vi+
M15
M10 M6
M4 M5
M11VB1
IB3
VB3
M12
M14 VCMFB
M13
K : 1 1 : K
그림 10.2.6 완전 차동 전류거울(fully differential current mirror) OP amp
+SR = L
BCIK 3⋅
−SR = BCI 15
L
315 5.0 BB IKI ⋅⋅=
LB CIKSR 3⋅=
omvd RgKA ⋅⋅= 1
L
mT C
gK 1⋅=ω
10High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
VB2
VDD
CL
VSS
M3
K·I2
I1 VB1
Vo-
M1 M2
K : 1
IB3
1 : K
K·I1
K : 1 : 1 1 : 1 : KI1 I2
CL
Vo-
K·I2I2
Vi-Vi
+
VCMFB VCMFB
K·I1
VB2
VSS
그림 10.2.7 양방향 구동 완전 차동 전류거울(fully differential current mirror) OP amp회로
11High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
10.2.4 Class-AB 입력단 완전 차동 OP amp (*)
K : 1 1: KVB2
CL
M25
Vo+
M1 M2
K : 1
CL
Vo-
Vi-Vi
+
VCMFB VCMFB
VB2
M18 M191 : K
VB1VB1
M3 M4
M10 M11M9 M12 M26
VDD VDD
M6M5
M7 M8V3 V4
VSSVSS
M21 M24M23
M20
M35 M36
VSS
그림. 10.2.8 간략화된 class-AB 입력단 완전 차동(fully differential) OP amp 회로
VDD
Partial current source driven by CMFB circuit
12High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
PNTHpTHni VVVV ∆−∆−−−= +3
PNTHpTHni VVVV ∆−∆−−−= −4
oeffmvd RgA ⋅= .
L
effmT C
g .=ω
41
. 111
mm
effm
gg
g+
=
K : 1 1: KVB2
CL
M25
Vo+
M1 M2
K : 1
CL
Vo-
Vi-Vi
+
VCMFB VCMFB
VB2
M18 M191 : K
VB1VB1
M3 M4
M10 M11M9 M12 M26
VDD VDD
M6M5
M7 M8V3V4
VSSVSS
M21 M24M23
M20
M35 M36
VSS
그림. 10.2.8 간략화된 class-AB 입력단 완전 차동(fully differential) OP amp 회로
VDD
PNTHpTHnSS VVV ∆+∆⋅+++ 2
또는
PNTHnSS VV ∆+∆⋅+⋅+ 22
PNTHpTHn VV ∆⋅+∆⋅++ 22
Active 공통모드 입력전압의 최소값 :
공급 전압의 최소값 :
13High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP ampVDD
VB1
50
Vo-
CL
VCMFB
M26M12
M14
20
50
5M31
M16
30
M20
30
M24
10
M34
3
M3330
M3212
VSS
Vi-
M6
200
M8
200
M19
3030
M18
50M25 M920
M13
50
5M27
M28
12
VDDVDD
VSS
Vi+ M5
200M1
200M2
200
VB1
CL
Vo+
M2930
M15
30
M30
3
M23
10
M17
30VCMFB
M7
200
M3200
M4
200
M1050
M1150
① ②
⑦ ⑧
①②
⑦⑧
VSS
그림 10.2.9 (a) Class - AB 입력단 fully differential OP amp 회로 (b) (a)회로와 같이 사용된switched capacitor CMFB 회로
(a)
14High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 Fully differential OP amp
(b)
VB2 VB210
P : 20N : 10
Vo+
1p
Vo-
P : 20N : 10
P : 20N : 10
P : 20N : 10
10
1p
10
1p
10
1p
VCMFB
15High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 HW6 due June 10th 2003 (1/2)HW6 due June 10th 2003 (1/2)
SPEC :
VDD=3V L=0.35um(추후 조정 바람) Avd=2000 total current=3mA
Vth(nmos)=0.6V Vth(pmos)=-0.7V
µCox(nmos)=100 µA/V2 µCox(pmos)=40 µA/V2 LAMDA(nmos)=0.1V-1
LAMDA(pmos)=0.2V-1 linear output range = 1.5V
[A] 각 VDSAT 결정
[B] 각 W/L 결정
[C] Input common mode range(open loop) 계산, SPICE와 비교 (그래프 상에서 SPICE와 계산치 비교 표시)
[D] Linear output range(open loop) 계산, SPICE와 비교 (그래프 상에서 SPICE와 계산치 비교 표시)
[E] Linear range(unity-gain fb, R=100k를 out과 vss사이에 연결) 계산, SPICE 비교 (그래프 상에서SPICE와 계산치 비교 표시)
[F] CL=20pF, P1, P2 계산, SPICE와 비교 (open loop)
(X node의 Cxb,Cgx (x=s,d)는 SPICE의 .op list결과 이용바람. )
[G] unity-gain feedback에서 CL=20pF일 때와 0.1pF일 경우의 settling time을 각각 계산, SPICE와비교(10mV step input)
( Vin in 0 dc 1.45 pulse 1.45 1.46 0 0 0)
[H] CL=20pF이고 unity-gain feedback에서 Slew rate의 계산값과 SPICE를 비교하고 계산값이SPICE보다 큰 이유를 설명하시오. (500mV step input)
( vin in 0 dc 1.2 pulse 1.2 1.7 0 0 0 )
SPEC : rail-to-rail constant gm fully differential amp with triode TR feedback CMFB circuit
VDD=3V L=0.35um(추후 조정 바람) Avd=2000 total current=3mA
Vth(nmos)=0.6V Vth(pmos)=-0.7V
µCox(nmos)=100 µA/V2 µCox(pmos)=40 µA/V2 LAMDA(nmos)=0.1V-1
LAMDA(pmos)=0.2V-1 Input CM range > 3V linear output range = 1.5V
[A] 각 VDSAT 결정
[B] 각 W/L 결정
[C] Input common mode range(open loop) 계산, SPICE와 비교 (그래프 상에서 SPICE와 계산치 비교 표시)
[D] Linear output range(open loop) 계산, SPICE와 비교 (그래프 상에서 SPICE와 계산치 비교 표시)
[E] Linear range(unity-gain fb, R=100k를 out과 vss사이에 연결) 계산, SPICE 비교 (그래프 상에서SPICE와 계산치 비교 표시)
[F] CL=20pF, P1, P2 계산, SPICE와 비교 (open loop)
(X node의 Cxb,Cgx (x=s,d)는 SPICE의 .op list결과 이용바람. )
[G] unity-gain feedback에서 CL=20pF일 때와 0.1pF일 경우의 settling time을 각각 계산, SPICE와비교(10mV step input)
( Vin in 0 dc 1.45 pulse 1.45 1.46 0 0 0)
[H] CL=20pF이고 unity-gain feedback에서 Slew rate의 계산값과 SPICE를 비교하시오.
[I] HW5[2]에서 구한 single-ended folded cascode OP amp와 다음 파라미터 값들을 비교하시오.
Sum of (W x L), input CMR, linear output range, p1, p2, slew rate at CL=20pF
16High Speed CMOS IC LAB, POSTECHHigh Speed CMOS IC LAB, POSTECH
Ch 10 전컴569 아날로그 집적회로 HW6 due June 10th 2003 (2/2)
VDD
VB1
VB2
M2pM1p
M1n M2n
VB3
Vi -
Vi+
CL
VSS
VB4VCMFB
Vi -
Vi+
Vo+ Vo
-
M4 M3pM5
M6 M7
M3n
M8M9
M10 M11
CL
M14
M12 M13
MsnVsn
M15
VspMsp
IB
IB
3:1
3:1
그림 10.2.5 Constant- rail-to-rail 입력 완전 차동 folded cascode OP amp 회로mg
top related