9. 機能的 な順序回路
DESCRIPTION
9. 機能的 な順序回路. 五島 正裕. 機能的な組み合わせ回路. これまでの内容 すべての組み合わせ回路 : 論理関数(完全集合) 論理回路の簡単化 ⇒ 最小の積和形(和積型)回路 しかし,実際は … 大規模で複雑な回路に対しては困難: その論理関数を求める それを簡単化する. 機能的な組み合わせ回路. 階層化設計 (hierarchical design) ex) ソフトウェアのサブルーチン 機能的な組み合わせ回路 比較的単純 頻繁に使われる. 機能的な組み合わせ回路の例. 非演算回路 セレクタ デコーダ エンコーダ 演算回路 ALU - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/1.jpg)
論理回路基礎
9. 機能的な順序回路
五島 正裕
![Page 2: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/2.jpg)
論理回路基礎
機能的な組み合わせ回路
これまでの内容 すべての組み合わせ回路 : 論理関数(完全集合) 論理回路の簡単化 ⇒ 最小の積和形(和積型)回路
しかし,実際は… 大規模で複雑な回路に対しては困難:
その論理関数を求める それを簡単化する
![Page 3: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/3.jpg)
論理回路基礎
機能的な組み合わせ回路
階層化設計 (hierarchical design) ex) ソフトウェアのサブルーチン
機能的な組み合わせ回路 比較的単純 頻繁に使われる
![Page 4: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/4.jpg)
論理回路基礎
機能的な組み合わせ回路の例
非演算回路 セレクタ デコーダ エンコーダ
演算回路 ALU シフタ 浮動小数点演算器
![Page 5: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/5.jpg)
論理回路基礎
機能的な順序回路
これまでの内容 すべての順序回路 : 状態遷移 順序回路の簡単化 ⇒ 状態遷移の簡単化
しかし,実際は… 大規模で複雑な回路に対しては困難:
その状態,遷移を求める それを簡単化する
![Page 6: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/6.jpg)
論理回路基礎
機能的な組み合わせ回路
階層化設計 (hierarchical design) ex) ソフトウェアのサブルーチン
機能的な順序回路 比較的単純 頻繁に使われる
![Page 7: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/7.jpg)
論理回路基礎
機能的な順序回路の例
機能的な順序回路の例: レジスタ カウンタ シフト・レジスタ
![Page 8: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/8.jpg)
論理回路基礎
レジスタ
n-bit レジスタ ≒ n 個の D-FF
QD Q[0]D[0]
QD Q[1]D[1]
QD Q[n−1]D[n−1]
clk
![Page 9: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/9.jpg)
論理回路基礎
レジスタ(ライト・イネーブル付き)
n-bit レジスタ ≒ n 個の D-FF
Write-Enable : we
0: 保持 1: 書き込み
QD Q[0]D[0]
QD Q[1]D[1]
QD Q[n−1]D[n−1]
we
clk
![Page 10: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/10.jpg)
論理回路基礎
レジスタ(ライト・イネーブル付き)
n-bit レジスタ ≒ n 個の D-FF
Write-Enable : we
0: 保持 1: 書き込み
クロック・ゲーティング
QD Q[0]D[0]
QD Q[1]D[1]
QD Q[n−1]D[n−1]
we
clk
![Page 11: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/11.jpg)
論理回路基礎
クロック・ゲーティング
we
clk
QD
c
time
clk
we
c
下げるのが遅いと ...
失敗!
![Page 12: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/12.jpg)
論理回路基礎
リセット
フリップ・フロップ 初期状態(電源投入直後の状態):不定 (unknown)
1 10 0
![Page 13: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/13.jpg)
論理回路基礎
非同期リセット付き D-FF
非同期リセット (asynchronous reset)
クロックと関係なく(非同期に),出力を 0 に
DQ
R
R
QD
R
async_reset’
clock
sync_reset’
data
![Page 14: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/14.jpg)
論理回路基礎
(バイナリ)カウンタ
二進数を保存 入出力:
キャリー入力: Cin
1 : インクリメント
QD Q[0]
Cin
QD Q[1]
QD Q[2]
clk
C0
C1
C2
1 0 1 1
1
1 1 0 0
+)
1 1
桁上げ (carry)
0
![Page 15: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/15.jpg)
論理回路基礎
(バイナリ)カウンタ
カウンタ: アップ・カウンタ ダウン・カウンタ アップ/ダウン・カウンタ
![Page 16: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/16.jpg)
論理回路基礎
シフト・レジスタ
n-bit レジスタ
入出力: Serial-In : SI
Parallel-Out : PO[n−1...0]
QD PO[0]
QD PO[1]
QD PO[n−1]
clk
SI
![Page 17: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/17.jpg)
論理回路基礎
シフト・レジスタ(並列ロード付き)
n-bit レジスタ
入出力: Serial-In : SI
Parallel-Out : PO[n−1...0]
Parallel-In : PI[n−1...0]
Load : l
0: シフト 1: ロード
QD PO[0]PI[0]
QD PO[1]PI[1]
QD PO[n−1]PI[n−1]
l
clk
SI
![Page 18: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/18.jpg)
論理回路基礎
シフト・レジスタ
並列―直列,直列―並列変換 (parallel-serial, serial-parallel conversion)
clk
SO
PI
SI
PO
clk
SO
PI
SI
PO
clock recovery
![Page 19: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/19.jpg)
論理回路基礎
リング・カウンタ
リング・カウンタ シフト・レジスタの FF のうち,
1 つ: プリセット 残り:リセット
QD QD QD QD
R R R
P
clkreset’
![Page 20: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/20.jpg)
論理回路基礎
今日のまとめ
![Page 21: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/21.jpg)
論理回路基礎
今日のまとめ
順序回路の簡単化
機能的な順序回路 レジスタ カウンタ シフト・レジスタ
![Page 22: 9. 機能的 な順序回路](https://reader036.vdocuments.site/reader036/viewer/2022081418/56813acb550346895da2e694/html5/thumbnails/22.jpg)
論理回路基礎
今後の予定
1/18 演算回路
1/25 メモリ 試験問題について
3/ 7 (月) 試験 ( 13:00 ~ 14:30 )