전자부품의 가속수명시험설계법과 halt(highly accelerated life test)
DESCRIPTION
전자부품의 가속수명시험설계법과 HALT(Highly Accelerated Life Test). 1. 가속수명시험의 정의. 전기적 , 기계적 부하나 온도 , 습도 , 전압 , 가스 , 진동 , 분진 , 일사 등의 사용조건에 따른 Stress 를 강화 하여 고장시간을 단축시키는 수명시험을 가속수명 시험이라고 한다. 2. 가속수명시험을 하는 이유. 複合加速信賴性試驗 體系. 개발비용절감. 개발납기단축. 신뢰성시험의 통합관리 고장요인의 조기검출 환경시험기간의 획기적 단축. HALT System. - PowerPoint PPT PresentationTRANSCRIPT
1. 가속수명시험의 정의
전기적 , 기계적 부하나 온도 , 습도 , 전압 , 가스 , 진동 ,
분진 , 일사 등의 사용조건에 따른 Stress 를 강화하여 고장시간을 단축시키는 수명시험을 가속수명시험이라고 한다 .
複合加速信賴性試驗 體系
신뢰성시험의 통합관리고장요인의 조기검출환경시험기간의 획기적 단축
HALT System
故障解析體系 信賴性試驗體系 내구수명 및 MTTF & MTBF 예측 PSA기법에 의한 특성시험의 통합 관리
고장해석 및 고장 Mechanism 분석체계 (Macro 및 Micro)
적용도구 : ALT Model 식 , Sampling 이론 , DOE, FMEA/FTA, SPC, QFD, PSA, Weibull 추정 , 관리도 등
개발납기단축 개발비용절감
2. 가속수명시험을 하는 이유
각 개발 Process 와 가속신뢰성 시험의 역할
제품 및 부품의 개발납기 단축을 위한 가속신뢰성 시험
Needs Definition
Product Design
Process Design
Production Planning
QFDStep1
QFDStep 2
QFDStep 3
QFDStep 4
Affinity Diagram
Tree Diagram
결점 항목 선별 ( Pugh Concept Selection)
FEA,DOE, P- FMEA, FTA
VA/VE, DFM/A, DTC, CAD
FMS, CAM, CAPP
SPC
HALT 적용 범위
HALT
Upper Destruct Limit
Upper Operating Limit
Lower Destruct Limit
Lower Operating Limit
Upper Spec Limit
Lower Spec Limit
Stre
ss
Scale
HASS
Design Margin
Design Margin
DestructMargin
DestructMargin
HALT & HASS 의 Stress Level 정의
4.HALT 와 HASS 의 개념 정의
Stress
LowerDestruct Limit
Upper Destruct Limit
LowerOperating Limit
Upper Operating Limit
Product Specs
Product Specs
Operating Margin
Operating Margin
Destruct Margin Destruct Margin
HALT Margin Discovery Curves
목표 ( )
스펙 범위LSL USL
0.001ppm
3
6(99.73%)
(99.9999998%)
0.001ppm
1350ppm
1350ppm
( 자료 : Mikel J. Harry, “The Nature of Six Sigma Quality,” Motorola, Inc., 1988.)
Normal distribution theory for predicting defect rates
부품의 산포 관리
스펙 범위LSL USL
0 ppm
3
6
3.4ppm
3.4ppm
66803ppm
( 자료 : Peter J. Billington and Ahmadian, “Motorola’s Six-Sigma Quality Improvement,” Decision Science Institute, Nov., 1990)
15. 이동
부품의 산포 관리
시험결과에 대한 재현성 검증
목표 ( )
스펙 범위LSL USL
3
6(99.73%)
(99.9999998%)
0.001ppm
1350ppm
1350ppm
Normal distribution theory for predicting defect rates
1) 각 개발 단계별 문제점 도출을 위한 ALT(Accelerated Life Test) 적용범위 및 실시 방향 가속신뢰성시험 절차
가속신뢰성시험 실시 대상의 명확화
가속신뢰성시험 실시 를위한 기초자료 조사
가속식 적용의 적합성검증실시부
적합
적합성 여부 판정 실시
적합
가속신뢰성시험 실시 를 위한 시험계획수립
가속 Factor 별 고장 모드분석을 위한 시험 및 평가
고장 MODE 의 불량 재현성평가 및 DATA 정리
불량 재현성 평가 결과에 따른 표준화 작업 실시
현장 접목을 위한 현업부서와의 Work-Shop 실시
표준 제 , 개정 및 지속적인사후관리 실시
6. 가속수명시험 실시절차 및 PROCESS
개발 Process 에 있어서의 가속신뢰성 시험실시 Point 가속내구성 평가 Map ( 선진사 Benchmarking)
평가 Flow
설계신뢰성평가 , 상품의 수명예측 , 내구신뢰성 보증
사용환경조건 시장품질실적 강제가속열화 가속시험법
환경조건부하조건실사용 조건 파악
시장불량수집장기 실사용 제품의수집
가속부하시험품시간경과 고품
기존 시험법개발 시험법
경년열화 견본품 가속열화 시험품 시험장비개발
각종 품질특성의 열화비교분석 ,정합화 시험조건설정 및 시험실시
시험실적 추이검토
가속시험법 확립
설계표준화 추진 / 신규부품인정제도
Macro 및 Micro 검토
가속시험설비 개발 /고도의 시험분석 추진
개발효율의 향상
시험실 내구수명 열화시험품조건 적합화
시험법 체계화 / 시험적용의 Mapping Know-How 축적
사전 신뢰성 보증
개발 Process 에 있어서의 가속신뢰성 시험실시 Point 가속신뢰성시험 개발 Flow ( 선진사 Benchmarking)
개발 Flow가속신뢰성시험법의 재현성 검증
가속시험법 확립
검정
재현시험기존이론개별본질전문이론
고장물
리
기존이론에
대한
대응이론
구축
고장
Mech
anism
논리추
정관련조
사
원인분석 현실확인
강제파
괴
Life
-En
d
시험 발
견시
험 모의시
험 고장실
적 보증실
적
시험실 실적 시장실적
기본D
ata
및
완성D
ata
개별요인
분석 가
속시험법
적용 가
속시
험
PL확
인 안전
,
수명 확인,
미확
인 의도
적확인
재현활
용 회수평
가
HALT process flow at Array Technology
시험 unit
개발 Engineer와의 시험 review
개발시험계획
시험 JIG,시험설비 설계와 적용
Step Stress시험 진행(온도 , 진동 , 온도 /진동충전 전압 및 주파수 Margin등 )
Unit불량여부
불량원인 규명
설계문제여부
설계개선 및 시정조치
Modify Unit toFix Problem
Increase Stress
ReachLimits of Halt
Chamber
AllStress Tests
Run?
보고서 작성최종 시정조치
잠재결함이 존재하는가 ?
(제조공정 문제 )
UNIT동작 한계에도달 되었는가 ?
파괴한계에 도달했는가
시험을 위한 시료및 시험시간의 결정 ?
제조공정 검토 및시정조치
동작 한계 기록유지확인 (파괴한계 까지지속 )
HASS process flow at Array Technology
Unit의 HALT결과 분석을 토대로 스크린 실시
HALT data 로 부터 제조 공정에 적용할 HASS Level 선택
Run UNIT Through Screen(Qty 6 Min 10 Cycles)
Were Any Defects Found?
Over-Stress에기인하는 불량
스크린에 의한 심각도 경감
Increase ScreenSeverity
HASS결과를 통한 근본원인 제거 및Monitoring
잠재결함 발견
WereSeeded Defects
Found?
Begin Proof-of-ScreenProcess
Build Units With Seeded Defects
Run Units ThroughScreen
현장적용을 위한 HASS의규명 실시
-. 가속시험을 위한 기본이론
7. 가속신뢰성시험 실시를 위한 이론적 기반 구축
구 분 적 용 수 식 비 고
n 승 ,k 도칙 L 2 = L 1 ( V1 / V2 )ⁿ2( T 1 - T 2 ) / k 종이프라스틱 마일러 콘덴서
n = 4 ~ 6, 세라믹 콘덴서 n=3,k=10, GLASS 콘덴서 n=5,10,고체 Tantal 콘덴서 n=4~5, k=10,마이카 콘덴서 n=?, k=50.
Arrhenius’sModel
L 2 = L 1 exp {-B / k ( 1 / T 1 - 1 / T 2 )} 수지 , 반도체 수명의 온도 의존성
Eyring’sModel
L 2 = L 1 (T1 / T 2 ) exp {-B / k ( 1 / T 1 - 1 / T 2 ) + C ( S1 - S2 ) + D / k ( S1 / T1 - S2 / T2)}
수지 , 반도체 수명의 온도 의존성STRESS 의존성
Miner 의 선형손상칙 Σ Ni·Si = 1 혹은 Σ( ni / Ni) = 1
n
I=1
g
I=1
d 금속재료의 피로파괴
Coffin-Manson의 관계식
Δrt·Nf = 일정a
금속재료의 피로파괴
Lason-Miler 식 T( 20 + ln t3 ) = σ 에 대해 일정 금속 , 수지재료의 CREEP 현상
-. 가속시험을 위한 기본이론
구 분 적 용 수 식 비 고
1/2 승칙 √t 의존성 흡습 , 확산현상
Griffith 의 식 σc =kc/√πa 재료의 파괴응력과 CRACK 길이의 관계
Electro-migration MTF = wt / jⁿexp(Φ/kT)
MTF = αdⁿ( 여기서 α 는 결정입경 )
Note :
1) 아레니우스 Model 의 가속계수 산출식 A=L₁/L₂= eE/k(1/T₁-1/T₂)
2)Eyring’s Model 의 가속계수 산출식 A=L₁/L₂= T₂/T₁eE/k(1/T₁-1/T₂)
3)n 승칙의 가속계수 산출식 A=L₁/L₂=(S₂/S₁)ⁿ
내습성 Mode 에 대한 소신호 트랜지스터 hfe 열화 현상에 관한 논문에 응용된 가속식 ( 일본 : 瀨戶실 -----1989)
ΔhFE = C₁log t + C₂{RH / 100T × exp(C₄ - C 5 / T)}C₃
-20% ≥ ΔhFE ≥ - 80%
C1,C2,C3,C4,C5 : 정수 t = A · Pⁿ
t : T = 35 , RH = 85%, 10℃ 년에 상당하는 시험기간 A = 8.76 ×10⁴
n = -2.05
n 승 ,k 도 모델식에 근거한 가속시험 및 시험납기 단축 Case Study
L 2 = L 1 ( V1 / V2 )ⁿ2( T 1 - T 2 ) / k
A=L₁/L₂=(S₂/S₁)ⁿ2
- ( T 1 - T 2 ) / k
기본수식
가속계수 산출식
여기서 기존의 Capacitor 시험방법을 개선하고 , 시험기간을 단축하기 위한 가속계수 (A) 를 산출하기위해 다음과 같은 임의의 Data 를 구성하여 보면-.Capacitor 의 종류는 Glass Capacitor 류 로 설정하고 ,-. 정격전압은 50V,-. 사용온도조건은 85 Max℃ 라고 할 때 통상 고온부하시험조건을 85 ,1000℃ 시간시험 한다고 정의 하자 , 이때 가속시험을 위한 조건에 관한 가속계수를 산출한다면 다음과 같다 .
A=L₁/L₂=(S₂/S₁)ⁿ2- ( T 1 - T 2 ) / k
A=( 시험전압 100V / 사용전압 or 정격전압 50V)⁴×2- ( T 1 (273+85 )- T ℃ 2 (273+125 ))/ k(20)℃
=(100/50)⁴×2=64그러므로 정격전압 ,85℃ 조건에서 시험을 진행하는 경우와 대비 할 때 64 배의 가속성이 존재한다따라서 “시험보증시간 = 사용기간 or 규정시험시간 / 가속계수 (A or F)” 조건식에 대입하면시험보증시간은 15.6 시간이 되며 , 15.6 시간의 가속시험으로 1000 시간 시험을 대처 할 수 있다 .
2
8. 가속수명시험 실시를 위한 형태
Arrhenius’s 모델식에 근거한 가속시험 및 시험납기 단축 Case Study
L 2 = L 1 exp {-B / k ( 1 / T 1 - 1 / T 2 )} 기본수식
A=L₁/L₂= eE/k(1/T₁-1/T₂)
가속계수 산출식
여기서 기존의 Transistor 시험방법을 개선하고 , 시험기간을 단축하기 위한 가속계수 (A) 를 산출하기위해 다음과 같은 임의의 Data 를 구성하여 보면-.Transistor 의 종류는 FET 로 설정하고 ,
-.Pd max = 1W,
-. 사용온도조건은 Tj max=125℃ 라고 할때 통상 고온부하시험조건을 85 ,1000℃ 시간시험 한다고 정의하자 , 이때 가속시험을 위한 조건에 관한 가속계수를 산출한다면 다음과 같다 .
A=eE(0.7) / k(8.61×10 ){1/ T ₁(273+85 ) ℃ - 1/T₂(273+125 )}℃
=e=9.796그러므로 정격전압 ,85℃ 조건에서 시험을 진행하는 경우와 대비할때 9.796 배의 가속성이 존재한다따라서 “시험보증시간 = 사용기간 or 규정시험시간 / 가속계수 (A or F)” 조건식에 대입하면시험보증시간은 102.08 시간이되며 , 약 102 시간의 가속시험으로 1000 시간 시험을 대처 할 수 있다 .
A=L₁/L₂= eE/k(1/T₁-1/T₂)
-5
2.282
Eyring’s 모델식에 근거한 가속시험 및 시험납기 단축 Case Study
L 2 = L 1 (T1 / T 2 ) exp {-B / k ( 1 / T 1 - 1 / T 2 ) + C ( S1 - S2 ) + D / k ( S1 / T1 - S2 / T2)} 기본수식
{B / k ( 1 / T 1 - 1 / T 2 ) - C ( S1 - S2 ) - D / k ( S1 / T1 - S2 / T2)}
가속계수 산출식A = L₁/L₂=T₂ / T₁e
여기서 기존의 ASS’Y 혹은 UNIT 시험방법을 개선하고 , 시험기간을 단축하기 위한 가속계수 (A) 를 산출하기위해 다음과 같은 임의의 Data 를 구성하여 보면-. 수동소자의 재질은 프라스틱 재질의 Epoxy 로 설정 ( 임의로 0.8eV 설정 ),-. 능동소자의 재질은 ECN 계 ( 임의로 0.8eV 설정 ) 혹은 Viphenyl 계 ( 임의로 0.7eV 설정 ) 재질로 하며 ,-.Pd max = 2W 로하고 , Test 전력을 2×120%(2.4W) 로 하고 ,-. 사용온도조건은 Tj max=125℃ 라고 할때 통상 고온부하시험조건을 85 ,8760℃ 시간시험 한다고 정의하자 , 이때 가속시험을 위한 조건에 관한 가속계수를 산출한다면 다음과 같다 .
=107.4그러므로 Pd max,85℃ 조건에서 시험을 진행하는 경우와 대비할 때 107.4 배의 가속성이 존재한다따라서 “시험보증시간 = 사용기간 or 규정시험시간 / 가속계수 (A or F)” 조건식에 대입하면시험보증시간은 81.56 시간이 되며 , 약 82 시간의 가속시험으로 8760 시간 (1 년 ) 시험을 대처 할 수 있다 .
{B / k ( 1 / T 1 - 1 / T 2 ) - C ( S1 - S2 ) - D / k ( S1 / T1 - S2 / T2)}A = L₁/L₂=T₂ / T₁e
A =120 / 85 e
[ B(0.8) / k(8.61×10 ) { 1 / T 1 (85) - 1 / T 2 (120)} - C(0.8) { S1 (1) - S2 (1.2) } - - D(0.7) / k(8.61×E(-5)) { S1 (1)/ T1 (85)- S2 (1.2)/ T2 (120)}]
-5