what’s new in release 15.2 - bbs.hwrf.com.cnbbs.hwrf.com.cn/downrd/hwrf-pcb-1392.pdf · allegro...

电通讯网 www.oecomm.com 丰富的开发资源，丰富的技术交流，硬件设计者的网上家园

Allegro PCB Editor : what’s new in release 15.2

光电通讯网整理

光电通讯网

www.oecomm.com

丰富的开发资源

丰富的技术交流

硬件设计者的网上家园

2004-08-1

http://www.oecomm.com/


2003 年 12 月份，Cadence 公司发布了板级设计工具的 15.2 版本，这个版本

中包含两个系列，一个是 200 系列，一个是 600 系列。为了提高整个系统设计流程中的协作能力，Cadence 公司在新版本中发布了

新的 Allegro 系统互联设计平台，对其中的 PCB 设计和封装设计软件进行了大量

的修改。下表罗列出以前平台中产品名称和新版本中产品名称的对应关系。

Pre-Platform Name Allegro Platform Name Allegro Allegro PCB Editor Allegro Performance option Allegro PCB Performance option 220 Allegro Viewer Allegro Physical Viewer 610 Constraint Manager Allegro Constraint Manager PCB Design Expert Allegro PCB Design 600 Series PCB Design Expert w/ Capture Allegro PCB Design CIS 610 PCB Design Expert w/ Concept Allegro PCB Design HDL 610 PCB Design Studio Allegro PCB Design 200 Series PCB Design Studio w/ Capture Allegro PCB Design CIS 220 PCB Design Studio w/ Concept Allegro PCB Design HDL 220 PCB Designer Suite w/ Capture PCB Designer Suite w/ Concept Allegro PCB - legacy Allegro Designer - legacy Allegro Expert - legacy

Not part of the Allegro platform – contactCadence Sales for more information

下面的表格罗列出 PCB 应用文档的名称变化的对应关系： Pre-Platform Title Allegro Platform Title Allegro/APD User Guide: Getting Started

Allegro PCB and Package User Guide: Started with Physical Design

Allegro/APD User Guide: Defining and Developing Libraries

Allegro PCB and Package User Guide: Defining and Developing Libraries

Allegro/APD User Guide: Transferring Logic Design Data

Allegro PCB and Package User Guide: Transferring Logic Design Data

Allegro/APD User Guide: Layout Preparation

Allegro PCB and Package User Guide: Preparing the Layout

Allegro/APD User Guide: Design Rules

Allegro PCB and Package User Guide: Creating Design Rules

Allegro/APD User Guide: Placement

Allegro PCB and Package User Guide: Placing the Elements

Allegro/APD User Guide: Routing

Allegro PCB and Package User Guide: Routing the Design

Allegro/APD User Guide: Design Completion

Allegro PCB and Package User Guide: Completing the Design

Allegro/APD User Guide: Allegro PCB and Package User


Manufacturing

Guide: Preparing Manufacturing Data

Allegro/APD User Guide: APD-Specific Information

Allegro PCB and Package User Guide: Using Package Designer

Allegro SKILL Reference Manual

Allegro PCB and Package User Guide: SKILL Reference

Allegro: What’s New in Release 15.1

Allegro PCB Editor: What’s New in Release 15.2

Allegro Known Problems and Solutions

Allegro PCB Editor Known Problems and Solutions

Introduction to Allegro Tutorial Allegro PCB Editor Tutorial Using SPECCTRA with Allegro Tutorial

Autorouting with the Allegro PCB Editor Tutorial

Best Practices: Working with IDF Best Practices: Working with Shapes

No Change

PCB and IC Packaging Physical Layout Command Reference

Allegro PCB and Package Physical Layout Command Reference

PCB Design Studio Tutorial Allegro PCB Design HDL 220 TutorialGetting Started with PCB Design Studio with Concept HDL

Getting Started with Allegro PCB Design HDL 220

Migration Guide for PCB and IC Packaging to Release 15.0 and 15.1

Migration Guide for Allegro Platform Products Release 15.0, 15.1 and 15.2

PCB and IC Packaging Properties Reference

Allegro Platform Properties Reference

PCB and IC Packaging Documentation Roadmap

Allegro Platform Documentation Roadmap

15.2 新版本总的来说在以下四个方面有显著的改进，下面分别对其进行说明。一、提高了电气 DRC 检查的精确程度这一部分包括一下几点改进之处：时序路径中考虑了过孔和通孔管脚的 Z 轴方向延迟（只适用于 600 系列）

计算时序路径 DRC 错误时加入了过孔和通孔管脚的 Z 轴方向尺寸。利用菜

单命令Setup→Constraints→Electrical来启动DRC选项。选中Electrical Constraints对话框中的 Options 标签栏并启动其中的 Z 轴延迟项。

Z 轴方向的延迟具有以下几点属性：这些DRC选项只适用于Min/Max Propagation，Relative Propagation或者

Diff Pair Phase Control等属性的电气规则应用规则时实际长度已经包括了过孔的导线长度在计算 Z 轴方向的长度时导线层包括的所有铜层和介质层厚度计算 Z 轴方向的长度时不包括导线开始的铜层以及导线结束的铜层。例

如，10 层的 PCB 板中用一个过孔连接了层 1 到层 4 的信号。那么计算

的过孔长度为：VIA(Z Length)=L2+L3+D1+D2+D3 其中，L 代表布线

层 D 代表介质层。


管脚延迟特性从以前的外部时序路径中放在封装中考虑（只适用于 600 系列）

15.2 以前的版本中，系统级的约束需要创建一个 Design Link 然后再处理相

关的单板或者封装数据。从一个芯片的 Die 点到另一个 Die 点之间的时序路径需

要用 Cadence APD 工具中的.mcm 文件来创建路径。但是我们不能经常从芯片供

应商处获得相关的数据，常用的变通办法就是在别的应用程序诸如 Excel 中用

计算公式来计算。 15.2版本中有一个新的属性PIN_DELAY可以通过Cadence工具（包括Part

Developer）接受外部的延迟数据（如封装长度等）。这些数据可以读入PCB Editor中然后根据一个.csv文件分配给一个元器件，就好像给管脚分配属性或者值一样。

也可以在约束管理器中Propagation Delay 或者 Diff Pair工作页面中的

PIN_DELAY项输入值。和激活 Z 轴方向延迟一样我们可以选择菜单命令 Setup→Constraints→

Electrical，选择 Options 标签栏然后激活 Pin Delay DRC 选项！当使用约束管理

器时，选择菜单命令 Analyze-Analyze Modes 再选择 Options 标签，分配给他的

相应的值就会出现在相关的工作页中。值的对应关系和管脚对中的管脚顺序是一

一对应的。例如，分配给器件 U2 的管脚 T2 的管脚延迟是 602mils。这个值出现


在管脚延迟的“PIN 1”处，这是因为管脚对的定义顺序为 U2.T2:J42.75。可以根据不同层设置不同的差分对 Primary/Neck Gap 属性(适用于 200 和 600系列)

15.0 版本限制将差分对信号设置为一个独立的主间距解决方案。可以用工作

区来使应用多种电气约束的差分对满足不同层的要求。其中 Neck gap 也是一种

可选方案。 15.2 版本中可以用菜单命令 Setup→Constrains→Phydical Rule Set→ Set

Value 给差分对信号根据不同层的要求定制不同的差分间距要求。这和 15.0 以及

15.1 中设置主线宽和副线宽的模式是一样的。DRC 检查时首先查看电气约束的

值，如果不满足，就查看物理规则集中的间距宽度。 Cadence 公司提出如下两点建议：如果差分对信号的线宽和间距除了管脚引出处不同外在整个布线路径

上是保持不变的，可以应用电气规则集给差分对信号设置所有的物理参

数。如果差分对信号在不同的层有不同的线宽和间距要求，将电气规则集中

的物理参数部分设置为空白，然后在物理规则集中设置线宽和间距。可以设置多个匹配的或者嵌套的组(适用于 200 和 600 系列)

源同步总线信号要求所有的网络、管脚对都在一下相互匹配的组里面。15.2以前的版本中，PCB Editor 要求一个管脚对只能在一个匹配组里。15.2 版本去除

了这种限制。网络和管脚对可以在一个或者多个匹配的组里。交互式的布线反馈

信息显示出在处理多个条件要求时出现坏的情况。当用 15.0 版本的工具打开一个设计文件时，PCB Editor 会去除这些多重匹

配组的属性。二、提高了手动的布线编辑能力这一部分包括一下几点改进之处：在04年2月的15.1ISR版本中增加了手工的延迟调

整能力（Interactive Delay Tuning）(适用于200和600系列)

从15.1ISR版本开始200系列和600系列的产

品开始有手工的延迟调整能力。可以选择不同的

匹配方式如折叠线、弯曲线和锯齿线等来实现这

种新的功能。用户可以选择控制不同的间距和幅

度。调整点是设计者可以完全控制的，只要后

能满足整体的延迟和匹配约束。PCB Editor可以

任意的选择准确的调整区域以及调整点。光标的

位置就能精确的反映出在哪里调整以及调整的余

量（幅度值的一半）是多少。实时约束显示可以

提供直接的反馈信息。下图是其命令图标，右图是执行命令后控制

面板中Options标签栏的设置选项。

排线的布线方式（适用于 200 和 600 系列，600


系列中还包括一些高级功能） 15.2 新版本增加了排线的布线能力。用鼠标框选一组被选对象，可以是走线、

过孔或者管脚，然后开始同时布线。在 600 系列中，点击鼠标右键，从弹出菜单

中选择 User-defined 或者 minimum DRC 可以将现有的线到线的间距改变。另外

还新增加了一些功能，如将受控走线从初的起点改变到用户设定的起点；将单

根布线改为完整布线的状态。在 04 年 2 月的 15.1ISR 版本中增加了推挤的功能

推挤命令提供了 45 度角的延长线布线方式。在以前的版本中，要应用这种

功能必需在 Temp Group 或者别的工作区的配合下实现。为了得到好的效能，

在延长线方式时将 max 45-degree length 和 miter length 的值设置成一样，同时禁

止 Bubble 和 Smooth 选项也有助于提高推挤命令的功效。三、生产制作方面的改进（Update of Manufacturing Applications）这一部分包括以下几点改进之处： Slots as Database Objects

现在焊盘编辑器中可以使用槽形孔了，它是数据库的一种对象。可以选择长

方形的或者椭圆形的槽，槽的形状以及X向和Y向的尺寸都和槽的实际大小成比

例。在BRD文件中可以执行菜单命令Tools→Reports来产生一个CSV/HTML格式

的报表，详细罗列出槽的种类、位置以及旋转角度。如果执行了NC Route命令，

则该命令检查板上所有的槽并将相关信息记录到<design>.rou文件中。

Drill Tolerance 15.2 新版本中增加了金属化和非金属化的槽形孔和圆孔的正负钻孔误差容

量。这些钻孔误差可以在设计焊盘时输入，也可以在钻孔定制表中添加或修改。

钻孔误差信息保存在.drl 文件中。格式如下图所示。 ;FILE : ncdrill-1-10 for layers TOP and BOTTOM ;T01 Holesize 1. = 12.000 Tolerance = +1.000/-12.000 PLATED MILS ;T02 Holesize 2. = 22.000 Tolerance = +2.000/-3.000 PLATED


MILS ;T03 Holesize 3. = 32.000 Tolerance = +1.000/-1.000 PLATED MILS

Same Drill with Different Tolerance Requirements Ncdrill 和 Nclegend 命令在输出 ncdrill 和 nctape 数据的时候，对相同孔径尺

寸和金属化信息但有不同孔径误差的焊盘分别输出。例如，design.drl 文件对 40mil 的孔径但有两种孔径误差的输出格式如下： ;FILE : ncdrill-1-10 for layers TOP and BOTTOM ;T01 Holesize 1. = 12.000 Tolerance = +1.000/-12.000 PLATED MILS ;T02 Holesize 2. = 40.000 Tolerance = +2.000/-3.000 PLATED MILS ;T03 Holesize 3. = 40.000 Tolerance = +1.000/-1.000 PLATED MILS

Drill Character Field 钻孔和槽的字符由原来的一位提高到 3 位。

Non-Standard Drill Characterization 圆孔的非标准化参数包括Laser，Plasm， Punch或者其他参数。相对与别的

标准化参数，这些非标准化参数被单独记录在一个dil文件，这使得制造者在处理

输入数据时非常容易。 Increased Flexibility with Multiple Drills

Padstack Designer中的多钻孔部分现在新增加了Staggered选项，这样X方向

和Y方向的间距可以设置为不同的值。

Updating the User Interface and Commands

用户界面现在已经升级到通用的用户界面标准。现在的主菜单命令

Manufacture-NC 中包含了以下的子菜

单和相应的控制命令。


Menu Command Console Command Statue Drill Customization ncdrill customization New Drill Legend ncdrill legend No change NC Parameters ncdrill param formerly Drill Parameters NC Drill nctape_full formerly Drill Tape NC Route ncroute formerly Route NC Drill现在产生的缺省文件名为<design.drl>，以前的文件名是ncdrill.tap。

如果还想继续应用ncdrill.tap的文件名，可以编辑修改nc_param.txt文件。在 NC ROUTE 对话框中，缺省的文件名字符已经修改为<design>.rou，以前

的命名是 ncroute.ncr。当单独执行 ncroute 命令时，这种改变也是适用的。在 PCB Editor 中执行 NC Drill 或者 NC ROUTE 命令时，正确的绘图名会出

现在相应的日志文件中。而以前，PCB Editor 是用一种含义模糊的文件名来

暂时的保存设计，这种方法可以方便用批命令的方式访问。 NC DRILL对话框中已经取消了Pattern for DIPs和tape相关的菜单。旧的参数

文件中产生的告警信息是过时的、可忽略的，是新的参数文件没有没有涉及

到的。各种相关的信息以及日志文件都已经被修改了。磁带参数也被取消了。在15.2新版本以前，如果系统中没有找到合适的缺省模板文件.dlt，Drill

Legend命令就会终止运行。但现在的处理方式是，它会发出一个告警信息，

然后继续所有的处理，但在输出文件中的留出空的drill legend 模板文件。 Enhanced NC Parameter Dialog Box

NC Parameter 的对话框有以下一些改进：文件头部分现在已经可以支持 1024 个字符了，还可以支持多文件头的记录。增加了Enhanced Excellon Format 对于 ncdrill 和 ncroute 来说，这部分的设置是完全通用的。对于 ncdrill 和 ncroute 来说不同的设置已经转移到专门的输出文件中了。

Drill Output - Auto Tool Select 应用了自动工具选项后就不再需要 nc_drill.txt 文件在钻孔文件中插入工具

代码了。如果找不到工具文件，Viewlog 中就会生成一个告警信息，它表面工具

文件是自动生成的。生成钻孔文件时自动选择是首选的方法。下面就是一个包括新的容差信息和扩展

的文件头的示例： ;T01 Holesize 1. = 12.000000 Tolerance = +1.000000/-2.000000 PLATED MILS ;T02 Holesize 2. = 22.000000 Tolerance = +1.000000/-2.000000 PLATED MILS ;T03 Holesize 3. = 55.000000 Tolerance = +1.000000/-2.000000 PLATED MILS ;T04 Holesize 4. = 68.000000 Tolerance = +1.000000/-2.000000 NON_PLATED MILS G90 T01 X03225Y02125 T02 X00645Y02081


T03 X00311Y-00025 T04 X00208Y-00213 M30

Enhanced Excellon Format 在文件头部分给“T<nn>”工具选项代码后面附加一个“C<size>”工具尺寸

说明（例如：“T<nn>C<size>）时要用的这个选项。例如： M48 INCH T01C.01 ;T01 Holesize 1. = 10.000000 Tolerance = +1.000000/-2.000000 PLATED MILS

Redirecting Artwork/Drill Files to a Specific Directory 15.2 版本中可以定义一个指定的路径名作为 PCB Editor 的工作路径，这样

光绘文件和数控文件就可以在这个文件目录中读写了。选择菜单命令 Setup→User Preferences→File Management 然后设置参数 ads_sdart 即可。 Automatic Creation of Legends on Blind/Buried Via Boards

15.2 版本中可以一个步骤就生成盲埋孔的钻孔图例。选择菜单命令

Manaufacture→NC Drill→Legend 可以同时放置钻孔图例并生成相应的

NCLEGEND 子类。现在的 NCLEGEND 子类是以前的 NCDRILL_LEGEND 和

NCDRILL_FIGURE 子类的合集，在数据库中被认为是一个整体。后续命令执行

后放置位置仍然保持不变。 Legend Data Justification（图例数据调整）

新的图例缺省文件模板.dlt 包括了图例表名称栏的层命名，并扩展了 SIZE和 TOLERANCE 两列用来分别设置槽孔和孔径冗余误差。另一个改进之处就是

允许钻孔图例表中各项数据分别进行调整。注意：调整不影响列的头，只影响数据。钻孔图例模板文件 .dlt 中？

ColumnDefinitions 中的实体下面为系统缺省路径 share\pab\text\nvlegens 下面模板文件.dlt 的示例： ; Each column definition below can have an optional 4th field ; included to control the justification of the data displayed ; within that column. The permitted values are of course:; ; "center", "right", or "left"; ; with "center" being the default if the 4th field is not provided, ; or is provided but is not one of the above permitted values. ; ?ColumnDefinitions '( ("Figure" "FIGURE" 7) ("Holesize" "SIZE" 15) ("Tolerance" "TOLERANCE" 15) ("PlateStatus" "PLATED" 10) ("NonStandard" "NONSTANDARD" 15)


("Quantity" "QTY" 6)

Legend Titles 15.2 版本中允许指定在

缺省的钻孔图例模板文件.dlt中钻孔图例表中出现的名称。

随后，它会出现自爱钻孔图例

对话框中 Legend title 部分，

可以修改它。如果在实际生成

的图例表中名称部分出现字

符串 $lay_nums 或者

$lay_nams，它们将分别代表

层的顺序数字和层的名称，例

如 1 到 4 或者 TOP 到

BOTTOM。这种方法能简易

自动的区别不同的钻孔层。 Display of Plated/Non Plated Holes

选择菜单命令 Setup→Drawing Options→Display 来

设置金属化孔和非金属化孔

之间的区别，这些孔包括槽和

多钻孔方式。右图是其设置界

面。

New Drill Customization Spreadsheet 15.2 新版本中提供了一个钻孔定制的电子数据表，在这个表里，可以增加或

者定制钻孔容差、钻孔符号或者钻孔字符。选择菜单命令 Manaufacture→NC→ Drill Customization 可进入定制表。


Automatic Generation of Symbols 有些设计方法不需要将钻孔符号和图形分配给焊盘。在15.2新版本中，有一

个自动生成工具（automatic generation utility）可以根据内部的算法给焊盘设定

符号。现在PCB Editor支持的钻孔图形是按照下面的顺序排列的，他包括了开始

的11个钻孔。这个列表的排列顺序没有发生变化。 1 十字交叉（主要应用于多和少的数量） 2 方形 3 X向六角形 4 Y向六角形 5 八角形 6 菱形 7 三角形 8 X向椭圆形 9 Y向椭圆形 10 长方形 11 圆形

对于11个图形之外的孔，不需要钻孔图形。钻孔符号是按照这样的顺序来排

列的：A-Z，AA，AB…AZ，BA，BB…BZ等。任何槽形孔用字符OA…OZ标识，如果有必要，还可以用PA…PZ和QA…QZ

标识槽形孔。用字符RA…RZ，SA…SZ等来标识长方形槽。对于圆形钻孔，符号的X向和Y向尺寸自动的设定为孔本身的尺寸。对于槽

形孔，自动符号生成工具不会改变其符号的X向和Y向尺寸，他们仍旧保持为槽

形孔本身的尺寸。 Merge Utility

除了数量的不一致外，有相同定义的钻孔在钻孔定制时被融合为一个实体。

第一个有相同设置的孔的数量将会得到更新。 Validation Utility

15.2 新版本中，有一个确认按钮用于检查所有钻孔当中是否存在具有相同的

符号定义（包括符号文字、符号图形、符号的 X 向和 Y 向尺寸）的孔。任何一

个钻孔如果和其他钻孔有完全相同的符号定义，则会产生无法标识的错误，该错

误标识是将背景转化为红色。第一个这样的孔是红色的背景标识，接下来用相同

符号的孔也是红色的背景标识，但同时标注出有相同符号的孔的数量。黄色用来

标识所有的完全相同符号定义的孔。这样就不会将相同的转孔融合在一起了！当用 15.0 版本的软件打开一个设计时，槽转化成一个和槽有稍小尺寸孔径

的孔。钻孔定制的有关设定恢复到向的设计参数。 Library-Based Drill Report

从 Padstack Editor 和 Drill Customization 对话框中都可以访问到 Library drill report 用户界面。鼠标右点一列中任何一个方格就会根据这一列的特性将内容重

新排列。用户界面中缺省的排列顺序是按照焊盘名来排列的。 Updating Symbols and Padstacks

Update Symbols 和 Refresh Padstacks 两个对话框中新增加了 Reset customizable drill data 的复选框，为了在更新封装和焊盘的同时将焊盘的孔径容

差、符号图形、符号文字以及符号大小尺寸（这些都是可以在 Drill Customization对话框中设定的内容）等因素一起更新，则必需在相应的界面中选中这个复选框。


New Format for Reports

新版本中 PCB Editor 产生的报告文件在查看阅读时是 HTML 格式，在保存

时是 CSV 格式。当用别的应用程序如 Excel 打开时好使用 CSV 格式的。为了还能用老的 ASCII 格式输出报告，设置参数 allegro_old_report 并用一个

批命令来执行报告即可。例如，想要生成 myboard.brd 文件的料单报告，用下面

的命令或者生成一个脚本文件来运行： setenv ALLEGRO_OLD_REPORT report -v bom myboard.brd old_bom.txt unsetenv ALLEGRO_OLD_REPORT Custom Reports

15.2 新版本中可以根据数据库中不同的数据生成自己定制的报告文件。在

Report 对话框中点击按钮。如果你定制了报告文件然后想共享这个定制

的文本文件，设置一下 textpath 参数即可。 New Reports

新版本中 PCB Editor 中标准的报告列表包括了以下几个新的选项：根据网络名报告布线长度根据线对报告布线长度根据层报告线对槽形孔的报告

Searchable PDF PCB Editor 中现在支持用非矢量的字体文本生成绘图文件，这样作的目的是

输出有搜索功能的 PDF 绘图文件。在 Windows 平台的 Plot 设置对话框中新增加

了一个 Windows 标签。你可以启用或者禁止这种非矢量的文本绘图方式、还可

以设置使用的字体、设定字符的高和宽的比例、或者将这种非矢量的文本字符串

的大小和正常情况下绘图输出或者显示的矢量文本字符的大小相匹配。在 PCB Editor一个设计段内的所有设置都会记录在.ini文件中。这种功能需要第三方PDF打印驱动器的支持。


UNIX Plotting of Non-Vectorized Text

UNIX 平台下的菜单命令 File→Plot 也可以将光绘设置对话框中的文本设置

为矢量，这种矢量是用来决定是否将绘图文本矢量化。 HTML Format and Search Capability of Messages

为了将信息文件设置成支持 HTML 格式，选择菜单命令 Setup→User Preferences→UI，选中其中的 allegro-html 选项。当启用这种格式的信息报告文

件时，可以使用搜索功能。


Web Links as Properties 网页的链接可以作为一个特性值来存储，当需要访问时，可以使用show

element或者show property命令来进行搜索。四、使用性方面的提高（Usability Improvements）这一部分包括以下改进之处： Undo/Redo

新版本增加了undo/redo的命令。Undo命令用于将设计恢复到前一个命令状

态；redo命令将否定undo命令的效果。Undo命令只对PCB Editor中那些物理上

修改数据库的命令有效，例如move 、add、 connect、 slide或者place manual命令。Undo命令不能恢复参数、格点或者数据库精度方面的设置命令。通过命

令Setup→User Preference→Undo可以设置Max－undo－memory参数和Undo－depth参数。Max－undo－memory参数用于设计记录undo命令的历史记录容

量，缺省情况下是4MB，可以设置为0MB到10MB的内存容量。Undo－depth参数用于设置大的undo历史次数，undo可恢复的次数越多就消耗越多的内存。

缺省情况下可以执行10次undo命令，可以设置的范围为0～50次命令。实际可执

行的undo命令次数是由这个参数和每个undo命令所消耗的内存共同的动态决定

的，所耗内存总数不能超过Max－undo－memory参数的值。

Fix/Unfix Toolbar Icons

新版本中在图标命令栏增加了对器件和布线添加Fixed属性的锁定命令图标

和去除Fixed属性的去锁命令图标。锁定命令图标可以和Find过滤器一起使用。

如果去除所有的Fixed属性，点击去锁命令后点击鼠标右键，在弹出菜单中选择

unfix all项即可。 Display Measure

新版本中在图标命令栏增加了该图标。

Redraw

新版本中在图标命令栏增加了该图标

Dynamic Shape Enhancements 15.2的新版本在绘制Shape方面有以下提高：

选中Shape时点击鼠标右键出现的弹出菜单中

可选项增加：新添加的功能包括move 、copy to layers 、defer dynamic fill和change shape type


等命令。用copy to layers命令可将选中的shape复制到新的子类层中。支持弧线；15.2新版本在添加或者编辑shape的边界时可以使用弧线。

热焊盘连接的控制：在全局或者局部参数设置对话窗口中，可以针对正片的

热焊盘连线设置不同的参数。新的状态报告：15.2新版本中提供了一个关于所有动态shape的报告，报告

根据不同的层罗列出所有的动态shape以及shape的状态（shape是smooth平滑的还是out-of-data过时的、粗糙的）和网络名。如果对shape经过一段

时间的编辑后，可选择菜单命令Setup→Drawing Options，然后选择Status标签栏，点击out of data shape栏前面的颜色按钮即可生成一个有关shape状态的窗口来。

一致性告警信息：在生成光绘文件时，如果shape的设置（矢量还是向量）

与光绘文件中的不一致，将会产生一个告警信息。

Net Properties in Constraint Manager

约束管理器中新增加了一页用来添加或者编辑网络级的属性，例如设置网络

的physical属性或者space属性，voltage属性或者测试点数量等。 Stroke Editor

任何操作系统平台（包括Linux）上的PCB Editor现在都支持笔画编辑器

Stroke Editor。在15.2以前的版本中，只能在Design Entry HDL上生成笔画命令

然后在PCB Editor中应用。15.2新版本中我们通过执行菜单命令Tools→Utilities→Stroke Editor可进入到Stroke Editor界面。


Quickplace Enhancements 快速放置器件的界面包括如下一些新的布局

选项：根据属性放置器件（By property）：

Quickplace可以根据器件的属性和值进行布

局。属性可以是用户自定义的，但一定要添

加给器件。根据Room放置器件（By room）

Quickplace可以将器件直接放置在一个room中或者同时放置在多个room中。如果放置板

边框，可以使用Place by property/value 选项

然后从下拉菜单中选择room(作为一种属性)来放置。支持原理图页和等级设计（Schematic

page and hierarchy support）系统提供了一个包括所有原理图等级块和原

理图页的下拉列表，可以从列表中选择多页

一次性放置，同时这个列表能迅速更新并罗

列出还有元器件没有放置的页。通过用户点击放置器件（By user pick）

以前的版本中Quickplace是将元器件放置在

器件布局区域外的。利用user pick可以直接

将器件放置在板边框以内用户自己指定的区

域。Use this field with the Edge and Board Side fields.


Redirecting Files 15.2新版本中增加了几个参数用于文件管理。通过执行菜单命令Setup→

User Preferences→File Management调出文件管理参数设置界面，其中

ads_start参数用于设置光绘文件和数控文件的目录，参数ds_sdlog用于设定日

志文件和脚本文件的目录，参数ads_sdplot用于设定图形文件的目录，参数

ads_sdreport用于设置报告文件的目录。如果没有设置这几个参数（缺省情况），

新版本中的文件管理方式沿用以前版本的文件管理方式。 Outline Creation

Allegro中生成板边框、ROOM、封装禁布区域和平面区域的命令现在已经迁

移到PCB Editor的等级命令中来。这种用户界面比现有的方法更直观。在生成板

边框时，可以针对不同的外形自动的选择相应的类和子类。可以在生成板边框的

同时设置诸如封装禁布区和布线禁布区等外形。可通过执行菜单命令Setup→Outline添加不同的外形图（如下图）。

板边框的设计界面如下图：


DRC Suppression 新版本中增加了新的属性来禁止值为“false”的DRC。15.0的版本中已经增

加了属性“NODRC_SYM_SAME_PIN”来禁止同一器件内部的管脚与管脚之间

的间距错误。这种属性有利于减少约束区域的设置或者查看DRC的时间。 NODRC_COMPONENT_BOARD_OVERLAP：这个属性应用于器件外形覆盖

了封装禁布区时的情况，通常情况下这些器件都是一些在物理位置上有具体

定位要求的器件，如连接器、开关和LED指示灯等器件。 NODRC_ETCH_OUTSIDE_KEEPIN：这个属性应用于布线或者文本字符超

出布线区域时的情况。 NODRC_VIAS_OUTSIDE_KEEPIN：这个属性应用于过孔超出布线区域时的

情况。这些过孔通常都是大量的地回流孔。 Turbo Stagger Option in the PCB Editor

在 PCB Editor 中的 Automatic Route 对话框中有一个 Turbo Stagger 的选项，

这个控制参数通过交错的连接器管脚来提高布通率！如果不设置该项参数，布线

器有时会绕着连接器布线，这样就会导致整个布线长度增加。在全局布线时不推

荐这么作，因为会降低效能。

Text Block Compaction

15.2新版本在设置字符大小的Text Setup对话框中增加了一个按钮，


点击这个按钮可以删除无用的字符设置，用这个选项可以将剩下的字符设置从1开始重新排列。

Interactive Add/Delete Fillet

APD在菜单命令Route→Gloss中增加添加泪滴（Add Fillet）和删除泪滴

（Delete Fillet）的命令。这在添加或者删除单个或者一组泪滴时可以进行人为的

控制。这两个命令和GLOSSING控制对话框中的Pad and T Connection Fillet一起

使用的。

Net Name Retention When Copying Vias

15.2 新版本中拷贝一个有网络属性的过孔（例如地网络的回流过孔）时将保

留过孔原来的网络属性。


Warning When Opening A Series 600 Database In A Lower-Tier Product 同一个设计的数据文件有可能用于PCB Editor产品中的不同系列软件，例

如，一个OEM使用Series 600 database而设计部门使用Series 200 database。当一个教低级别的产品来打开Series 600 database时，会弹出一个告警窗口，

提示规则、数据或者约束可能会丢失。 F1 Function Key

当你在执行PCB Editor中的命令时，点击F1按键将显示出和当前命令有关

的帮助来，不像以前的版本中只是显示出一个内容列表。 Same Net DRC on Planes

15.2新版本中，当你设置了参数drc_old_pad_pad，同一网络上相邻两个过孔

的间距小于DRC要求时将会产生DRC错误标识。 Re-Use Modules – Remove Stackup Restrictions

15.2 新版本中不再要求重复利用的模块和 BRD 文件的叠层完全一致。只要

模块中叠层结构的层名和 BRD 文件的相匹配，模块就能够调入到 BRD 文件中

使用，而对于内层，在 BRD 文件中是连续命名的。例如，你可以将叠层结构为

Top/Int/Bottom 的模块调入到叠层结构为 Top/Int1/ Int2/Bottom 的 BRD 文件中，

但反过来是不行的。 Highlighting Control

15.2新版本的菜单命令Setup→User Preference→Misc中增加了一个新的参数

ignore_extermal_highlight。如果设置了这个参数，高亮信息将同时显示出来，外

部的正在运行的命令将会被忽略。缺省情况下，这个选项设置为Off，如果想改

变这个设置，可以通过User Preference Editor菜单命令，也可以通过手工编辑

Pcbenv目录下面的env文件。 Scripts

有关脚本文件发生了如下变化：如果你正在记录一个脚本文件，脚本文件的名字将出现在 PCB Editor 右下脚

处的状态窗口里。因为数控转孔方面更新了很多内容，任何和产生数控转孔文件相关的脚本文

件不再适用。

在脚本对话框中新增加了一个按钮，点击这个按钮可调出一个搜索

日志文件的窗口，然后将选定的日志文件转换为脚本文件。如果想在 PCB Editor 以外的情况的转换日志文件为脚本文件，这执行如下命令： j2script <source_jrl_file> <target_allegro_script>


Allegro Skill Additions and Updates 15.2新版本中添加或者更新了以下一些SKILL功能。可以查看文件路径

<cdsroot>/share/pcb/examples/skill/DOC了解该版本中的新功能。

New SKILL Functions Updated SKILL Functions axlDebug axlDBCreatePadStack axlDMFileError axlDBCreateSymbol axlFormGridUpdate axlDBCreateSymbolSkeleton axlFormListGetSelCount axlDbidDoc axlFormListSelItems axlDeleteObject axlFormListSelAll axlDMClose axlIsDebug axlDMFileparts axlMeterCreate axlDMOpenFile axlMeterDestroy axlDMOpenLog axlMeterIsCancelled axlFormBNFDoc axlMeterUpdate axlFormCallback axlMPythag axlFormListDeleteAll axlMXYAdd axlHighlightObject axlMXYSub axlMiniStatusLoad axlPolyMemUse axlPolyExpand axlPolyOffset axlSubclassFormPopup axlSleep axlTestPoint axlUIConfirm axlUIYesNo axlFormIntroDoc axlTriggerSet

想要了解有关SKILL功能的信息，请参考文档Allegro PCB and Package Use Guide: SKILL Reference. Save Design to 15.0

为了将15.2版本的文件保存为15.0的版本，可以执行菜单命令File – Export – Save Design to15.0。需要注意的是，当转换成15.0的版本时，可能丢失诸如

Slots、转孔定制、多转孔参数设置和多匹配组等特性。 Design Migration Notes

如果你想利用以下 15.2 中的新功能然后还想在 15.0 或者 15.1 中使用你的设

计文件，需要运行 File – Export – Save Design to15.0 菜单命令。 Multiple matched groups： Slots support in the Padstack Editor： Enhanced multi-drill options 15.2版本以前生成的脚本文件在新的报告格式下有可能不起作用。设置环境

变量allegro_old_report可以用旧格式生成报告。新增加了3个网络相关的报告代替了以前版本中的ECL报告。在PCB Editor

的命令行中输入old_reports就可以访问旧的报告格式。 15.2新版本中增加了根据不同的层设置差分线对间距的规则，所以，从14.x

直接升级到15.2后的差分线对规则和从14.x升级到15.0/15.1后在升级到

15.2的差分线对的规则是不同的。


Script Migration Notes 由于PCB Editor中的数控钻孔方面进行了大量的改进升级，任何和生成数控

转孔文件的脚本文件不再适用。 HTML类型的报告文件方面有大量的改进，生成报告的脚本文件不再适用。

有两条进行迁移升级的方法：升级设计方法，使之能够采用新报告功能。修改你现有的报告脚本文件，将其中的reports命令修改为old_reports命令。康训结构三部袁园 2004-7-30

专注于微波、射频、天线设计人才的培养易迪拓培训网址：http://www.edatop.com

射频和天线设计培训课程推荐

易迪拓培训(www.edatop.com)由数名来自于研发第一线的资深工程师发起成立，致力并专注于微

波、射频、天线设计研发人才的培养；我们于 2006 年整合合并微波 EDA 网(www.mweda.com)，现

已发展成为国内最大的微波射频和天线设计人才培养基地，成功推出多套微波射频以及天线设计经典

培训课程和 ADS、HFSS 等专业软件使用培训课程，广受客户好评；并先后与人民邮电出版社、电子

工业出版社合作出版了多本专业图书，帮助数万名工程师提升了专业技术能力。客户遍布中兴通讯、

研通高频、埃威航电、国人通信等多家国内知名公司，以及台湾工业技术研究院、永业科技、全一电

子等多家台湾地区企业。

易迪拓培训课程列表：http://www.edatop.com/peixun/rfe/129.html

射频工程师养成培训课程套装

该套装精选了射频专业基础培训课程、射频仿真设计培训课程和射频电

路测量培训课程三个类别共 30 门视频培训课程和 3 本图书教材；旨在

引领学员全面学习一个射频工程师需要熟悉、理解和掌握的专业知识和

研发设计能力。通过套装的学习，能够让学员完全达到和胜任一个合格

的射频工程师的要求…

课程网址：http://www.edatop.com/peixun/rfe/110.html

ADS 学习培训课程套装

该套装是迄今国内最全面、最权威的 ADS 培训教程，共包含 10 门 ADS

学习培训课程。课程是由具有多年 ADS 使用经验的微波射频与通信系

统设计领域资深专家讲解，并多结合设计实例，由浅入深、详细而又

全面地讲解了 ADS 在微波射频电路设计、通信系统设计和电磁仿真设

计方面的内容。能让您在最短的时间内学会使用 ADS，迅速提升个人技

术能力，把 ADS 真正应用到实际研发工作中去，成为 ADS 设计专家...

课程网址： http://www.edatop.com/peixun/ads/13.html

HFSS 学习培训课程套装

该套课程套装包含了本站全部 HFSS 培训课程，是迄今国内最全面、最

专业的HFSS培训教程套装，可以帮助您从零开始，全面深入学习HFSS

的各项功能和在多个方面的工程应用。购买套装，更可超值赠送 3 个月

免费学习答疑，随时解答您学习过程中遇到的棘手问题，让您的 HFSS

学习更加轻松顺畅…

课程网址：http://www.edatop.com/peixun/hfss/11.html

`

专注于微波、射频、天线设计人才的培养易迪拓培训网址：http://www.edatop.com

CST 学习培训课程套装

该培训套装由易迪拓培训联合微波 EDA 网共同推出，是最全面、系统、

专业的 CST 微波工作室培训课程套装，所有课程都由经验丰富的专家授

课，视频教学，可以帮助您从零开始，全面系统地学习 CST 微波工作的

各项功能及其在微波射频、天线设计等领域的设计应用。且购买该套装，

还可超值赠送 3 个月免费学习答疑…

课程网址：http://www.edatop.com/peixun/cst/24.html

HFSS 天线设计培训课程套装

套装包含 6 门视频课程和 1 本图书，课程从基础讲起，内容由浅入深，

理论介绍和实际操作讲解相结合，全面系统的讲解了 HFSS 天线设计的

全过程。是国内最全面、最专业的 HFSS 天线设计课程，可以帮助您快

速学习掌握如何使用 HFSS 设计天线，让天线设计不再难…

课程网址：http://www.edatop.com/peixun/hfss/122.html

13.56MHz NFC/RFID 线圈天线设计培训课程套装

套装包含 4 门视频培训课程，培训将 13.56MHz 线圈天线设计原理和仿

真设计实践相结合，全面系统地讲解了 13.56MHz线圈天线的工作原理、

设计方法、设计考量以及使用 HFSS 和 CST 仿真分析线圈天线的具体

操作，同时还介绍了 13.56MHz 线圈天线匹配电路的设计和调试。通过

该套课程的学习，可以帮助您快速学习掌握 13.56MHz 线圈天线及其匹

配电路的原理、设计和调试…

详情浏览：http://www.edatop.com/peixun/antenna/116.html

我们的课程优势：

※ 成立于 2004 年，10 多年丰富的行业经验，

※ 一直致力并专注于微波射频和天线设计工程师的培养，更了解该行业对人才的要求

※ 经验丰富的一线资深工程师讲授，结合实际工程案例，直观、实用、易学

联系我们：

※ 易迪拓培训官网：http://www.edatop.com

※ 微波 EDA 网：http://www.mweda.com

※ 官方淘宝店：http://shop36920890.taobao.com

专注于微波、射频、天线设计人才的培养

官方网址：http://www.edatop.com 易迪拓培训淘宝网店：http://shop36920890.taobao.com

what’s new in release 15.2 - bbs.hwrf.com.cnbbs.hwrf.com.cn/downrd/hwrf-pcb-1392.pdf · allegro...

Documents