vivado ip integration - xilinx · 2019-10-16 · standardized ip -xact . representation. xilinx ip...
TRANSCRIPT
Vivado IP Integration
2015,Nov,3
Agenda
회사 소개
IP Integrator
적용된 프로젝트
결론
A2KHS History
History 2013, 2월 법인설립 2013. 8월 벤처기업등록 2013. 9월 삼성전기업체등록 2015. 3월 기업부설연구소등록
Company Motto Wide Bandwidth (광대역) Technology Leadership Customer 기술만족 / 기술지원만족
Location 성남시분당구서판교
A2KHS Core Technology Core Technology
• Logic Design• Algorithm H/W
Implementation• Logic Processor
• SI,PI• 10G, 40G, 100G
Physical Layer Design
• DPD, CFR, FIR Filter
• Image Processing
• PCI-Express, SRIO, CPRI, OBSAI, XAUI
• 10G, 40G, 100G• MIPI, Display Port,
VbyOne, Triple SDIHigh Speed
Serial Protocol
Digital Signal
Processing
FPGA Implement
Physical Layer
Design
A2KHS Solution Layer Model
HardwarePI / SI
FPGA Coding
High-SpeedConnectivity
Digital Signal Processing
SoftProcessor
Image FactoryAutomation Communication Military
Physical Layer
Logical Layer
Application Layer
High Speed Transmission
High Performance Processing
MediumLayer
A2KHS Solution Layer API Interface
A2KHS 제품 무선 통신 (중계기) 제품군
영상 통신 제품군
IP Integrator IP Integrator 정의 VIVADO에서 사용되는 툴
Graphic, Block Based IP Connection Tool
복잡한 IP 블록을 빠르게 interconnection 시킬 수 있는Tool.
AXI Interface로 많은 IP가 디자인되어 있음.
IP Integrator
IP UsageExtensible IP Catalog
IP Management and Delivery
IP
Repository
Integrated Design Environment
IP Packager
IP Integrator IP Integrator 정의 VIVADO에서 사용되는 툴
Graphic, Block Based IP Connection Tool
복잡한 IP 블록을 빠르게 interconnection 시킬 수 있는Tool.
AXI Interface로 많은 IP가 디자인되어 있음.
IP Integrator
IP UsageExtensible IP Catalog
IP Management and Delivery
IP
Repository
Integrated Design Environment
IP Packager
IP Integrator Vivado IP Integrator
IP Integrator
VIVADO IP Integrator
Interface Connections with Live DRCs
System Hierarchy View
Hierarchy Support
Extensible IP
IP Integrator
Debug, Logic Analyzer
IP Integrator
Reusing Your IP
IP Packager
Source (C, RTL, IP, etc)
Simulation ModelsDocumentation
Example Designs
Test Bench
Vivado IP Integrator Standardized IP-XACT
representation
Xilinx IP
3rd Party IP
User IP
모든 Vivado IP는 IP Integrator에서 사용이 가능
User IP를 IP등록해서 사용이 가능
IP Integrator
Customizing IP for reuse in IP Packager
Add, Edit or change defaults
SelectOptions
IP Integrator Debug
A2KHS 적용사례
Device : XC7K325T- 2FFG676C
Application : 3D Frame Grabber
FPGA Main Block Camera link (10bit Mode)
PCIe Gen2 / DMA
Frame Buffer (DDR3 800MHz)
3D Image Processing
Why IP Integrator : Module Based Design
Rapid connection
AXI Interface
Xilinx IP Handing
A2KHS 적용사례 Block Diagram
A2KHS 적용사례 Customization IP Package 등록
A2KHS 적용사례 Customization IP Package 작업
A2KHS 적용사례 IP Integrator 작업 (PCIe)
Xilinx 및 타사 IP의 AXI Interface의 Connection을 쉽고 용이하게 Test하는 것이 가능
A2KHS 적용사례 IP Integrator의 Wrapper
IP Integrator로 디자인된 블록을 Xilinx에서 제공된Wrapper를 이용하여 쉽고 TOP에 붙이는 것이 쉽고 용이함.
A2KHS 적용사례 IP Integrator의 Debugging
IP Integrator에서 쉽게 ILA, Logic Analyzer를 만들어서 로직 디버깅이 가능.
결론
과제를 통한 IPI의 장점 복잡한 IP를 빨리, 편하게 Connection하는 것이 가능
Sub-System을 IP로 만들어서 Reuse하는 것이 가능
Visible 한 연결도 확인
빠른 DRC Check을 통한 빠른 코드 디버깅
FPGA Coding의 개발 기간 단축
기본 기능을 위한 개발 기간 단축