teknik mesin stt-mandala bandung elektronika … filetiming diagram gerbang or •menunjukkan...
TRANSCRIPT
![Page 1: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/1.jpg)
TEKNIK MESIN
STT-MANDALA BANDUNG
ELEKTRONIKA DIGITAL
![Page 2: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/2.jpg)
Sinyal analog dan sinyal digital
![Page 3: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/3.jpg)
Sistem Bilangan
Secara umum untuk basis r dan digit D tertentu
Sistem bilangan basis 10
contoh
Contoh untuk bilangan basis 3
![Page 4: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/4.jpg)
Bilangan binerSistem bilangan biner adalah sistem bilangan dengan basis 2, hanya menggunakandigit 0 dan 1, dan sangat cocok digunakan dalam sistem komputer karena mewakilkanekpresi logika yang hanya ada dua nilai: TRUE (1) dan FALSE (0)Sebuah digit biner tunggal di sebut bit
Bit yang paling kiri disebut MSB (most significant bit) dan yang paling kanandisebut LSB (least significant bit)
Desimal ke biner Penjumlahan dan perkalian biner
![Page 5: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/5.jpg)
Bilangan Oktal
Berbasis 8 bilangan, yaitu 0 sampai 7
Karena 8 adalah pangkat dari 2, maka setiap digitnya dapat diwakilkan olehsebuah grup bit. Jumlah bit sama dengan pangkat 2 dari basisnya.Karena 8=23 maka digit berbasis 8 dapat diwakilkan oleh 3 bit
![Page 6: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/6.jpg)
Bilangan hexadesimalBilangan hexadesimal (hex) adalah bilangan berbasis 16, menggunakan digit 0 sampai 9 dan huruf A sampai F (A adalah 10 basis 10 dan B adalah 11 basis 10 dst)
![Page 7: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/7.jpg)
Konversi basis
Konversi dari desimalke basis lain
![Page 8: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/8.jpg)
ALJABAR BOOLEANPasangan simbolyang umumdigunakan untuknilai Boolean
![Page 9: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/9.jpg)
DATA DIGITAL� Digital
1 dan 0, (1001 1011)2Keuntungan� Kurang terpengaruh thd
noise� Mudah untuk
dimanipulasi olehkomputer
Kerugian� Ketepatan terbatas� Time lag karena sample
and hold
� Analog� 3.141592687…,1/3 dll
KeuntunganPasti: resolusi tak terbatasTidak ada time lag
KerugianNoiseRepeatabilitySulit untuk dimanipulasi
![Page 10: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/10.jpg)
LOGIC LEVELSLogic level (biasanya untuk TTL)
Timing Diagram
![Page 11: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/11.jpg)
![Page 12: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/12.jpg)
ALJABAR BOOLEAN
![Page 13: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/13.jpg)
ALJABAR BOOLEAN
![Page 14: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/14.jpg)
ALJABAR BOOLEAN
![Page 15: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/15.jpg)
ALJABAR BOOLEAN
![Page 16: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/16.jpg)
ALJABAR BOOLEAN
Hukum komutatif
Hukum asosiatif
Hukum distributif
![Page 17: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/17.jpg)
ALJABAR BOOLEANlainnya
Dicek dengan truth table
![Page 18: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/18.jpg)
De Morgan’s Law
atau
![Page 19: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/19.jpg)
contoh
![Page 20: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/20.jpg)
Penyederhanaan ekspresi Boolean
distributif
Asosiatif dan distributif
Asosiatif dan hukum dasar Z.1=Z
![Page 21: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/21.jpg)
CONTOH
![Page 22: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/22.jpg)
GERBANG LOGIKA� RANGKAIAN ELEKTRONIK YANG
MENGKOMBINASIKAN SINYAL DIGITAL BERDASARKAN ALJABAR BOOLEAN
� MENGONTROL ARUS INFORMASI
� POSITIVE LOGIC: TRUE STATE : TEGANGAN YG LEBIH TINGGI
� NEGATIVE LOGIC: FALLS STATE: TEGANGAN YG LEBIH RENDAH
� AKAN DIBAHAS TRUE LOGIC DI KULIAH INI
![Page 23: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/23.jpg)
RANGKAIAN DIGITALDalam rangkaian digital, tidak boleh ada input yang dibiarkan tidak dihubungkanBeberapa grup rangkaian logika adalah :
![Page 24: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/24.jpg)
GERBANG AND dan NAND
NAND truth tableAND truth table
![Page 25: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/25.jpg)
GERBANG OR dan NOR
![Page 26: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/26.jpg)
GERBANG NOT
Gerbang NOT menghasilkan kebalikan dari input
![Page 27: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/27.jpg)
GERBANG BUFFER
Buffer menghasilkan output tertunda yang sama dengan input
![Page 28: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/28.jpg)
AND-OR-INVERT GATE
![Page 29: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/29.jpg)
Exclusive –OR GATE (XOR)
![Page 30: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/30.jpg)
Implementasi XOR
![Page 31: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/31.jpg)
![Page 32: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/32.jpg)
Contoh
Truth table
![Page 33: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/33.jpg)
Timing diagram
Timing diagram gerbang AND
Timing diagram gerbang OR
•Menunjukkan tingkat input dan output dalam rangkaian vs waktu•Menunjukkan hubungan output dan input secara grafis•Dapat digunakan untuk semua jenis input yang mungkin dalam rangkaian
![Page 34: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/34.jpg)
Latihan� Gambar skema rangkaian logika untuk menghasilkan :
•Buat timing diagram untuk truth table berikut ini
![Page 35: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/35.jpg)
Latihan� Rancanglah suatu sistem keamanan rumah dengan
persyaratan di bawah ini:
Alarm akan berbunyi jika ada yang masuk ke rumahmelalui pintu atau jendela atau ada yang bergerak disekitar rumah ketika tidak ada penghuninya
Dalam kondisi tertentu, pengguna dapat menonaktifkansuatu bagian dari sistem alarm tsb
![Page 36: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/36.jpg)
Definisi masalah� Keadaan aktif di mana alarm berbunyi adalah jika
pintu atau jendela terganggu. Keadaan ini terjadimisalnya saat penghuni tidur
� Keadaan aktif di mana alarm berbunyi jika jendelaatau pintu terganttu atau jika terjadi gerakan di sekitarrumah. Keadaan ini terjadi saat penghuni tidak dirumah
� Keadaan non aktif di mana alarm tidak berbunyi. Keadaan ini terjadi jika aktifitas di rumah normal
![Page 37: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/37.jpg)
Definisi masalah� A : keadaan sensor pintu dan jendela
� B: keadaan sensor gerakan
� Y: output untuk mengaktifkan alarm
� CD: kode 2 bit untuk memilih keadaan operasi� CD =0 1 keadaan 1
� CD=1 0 keadaan 2
� CD = 00 keadaan 3
Input ke sistem adalah A, B, C dan D dan output Y
Asumsi logika positif, 1 =ON, 0=OFF
![Page 38: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/38.jpg)
Penulisan keadaan quasi logic� Aktivasi alarm (Y=1) jika A=high dan kode CD =0 1
atau aktivasi alarm jika A atau B=high dan kode CD=1 0
![Page 39: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/39.jpg)
Penulisan ekpresi Boolean
![Page 40: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/40.jpg)
Realisasi AND
De Morgan
De Morgan
![Page 41: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/41.jpg)
Gambarkan diagram rangkaian
![Page 42: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/42.jpg)
EKPRESI BOOLEAN DARI
TABEL KEBENARAN
�METODE SUM OF PRODUCT
�METODE PRODUCT OF SUM
![Page 43: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/43.jpg)
METODE SUM OF PRODUCT
� OUTPUT DAPAT DIPEROLEH DARI PENJUMLAHAN PRODUK YG MERUPAKAN KOMBINASI DARI INPUT
� CONTOH JIKA KITA PUNYA TIGA INPUT YAITU A, B DAN C SERTA OUTPUT X. SUM OF PRODUCT ADALAH EKPRESI BOOLEAN DARI INPUT AND UNTUK MEMPEROLEH PRODUK YG DIGABUNG DENGAN OR UNTUK MEMPEROLEH OUTPUT X SEBAGAI PENJUMLAHAN BOOLEAN
� CONTOH
� JIKA MEMBUAT PRODUK DARI SETIAP BARIS DI TABEL KEBENARAN YANG MENGHASILKAN OUTPUT 1 DAN MENJUMLAHKAN PRODUK-PRODUK TERSEBUT, KITA AKAN MEMPEROLEH LOGIKA LENGKAP DARI TABEL TSB
� UNTUK BARIS DI MANA NILAI OUTPUTNYA ADALAH 1, MAKA PRODUK DARI BARIS TSB HARUS 1. UNTUK MEMPEROLEHNYA MAKA INPUT YG BERHARGA 0 DI BARIS TSB HARUS DIINVERSI MENJADI 1
� DENGAN MENGEKSPRESIKAN PRODUK DARI SETIAP KOMBINASI INPUT YANG BERHARGA 1, KITA MEMPEROLEH LOGIKA LENGKAP DARI TABEL KEBENARAN KARENA SETIAP KOMBINASI YANG LAIN AKAN MENGHASILKAN 0
![Page 44: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/44.jpg)
METODE PRODUCT OF SUM
� OUTPUT DAPAT DIPEROLEH SEBAGAI PRODUK DARI PENJUMLAHAN YG MERUPAKAN KOMBINASI DARI INPUT
� MISALNYA TIGA INPUT A, B DAN C DAN OUTPUT X, MAKA PRODUCT OF SUM ADALAH EKSPRESI BOOLEAN YANG MENGANDUNG BEBERAPA PENJUMLAHAN INPUT (OR) YANG KEMUDIAN DICARI PRODUKNYA (AND) UNTUK MENGHASILKAN OUTPUT X.
� CONTOH:
� JIKA PENJUMLAHAN DI SETIAP BARIS TABEL KEBENARAN YANG MENGHASILKAN OUTPUT 0 DAN MENCARI PRODUK DARI PENJUMLAHAN TSB MAKA KITA DAPAT MEMPEROLEH LOGIKA LENGKAP DARI TABEL TSB
� UNTUK BARIS YG OUTPUTNYA 0, PENJUMLAHANNYA HARUS MENGHASILKAN 0, SEHINGGA SETIAP INPUT YANG BERHARGA 1 DI BARIS TSB HARUS DINVERSI MENJADI 0 DALAM PENJUMLAHANNYA.
� DENGAN MENGEKSPRESIKAN PENJUMLAHAN SETIAP KOMPBINASI INPUT DALAM BARIS TSB YG BERHARGA 0 MAKA KITA MEMPEROLEH LOGIKA LENGKAP TABEL KEBENARAN KARENA SETIAP KOMBINASI LAINNYA AKAN MENGHASILKAN 1.
![Page 45: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/45.jpg)
CONTOH
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
SEBUAH TABEL KEBENARAN DITUNJUKKAN SEBAGAI BERIKUT
BUATLAH RANGKAIAN LOGIKA DARI TABEL KEBENARAN DI ATAS
DI MANA A DAN B ADALAH INPUT, S DAN C ADALAH OUTPUT
![Page 46: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/46.jpg)
SOLUSI
PRODUCT (AND) DIAMBIL DARI BARIS 2 BARIS 3 DI MANA S ADALAH 1
SUM OF PRODUCT UNTUK OUTPUT S
PRODUCT OF SUM UNTUK OUTPUT S
SUM (OR) DIAMBIL DARI BARIS 1 DAN 4 DI MANA S ADALAH 0
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
![Page 47: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/47.jpg)
SOLUSI
PRODUCT (AND) DIAMBIL DARI BARIS 4 DI MANA C ADALAH 1
SUM OF PRODUCT UNTUK OUTPUT C
PRODUCT OF SUM UNTUK OUTPUT S
SUM (OR) DIAMBIL DARI BARIS 1, 2 DAN 3 DI MANA C ADALAH 0
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
![Page 48: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/48.jpg)
SOLUSI
JIKA KITA GUNAKAN PRODUCT OF SUM UNTUK S DAN SUM OF PRODUCT
UNTUK C (LEBIH SEDERHANA, HANYA SATU BARIS YG OUTPUTNYA 1)
MAKA RANGKAIAN LOGIKA MENGHASILKAN JUMLAH GATES YG PALING
SEDIKIT :
![Page 49: TEKNIK MESIN STT-MANDALA BANDUNG ELEKTRONIKA … fileTiming diagram gerbang OR •Menunjukkan tingkat input dan output dalam rangkaian vswaktu ... Asumsi logika positif, 1 =ON, 0=OFF](https://reader031.vdocuments.site/reader031/viewer/2022021621/5ce9ee1888c9931e1e8bb9f9/html5/thumbnails/49.jpg)
PR 1 (di blog PR_1_Mekatronika)� Dikumpulkan tanggal 1 minggu setelah diberikan