semicustom design flow - unibo.itfranchi/dida01/modellif.pdf · semicustom design flow rtl (hdl es:...
TRANSCRIPT
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
1
SemicustomSemicustom Design FlowDesign Flow
RTL (HDL es: VHDL)
Logic Synthesis
Floorplanning
Placement
Routing
Tape-out
Circuit Extraction
Pre-Layout Simulation
Post-Layout Simulation
System specification
Des
ign
Itera
tion
Des
ign
Itera
tion
Libreriadi celle
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
2
qSintesi logica
qSimulazione logicapost-sintesi (pre-layout)
qSimulazione logicapost-layout
q<= a and b or c;
Verifica funzionale e stimadelle prestazioni (Tp, P, A)
Calcolo delle prestazioni(Tp, P, A) tenendo conto anchedei parassiti associatialle linee di interconessione
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
3
LibreriaLibreria di di cellecelle standardstandard
q Schematicoq Simboloq Layout e rappresentazione per programmi di
Place&Routeq Caratterizzazione per programmi di sintesi e
simulazione logica§ Valore numerico dei parametri che permettono di
stimare Tp=Tp(Cext, Tsplopein), P=P(Cext, Tsplopein), Area
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
4
Fig. 43 della guida
Flusso di progetto
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
5
Considerazionisul disegno delLayout
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
6
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
7
Standard CellsStandard Cells
InOut
VDD
GND
In Out
VDD
GND
With silicideddiffusion
Rsq = 2.7 Ohm/sq
minimaldiffusionroutingWith non silicidedDiffusionRsq = 50 Ohm/sq
OutIn
VDD
M2
M1
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
8
Metal 1
n +
Rsq metal 1 = 72 mO/ sq
Rsq n + salicided= 2.7 O/ sq
R contatto = 4.5 O
ContattareContattare le le regioniregioni n+ e p+n+ e p+
R = Rsq L/W
R metal1 << R n+/p+
Per ridurre R -> w non minimo e metallo
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
9
Metal 1
n +
Rsq metal 1 = 72 mO/ sq
Rsq n + salicided= 2.7 O/ sq
R contatto = 4.5 O
ContattareContattare le le regioniregioni n+ e p+n+ e p+
R = Rsq L/W
R metal1 << R n+/p+
V1 V2 = (R metal1) I2
V3 ≈ V1
V4 =(R n+) I4Rco
nta
tto
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
10
Metal 1
n +
Rsq metal 1 = 72 mO/ sq
Rsq n + salicided= 2.7 O/ sq
R contatto = 4.5 O
ContattareContattare le le regioniregioni n+ e p+n+ e p+
R = Rsq L/W
R metal1 << R n+/p+
V1 V2
V3 ≈ V1
V4 ≈ V2Rco
nta
tto
Rco
nta
tto
Rco
nta
tto
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
11
0.4 um
0.375um
0.575umW
Source a gndDrain
Ip: trascurabili le cadute sul metalloRs ≈ Rsq n+ (0.575/3.4) = 0.5 OhmIds= Imax = 1.8 mA Vs = 0.9 mV << Vdd-Vt
Vs
Rs
Vg
(Vgs-VT)max = (Vdd – Vs(Ids) –VT)
Ids
Es.1 minima Es.1 minima distanzadistanza frafra canalecanalee e contattocontattogiunzionegiunzione uniformementeuniformemente contattatacontattata
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
12
0.4 um
0.9umW
Source a gndDrain
Ip: trascurabili le cadute sul metalloRs ≈ Rsq n+ (0.9/3.4) = 0.7 OhmIds= Imax = 1.8 mA Vs = 1.2 mV << Vdd -Vt
Vs
Rs
Vg
(Vgs-VT)max = (Vdd – Vs(Ids) –VT)
Ids
Es.2 Es.2 distanzadistanza frafra canalecanalee e contattocontatto impostaimposta dalladalla strutturastrutturadel SOGdel SOGgiunzionegiunzione uniformementeuniformemente contattatacontattata
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
13
0.4 um
Ip: trascurabili le cadute sul metallo e stima della Rs comeRs ≈ Rsq,n+ (w+ 0.9)/0.4 = 29 Ohm (cioè : lunghezza del conduttore= w + 0.9, larghezza = larghezza del contatto)
-> forte sovrastima del valore di R Ids= Imax = 1.8 mA Vs = 52 mV << Vdd –Vt(se fosse unsiliced Rsq n+ = 50 Ohm/sq e Rs ≈ 500 Ohm e Vs ≈ 1 V)
Vs
Rs
Vg
(Vgs-VT)max = (Vdd – Vs(Ids) –VT)
Ids
0.9umW
Source a gndDrain
Es.3 Es.3 distanzadistanza frafra canalecanalee e contattocontatto impostaimposta dalladalla strutturastruttura del del SOG e SOG e giunzionegiunzione non non uniformementeuniformementecontattatacontattata
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
14
Standard Cells: Standard Cells: contatticontatti di di substratosubstrato
InOut
VDD
GND
In Out
VDD
GND
With silicideddiffusion
Rsq = 2.7 Ohm/sq
minimaldiffusionroutingWith non silicidedDiffusionRsq = 50 Ohm/sq
OutIn
VDD
M2
M1
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
15
Metal 1
n +
n well
p -Si
Rsq metal 1 = 57 mO/ sq
Rsq n + salicided= 1.5 O/ sq
R contatto = 1.5 O
(valori minimi)
ContattareContattare ilil substratosubstrato deidei transistoritransistori
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
16
Metal 1
p +
p -Si
Rsq metal 1 = 57 mO/ sq
Rsq p + = 1.5 O/ sq
R contatto = 1.5 O
(valori minimi)
ContattareContattare ilil substratosubstrato
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
17
Delay DefinitionsDelay Definitions
Vout
tf
tpHL tpLH
tr
t
V in
t
90%
10%
50%
50% t
In
t
Out
Simulazione circuitale
Tp,HL Tp,LH
Simulazione logica
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
18
Inverter with LoadInverter with Load
CL,ext
Delay Tp (50%)
Cint CL,extTp,int
Req
CL = Cint + CL,extCL,ext = somma Cin,eq + Clinea
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
19CMOS Inverter Propagation DelayCMOS Inverter Propagation DelaySimplified approach Simplified approach
tpHL = f(Ron.CL)
on= 0.69 R CL
V outVout
R n
R p
V DDV DD
V inV in
(a) Low-to-high (b) High-to-low
CLCL
ln 2 = 0.69
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
20Propagation delay model (1) based on Propagation delay model (1) based on linear relationshiplinear relationship
• TP,int: intrinsic delay (i.e. delay with no output loading)• RC : fraction of the delay caused by the output load• STr: fraction of the delay due to input slope
C = ΣCin,eq + Clinea
For each input 7 parameters: TP,int,HL TP,int ,LH Rup RDown SS,UP SS,Down Ceq,in
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
21
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
22Propagation delay model (2) based on Propagation delay model (2) based on lookup tableslookup tables
........
........
........
......ValueTd
TP = TP,int + TP(Ts,in, Cext)
table 1) Tp(Ts,in, Cext)
CextTs,in
table 2) TS,OUT(Ts,in, Cext)
........
........
........
......ValueTs,out
CextTs,in
sono inoltre da calcolare TP,int Ceq,in
Cext = ΣCin,eq + Clinea
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
23EsempioEsempio: : definizionedefinizione delledelle tabelletabelle
Cext
val(ps)
Ts,in
4 12 28 80
5.6
101
261
533
160 (fF)
1069
(Ts,in in ns)(Cext in pF)
1500
(ps)
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
24
Example: INVERTER 0.13um
pF
ns
pFns
Ts,
in
Ts,
in
Cext
CextTp,HL
Ts,out,fall
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
25
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
26EsercitazioneEsercitazione: : risultatorisultato delladellacaratterizzazionecaratterizzazione
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
27
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
28
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
29
ModelliModelli per per stimarestimare la la potenzapotenza dissipatadissipata• Potenza statica
•P = Vdd Ileakage• calcolare Ileakage per ogni configurazione degli ingressi
• Potenza dinamica e di corto circuito• P = fCK Eint + fCK V2
dd C ext,0-1• calcolare Eint = Eint(Cext, Ts,in) energia assorbita in corrispondenza della transizione di ogni ingresso assumendo nullo il carico applicato
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
30
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
31Inverter
pW
pW (valore medio)
pW
pF
ns
pFns
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
32
Energia assorbita a seguitodella transizione degli ingressiespressa in pJ
in questo valore sono consideratii contributi associati alla corrente di cortocircuito e agli effetti reattivi intrinseci
Ts,
in
Cext
Cext
Ts,
in
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
33
ModelloModello nand2nand2
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
34EsercitazioneEsercitazione: : risultatorisultato delladellacaratterizzazionecaratterizzazione
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
35Come Come valutarevalutare i i risultatirisultati delladellasimulazionesimulazione ??
q analisi delle caratteristiche dei transistori§ Manuale di processo§ Simulazioni
q confronto con la caratterizzazionedell’inverter
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
36
ManualeManuale di di processoprocesso::
q caratterizzazione transistori nMOS e pMOS§ Corrente massima per unità di larghezza di
canale (VDS = VGS = VDD, VBS =0)§ Corrente di leakage (VGS =0)
qq EffettiEffetti reattivireattivi del del transistoretransistore MOS MOS qq ResistenzaResistenza per per unitàunità di di quadroquadro di di conduttoriconduttori
realizzatirealizzati in in differentidifferenti materialimateriali e e resistenzaresistenzadi di contattocontatto
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
37
(Imax/W)nMOS = 530 uA/um pagina del manualeW = 3.4um Imax = 1.8 mA
(Imax/W)nMOS= W Coxvsat(VDD-VT-VDSAT)
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
38
(Imax/W)pMOS = 250 uA/um pagina del manualeW= 4.7um Imax,p = 1 mA
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
39CMOS Inverter Propagation DelayCMOS Inverter Propagation DelaySimplified approach Simplified approach
Imax
VDD
Vout
Vin = VDD
CLImax
tpHL = CL VDD /2
I = (Idsat/W) * Weqmax
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
40VgsVgs = 0 = 0 VdsVds = = VddVdd VbsVbs = 0 = 0 variavaria la la temperaturatemperaturaIleakage = Iss exp(-VT/nVth)(1-exp(-VDD/Vth)
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
41
CaratterizzazioneCaratterizzazione dell’inverterdell’inverter
Vout
Iin
Ivdd
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
42RisultatiRisultati caratterizzazionecaratterizzazione dell’Inverterdell’Inverter((duratadurata transizionetransizione in in ingressoingresso 100 100 psps))
R,HL = 1 ps/fFR,LH = 1.5 ps/fF RNOT = 1.25 ps/fF
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2006-2007
43ParametriParametri per per ilil calcolocalcolo del del TpTp((duratadurata transizionetransizione in in ingressoingresso 100 100 psps))
Tp,int,HL = 35 psTp,int,LH = 54 ps Tpint,NOT = 45 ps
R,HL = 1 ps/fFR,LH = 1.5 ps/fF RNOT = 1.25 ps/fF
23 ps
24 ps
24 ps
21 ps
15 ps
15 ps13 ps
13 ps
Tpint,NOTRNOT Cin,NOT
= 451.25 * 13
≈2.7γ =
Cin,not = 13 fF
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
44StimaStima capacitàcapacità intrinsecaintrinseca
23 ps
24 ps
24 ps
21 ps
15 ps
15 ps13 ps
13 ps
Stima Cintassumendo Tpint= Rnot CintCint ≈ 36fF
Tpint,NOT = 45 ps
RNOT = 1.25 ps/fF
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
45
Tempi di Tempi di salitasalita e e discesadiscesa ((Ts,outTs,out))
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
46
IleakageIleakage al al variarevariare delladella temperaturatemperatura
Ileakage = Iss exp(-VT/nVth)(1-exp(-VDD/Vth)
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
47
EnergiaEnergia associataassociata allaalla transizionetransizioneLL--H_L H_L dell’uscitadell’uscita
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
48
B
VDD
ATpint ≈2 Tpint,not
Rup ≈ Rup,notRdown ≈ 2 Rdown,not
B
VDD
A
A
Tpint ≈2 Tpint,not
Rup ≈ 2 Rup,notRdown ≈ Rdown,not
Come Come utilizzareutilizzare I I risultatirisultatidelladella caratterizzazionecaratterizzazionedell’inverterdell’inverter
Sp = Sp,not
Sp = Sp,not
Sn = Sn,not
Sn = Sn,not
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
49
B
VDD
A
Tpint ≈ Tpint,norm ≈ 2 Tpint,not
Rup ≈ Rup,not/2Rdown ≈ Rdown,not
B
VDD
A
A
Tpint ≈ Tpint,norm ≈ 2 Tpint,not
Rup ≈ Rup,notRdown ≈ Rdown,not /2
Come Come utilizzareutilizzare I I risultatirisultatidelladella caratterizzazionecaratterizzazionedell’inverterdell’inverter..Se Se raddoppianoraddoppiano i i fattorifattoridi forma di di forma di tuttitutti I I transistoritransistori
Sp = 2 Sp,not
Sp = 2 Sp,not
Sn = 2 Sn,not
Sn = 2 Sn,not
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
50TransizioneTransizione degli degli ingressiingressi cheche renderendemassimomassimo ilil tempo di tempo di propagazionepropagazione• è sempre quella a cui corrisponde la carica/scarica dei
nodi interni oltre che del nodo di uscita• è quella in cui l’ingresso che varia è applicato al transistore
con il source a gnd (o Vdd)
C2
C1In1
In2
In3
M1
M2
M3 CL
C2
C1In3
In2
In1
M1
M2
M3 CL
critical path critical path
charged1
0→1charged
charged1
delay determined by time to discharge CL, C1 and C2
delay determined by time to discharge CL
1
1
0→1 charged
discharged
discharged
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
51
ProgettoProgetto Buffer Buffer nelnel SOGSOGTp,i = Tp,int,medio,i + Ri Cin,i +1 = Tp,int,not + f Rnot Cin,not
f =Cin,i +1Cin,i
CL
Cin,1F =
tpoTp,int,nottdo
tpo/γRnot Cin,nottd1
γ = Tp,int,not/Rnot Cin,notγ = tdo/td1
ffr
FFR
J. RabaeyE.FranchiProf. G. Baccarani
fN = F
( )ff γ+= 1exp
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
52
Optimum Effective Optimum Effective FanoutFanout ffOptimum f for given process defined by γ
( )ff γ+= 1exp
fopt = 3.6for γ=1
fopt = 4.7for γ=2.7
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
53Sensibilità al fattore di dimensionamentoSensibilità al fattore di dimensionamento
Adapted from J. Rabaey et al, Digital Integrated Circuits2nd, 2003 Prentice Hall/Pearson a.a. 2007-2008
54AttAtt: : nelnel SOG non è SOG non è sempresempre verovero cheche TpintTpintsisi mantienemantiene costantecostante ! (! (pagpag.. 69)69)