APPUNTI DI INFORMATICA--------------------liiiiiiiiiiiiiiiiiiiii.iiiiiil--------:c~o~o:rd~i~na:m::en~t~o;-d~';-A;;-n~d-:;,r::e:a-:d~e;-pP:;:;ris::c~o

Reti logiche combinatoriedi Anna Pugliese

Una rete combinatoria è composta daun insieme di circuiti elementari, me-diante i quali essa è capace di manipola-re i segnali presenti in input e di presen-tarli opportunamente elaborati inoutput.

Con riferimento alla figura 2, utilizze-remo la seguente terminologia ed i se-guenti simboli.

Chiameremo «morsetti» di una retecombinatoria, gli ingressi e le uscitedella stessa. A questi morsetti è possi-bile applicare dei segnali in configurazio-ne binaria; vale a dire che ad ognisingolo morsetto è possibile applicare omeno della corrente elettrica al fine diimplementare fisicamente quello che inteoria è il «valore» del morsetto: i pos-sibili valori di un morsetto sono due, esi indicano con i simboli «O» e «1».

Per fare un esempio consideriamouna rete combinatoria con due ingressied una uscita.

Chiamiamo X ed Y i due morsettid'ingresso, e Z quello d'uscita. Dire cheX=O ed Y=1, significherà allora, dalpunto di vista fisico, che al morsetto Y èapplicata una tensione di 5 volt mentreal morsetto X no. O, se volete, il contra-rio: tutto è relativo. Una volta stabilito ilmodo di implementare fisicamente larete, è owiamente necessario attenersi

I sistemi di elaborazione

Con il termine «sistema di elaborazio-ne» è possibile riferirsi ad una vastagamma di macchine logiche composteda elementi circuitali opportunamenteconnessi fra loro al fine di elaboraresequenze di informazioni producendo, apartire da esse, ben definite sequenzedi risultati. Un approccio realistico del-l'argomento deve comunque essere su-bordinato ad una serie di semplificazio-ni, che rendano possibile la trattazionedi tali sistemi, con il ben noto metododelle «approssimazioni successive». Èquesto lo spirito mediante il quale «Ap-punti di Informatica» si propone di trat-tare questa materia, sicuramente oscu-ra per gran parte degli utenti di compu-ter nonché per coloro ai quali l'appellati-vo di «utente» sta, e a ragione, abba-stanza stretto.

Il fine, che è quello di saperne di piùsu cosa si celi sotto un austero chip, èonesto dirlo, è di scarsa rilevanza prati-ca, ma il gusto di saperne di più, si sa, èquello che spinge a comprare il primoPC e a firmare cambiali per l'acquistodel secondo.

La figura 1 può essere d'aiuto peravere un'idea di cosa sia un sistemad'elaborazione; in essa è schematizzatala parte centrale di un sistema.

Un sistema è caratterizzato dall'insie-me delle operazioni che esso è capacedi eseguire.

gni operazione del sistema è associa-ta ad un codice operativo che presen-tandosi in input alla struttura centraledel sistema, assieme ad eventuali dati,sui quali l'operazione deve essere effet-tuata, attiva l'esecuzione dell'operazio-ne nella struttura centrale, che provocal'uscita di eventuali risultati in output.

Il passo successivo è quello d) entra-re nella scatola, che in figura 1 è statachiamata «struttura centrale» del siste-ma, per osservare come l'esecuzionedell'operazione possa prendere atto.Ma all'interno della scatola, come i piùpessimisti avranno già previsto, altre

scatole sono presenti, opportunamenteconnesse fra loro e con gli input e glioutput della scatola esterna. Fra i com-ponenti della struttura centrale dei si-stemi di elaborazione, è possibile rico-noscere le «reti logiche», componentialtresì di molte altre apparecchiatureelettroniche.

Tali reti rientrano in due grandi cate-

dati

codiceoperazione

Figura l

Xl

~

Rete

XnCombinatoria

Figura 2

gorie: le reti logiche combinatorie e lereti logiche sequenziali; sebbene le se-conde siano, da un punto di vista strut-turale, delle semplici varianti delle pri-me, alla base di ognuna delle due tipolo-gie di reti sta un'apposita teoria.

È alla teoria, nonché alla pratica, dellereti logiche combinatorie che è il caso dirivolgere lo sguardo in questa sede.

x y z

o o 1o 1 o1 1 11 o o

Figura 3 - Una tabella di verità di una rete combina-toria con due ingressi ed una uscita.

StrutturaCentrale

-----:t

risultati

MCmicrocomputer n. 88 - settembre 1989 245

APPUNTI DI INFORMATICA

X*y=y*Xx*x=oX * 1 = Xx*o=oe così via.

X+X=lx+o=xX + 1 = 1X = X

cambia l'ordine degli addendi.Analogamente è possibile dimostrare

che:

Figura 4 - I postulatidell'algebra dellacommutazione.ANO QB l!QI

0'0=0 0+0=0 0= 1O' 1 = O 0+1 = 1 1=01'0 = O 1 + O = 1l' 1 = 1 1 + 1 = 1

Figura 6 - Gli schemi logici delle reti elementari.

Figura 5 - Le tabelle diverità delle reti

elementari.X y Z X Y Z -mO O O O O O O 1O 1 1 O 1 O 1 O1 1 1 1 1 11 O 1 1 O O (c)

(a) (b)

:_~X----~o

Consideriamo una rete combinatoriala cui tabella di verità corrisponde aquella in figura 5a.

È facile convincersi del fatto che talerete combinatoria implementa la funzio-ne logica OR, vale a dire che l'uscita Zdella rete è sempre uguale alla sommalogica degli ingressi X ed Y, qualsiasisiano i valori degli ingressi stessi. Analo-gamente, in figura 5b è mostrata latabella di verità di una rete combinatoriache implementa la funzione logica AND,ed in figura 5c quella della funzionelogica NOT. Queste tre reti combinato-rie rivestono grossa importanza, dal mo-mento che costituiscono le «reti ele-mentari)}: ogni possibile rete combina-toria può essere ottenuta dalla connes-sione di reti elementari.

Dopo aver dato un'occhiata alla figura6, che mostra le tre reti elementari inuna rappresentazione meno astratta diquella della figura 2 o di quella dellecorrispondenti tabelle di verità, andiamoa dimostrare come sia possibile realizza-re la rete deWesempio di figura 3, me-diante la connessione di reti elementari.

La rete produceva in uscita il valoreZ= 1 se X ed Y erano uguali (entrambi Ood entrambi 1) e Z=O altrimenti.

Un' espressione logica che fornisceuna simile Z è la .i'eguente:

Z =X*Y + (X*Y)La dimostrazioned la diamo mediante

il cosiddetto metodo della «perfetta in-duzione)} che consiste nel provare laveridicità della tesi per ogni possibilecaso particolare. Per farlo, utilizziamouna specie di tabellone, nelle primecolonne del quale inseriamo le variabiliX ed Y, da cui l'espressione dipende,nelle colonne intermedie inseriamo deirisultati parziali cioè delle sottoespres-sioni quali: X.Y ,X Y ,X*Y e, nell'ultimacolonna, l'espressione intera.

A questo punto basta cancellare men-talmente le colonne intermedie e verifi-care se la tabella così ottenuta corri-sponde alla tabella di verità di figura 3,che è quella della rete che vogliamorealizzare. Dimostrata la cosa, trascuria-mo per il momento come sia stato

Torniamo alle nostre reti combina-torie.

Reti elementari

L'algebra della commutazioneCon il termine «algebra della commu-

tazione)} ci si riferisce ad un sistemaalgebrico in cui gli unici valori esistentisono «O)} ed «1)}, e le operazioni ese-guibili sono la somma logica, il prodottologico, e la complementazione logica.Queste tre operazioni sono indicate ri-spettivamente con «OR)}, «AND)}, e«NOT)}, e sono definite come illustratonelle tabelle di figura 4.

A partire da questi postulati di base èpossibile ricavare un certo numero diproprietà dell'algebra della commuta-zlone.

Siano X ed Y due variabili. È evidentedall'osservazione della figura 4 che:

X+Y=Y+Xdal momento che, qualunque sia il valo-re (O oppure 1) di X e qualunque sia ilvalore (O oppure 1) di Y, il risultato dellaloro somma logica non cambia se si

le definire funzioni logiche di ogni gene-re e tipo. Vedremo come.

-~.yX

Y

alle convenzioni, ma inizialmente lascelta è libera.

Ciò che da un punto di vista logicocaratterizza fortemente le reti combina-torie, è il fatto che esse implementanodelle vere e proprie funzioni logiche chetrasformano i valori in ingresso nei valo-ri in uscita. In altri termini, è possibiledefinire completamente la rete combi-natoria dell'esempio precedente, dichia-rando quali sono le uscite corrisponden-ti ad ogni possibile combinazione degliingressi. La cosa è fattibile medianteuna tabella come quella della figura 3,detta: «Tabella di verità)}.

Una rete combinatoria, il cui funziona-mento è definito dalla tabella di verità infigura 3, è una rete che implementa unafunzione logica ben precisa.

Se indichiamo con «Vero)} e «Falso)} isegnali «1)} e «O)} rispettivamente, lafunzione logica di prima può essereenunciata come: «Il risultato è vero se,e solo se, i due dati di ingresso sonouguali tra loro)}.

Mediante le tabelle di verità è possibi-

246 MCmicrocomputer n. 88 - settembre 1989

x y x y x·y x·y x·Y + x·y (=Z)

o o 1 1 1 o 1o 1 1 o o o o1 1 o o o 1 11 o o 1 o o o

Figura 7

xyx y Z Z o o o 1 11 1 oo o o o o o o oo o 1 oo 1 o o (a)

O 1 1 1 O1 O O O1 O 1 11 1 O 11 1 1 1 (b)

Figura 9

possibile ottenere l'espressione logicache descrive Z, e diamo invece un'oc-chiata alla figura 8, dove gli elementilogici OR, AND e NOT, sono intercon-nessi per produrre, a partire dai morset-ti d'ingresso X ed Y, il morsetto d'uscitaZ il cui valore corrisponde a Z = (X*Y) +(X*Y).

Confrontando fra loro la figura 8 conla figura 2, possiamo facilmente render-ci conto del fatto che la tabella di veritàè una descrizione generale del funziona-mento della rete, detta: «descrizione aimorsetti»; nel momento in cui passia-mo all'implementazione effettiva dellarete, allora dobbiamo andare a vederequale dev'essere il contenuto della«scatola nera» cui i morsetti della retesono applicati. Questa scatola nera con-terrà sempre altre scatole nere, che nelcaso di figura 8 sono le reti elementariAND, OR e NOT i cui morsetti sonoopportunamente connessi fra loro. Ve-dremo, in successive puntate della ru-brica, come più reti combinatorie possa-no essere connesse tra loro, e con altrielementi detti «registri», per formaredei cosiddetti sistemi di reti sequ~nziali,categoria alla quale appartengono i pro-cessori dei computer.

In un certo senso possiamo dire chein questa trattazione dei processori,stiamo seguendo il metodo «bottom-up». (=dal basso in alto) nel senso che,a partire dalle reti elementari, che nellascienza dell'informazione costituisconodei componenti atomici, non ulterior-mente divisi bili (una loro trattazione ri-chiederebbe infatti nozioni squisitamen-te elettroniche), costruiamo oggetti piùcomplessi sulla base dell'integrazione diquelli più semplici. Prima di continuarequesto nostro processo d'astrazione, ènecessario soffermarci ancora sulle reticombinatorie e precisamente sulle tec-niche di progettazione delle stesse.

Ribadendo che la tabella di verità diuna rete, ne costituisce una sua descri-zione funzionale, chiameremo il proces-so di costruzione vero e proprio dellarete, a partire dalla sua descrizione fun-zionale: processo di «sintesi» della rete,mentre il processo inverso, che consi-ste nell'ottenere la tabella di verità dellarete a partire dalle connessioni esistentifra le reti elementari che la compongo-no, lo chiameremo: processo di «anali-si» della rete. In questo contesto do-vrebbe essere chiaro che il processo disintesi di una rete consiste nel suoprogetto, e poiché è proprio questoquello che ci riguarda più da vicino,tratteremo del progetto delle reti combi-natorie mediante un vero e proprioesempio di sintesi.

Alla base della sintesi delle reti com-

MCmicrocomputer n. 88 - settembre 1989

binatorie, si trovano dei concetti espres-samente matematici che riguardano lefunzioni dell'algebra della commutazio-ne. Per owi, ed immagino condivisi,motivi questa sede non ci permette didivagare liberamente su tali problemati-

x

y

Figura 8

che, che verranno perciò esposte nellamaniera più elementare possibile.

Le mappe di KarnaughUna mappa di Kamaugh (dal nome

dell'inventore) è fondamentalmente unmodo diverso di rappresentare quellestesse informazioni contenute nella ta-bella di verità di una rete combinatoria.

Osserviamo la figura 9. In essa èriportata la descrizione funzionale di unarete combinatoria, sia con il metododella tabella di verità che con quellodella corrispondente mappa di Kar-nau.gh.

APPUNTI DI INFORMATICA

La tabella di verità della figura 9a,descrive la funzione logica calcolata dauna rete combinatoria con tre morsettid'ingresso (x, y, e z) ed un morsettod'uscita (f). L'insieme di tutte le possibi-li configurazioni di ingresso è dato dalle

X·Y + x·y Z

combinazioni di 3 variabili binarie, ed èquindi grande 23=8. Nella prima colon-na della tabella di verità, queste 8 confi-gurazioni possono essere inserite inqualsiasi ordine; in particolare noi abbia-mo scelto come ordinamento, dall'altoin basso, quello di elencare tali combi-nazioni come se fossero i primi 8 nume-ri binari (da O a 7); così, dopo la configu-razione 000 si presenta la 001, poi la010 e così via.

Qualsiasi altro ordine sarebbe andatobene lo stesso, poiché lo scopo è quellodi elencare tutte le configurazioni d'in-gresso che potrebbero presentarsi in ungenerico istante sulla rete, al fine di

247

APPUNTI DI INFORMATICA

specificare il valore dell'uscita f corri-spondente ad ognuna di esse.

Lo scopo di una mappa di Karnaugh èleggermente diverso. Anche mediantela mappa viene descritta la funzionelogica calcolata dalla rete: il valore di fcorrispondente all'input xyz=Oll è in-serito nella casella che si trova all'incro-

x

y

z

Figura IO

cio tra la colonna xy=Ol e la riga z= 1,cioè f= 1. Una volta compreso il mecca-nismo, non è difficile accertarsi che lamappa e la tabella di figura 9 sonoequivalenti. La differenza consiste nelfatto che, nella mappa, le caselle corri-spondenti a combinazioni dei valori d'in-gresso che differiscono per il valore diuna sola variabile, occupano posizioniadiacenti.

Ad esempio, le configurazioni d'in-gresso 000 e 010, differendo per il solovalore della variabile Y, sono dette«combinazioni adiacenti»; le corrispon-denti caselle nella mappa, sono rispetti-vamente: quella in alto a sinistra equella immediatamente alla destra diquest'ultima, cioè: sono adiacenti. Adia-centi possono considerarsi anche le duecaselle in terza colonna: esse sono 110e 111 e differiscono quindi per la solavariabile Z. Adiacenti, infine, sono anchele due caselle corrispondenti alle combi-nazioni 000 e 100, sebbene sulla mappa«sembrino» non esserlo: il trucco stanel considerare la mappa come se fos-se una rappresentazione, sulla carta, diuna sfera. Riassumendo, ogni casella èadiacente alla casella che sta alla suadestra, a quella alla sua sinistra, a quellache gli sta sopra ed a quella che gli stasotto, con l'intesa che se, ad esempio,una casella sta all'estrema destra, va

248

considerata come casella adiacente de-stra ad essa, quella che sta dalla parteopposta (estrema sinistra) sulla stessanga.

Vediamo adesso come la faccendadelle combinazioni adiacenti, possa rive-larsi utile ai fini del nostro processo disintesi della rete. Procediamo, come

sempre, esemplificando.Se volessimo indicare che la funzione

f vale 1 per xyz= 11O, noi potremmodire che f=x*y*z. L'espressione x*y*zinfatti, vale 1 se: x= 1, y= 1, e z=O, inquanto se z=O allora z= 1, ed il prodottologico di tre variabili che valgono 1, dàcome risultato appunto 1. Ma l'uscita fdella nostra rete, vale 1 non solo perxyz= 11 O, ma anche per xyz= 111,xyz=Oll e xyz= 101. Potremmo alloradire che:f=x*y*z + x*y*z + x*y*z + x*y*z.

Confrontando attentamente questaespressione con la mappa di figura 9, ciaccorgeremo che l'espressione è com-posta dalla somma logica di 4 terminiognuno dei quali è il prodotto logicodelle 3 variabili d'ingresso, complemen-tate oppure non complementate, in mo-do tale che ogni termine identifichi unadelle caselle della mappa, il cui contenu-to è 1.

In altre parole: f vale 1 se ci troviamodavanti ad un input che cade in unadelle caselle contenenti 1, vale O altri-menti. La cosa, fin qui, è più facile dacapire che da spiegare.

Procediamo.L'espressione trovata per F è di per

sé un'esatta formulazione della funzio-ne calcolata dalla rete, e perciò stesso èimplementabile mediante 4 porte ANO

a tre ingressi ciascuna, 1 porta OR aquattro ingressi e 3 porte NOT.

Ci viene in aiuto il concetto di adia-cenza. I primi due termini di f, sono: xyzed xyz, i quali designano le due caselledella terza colonna della mappa di Kar-naugh; tali caselle sono adiacenti, cioèdifferiscono per il solo valore della varia-bile z; qualunque sia z, infatti, f varrà 1.Questo significa che possiamo riscrive-re l'espressione di f nel seguentemodo:f=x*y + x*y*z + x*y*z. Per quanto nesappiamo, in questa nuova (ma equiva-lente) espressione di f, non esistonoaltre combinazioni adiacenti. La tosa èinvece falsa, in quanto il termine x*ydesigna ora una coppia di caselle, cioè:x*y*z ed x*y*z. Orbene la prima diqueste due caselle è adiacente sia adx*y*z che ad x*y*z, per cui l'espressio-ne di f può essere ulteriormente sempli-ficata ottenendo: f= x*y + y*z + x*z, ilche ci permette di implementare la retecon un notevole risparmio di porteANO, OR e NOT.

Prima di concludere, vediamo cometutto questo discorso poteva essere fat-to direttamente sulla mappa di Kar-naugh. A partire da tale mappa, avrem-mo potuto raggruppare le caselle adia-centi il cui valore è 1, a due a due,essendo sempre possibile trovare untermine per designare due caselle adia-centi (basta non inserire nel termine, lavariabile che differisce nelle due ca-selle).

Con tale metodo avremmo ottenuto itre seguenti raggruppamenti:1) le due caselle della terza colonna,mediante il termine x*y (escludendo lavariabile cangiante z);2) la casella nella riga 2 colonna 2 conquella della riga 2 colonna 3, mediante iltermine y*z (escludendo x);3) la casella di riga 2 colonna 3 conquella di riga 2 colonna 4, mediante x*z(escludendo V).

Tale metodo (che può essere applica-to anche a quadruple ed in generale adn-uple di caselle, con n multiplo di 2), ciporta all'espressione semplificata già ot-tenuta per f, cioè: f=xy + yz + xz, cheporta alla rete di figura 10.

Tale rete combinatoria, corrisponde,come è facile rendersi conto osservan-do la tabella della verità, ad un «Votato-re» di bit, cioè ad un componente inte-grato che produce in uscita il risultato diuna votazione a maggioranza effettuatasugli ingressi. Un simile componentepuò essere utilizzato in veri e propriprocessor per aumentare la corrette71i1dei sistemi. ••

MCmicrocomputer n. 88 - settembre 1989

DIGITIZERCOSMOGRAPHCara"eristiche tecnichee Input system:

Electrostatic Couplig Methode Input range:

210x3oo mm (A4) ,420x330 mm (A3)

e Scan rate:maximum 60, 30, 15, 5points/second (A4)maximum 90, 30, 15, 5points/second (A3)

e Scaling by metere Operating mode:

POINT, STREAM, SWITCHSTREAM l , SW1TCHSTREAM2 (A4)POINT, STREAM, SWITCHSTREAM 1, REMOTE (A3)

e Output: RS 232C (l) Binaryformat (2) BCO format

e Operating temperature: 5 - 35 Ce Operating moisture: 20 • 80%e Power supply: OC 13 • 14 V

(450·550 mA)e Measurement:

445x280x29.5 mm (A4)540x423x50 mm (A3)

·e Firmware compatibility:Summagra ph ic*

e Baud rate: 1200/2400/4800/9600e. Accessories: Cursor (option),

Connector (ablè (standard)

* SUMMAGRAPHIC" un mar"hla registratodalla Summagrophlc (orp.

I COSTIOIGITIZER COSMOGRAPHformato A4 Lire 681.000 + IVAformato A3 Lire 998.000 + IVA

~!!!!........!!!!!~~~_---!!-~---- --.---

PRESEN I ALLO SMACHIOSCO E TERNO 2.3 P 0.2

EXECUTIVE COMPUTER DEALERVia Bovara, 16 - LECCOUffici e Magazzino:Via Buozzi, 2322053 LECCO (CO)Tel. 03411282614 1".0.Fax. 03411283759

Disponibili listini per rivenditore

Per informazioni:

NOME _

DITTA _

INDIRIZZO _

TEL. _

ATTIViTA' _