preparatorio flipflop duque carlos

8/13/2019 Preparatorio Flipflop Duque Carlos

1/24

DEPARTAMENTO DE ENERGIA Y MECANICA

CARRERA DE MECTRONICAASIGNATURA: SISTEMAS DIGITALES NRC: 2804

TRABAJO PREPARATORIO 3.1

PROFESORA: ING. TATIANA ELIZABETH ACOSTA

INTEGRANTES

1. Carlos Eduardo Duque

26 De Septiemnbre del 2013 - Sangolqu


2/24

TABLASTabla 1 ......................................................................................................................................... 11Tabla 2 ......................................................................................................................................... 12Tabla 3 ......................................................................................................................................... 12Tabla 4 ......................................................................................................................................... 12Tabla 5 ......................................................................................................................................... 19

TABLA DE ILLUSTRACIONES.

Figura 1 Disparador ...................................................................................................................... 3 Figura 2 ........................................................................................................................................ 4 Figura 3 ........................................................................................................................................ 4 Figura 4 ........................................................................................................................................ 4 Figura 5 Circuito Final .................................................................................................................. 7 Figura 6 Contador 74161 ............................................................................................................. 7 Figura 7 C.I 17161 ........................................................................................................................ 8 Figura 8 Tabla de Funcin ........................................................................................................... 8 Figura 9 ........................................................................................................................................ 9 Figura 10 .................................................................................................................................... 10 Figura 11 Flip Flop Tipo SR ....................................................................................................... 11 Figura 12Diagrama de Bloques Tipo T ...................................................................................... 11 Figura 13 Flip Flop Tipo T a partir de S-R .................................................................................. 12 Figura 14 .................................................................................................................................... 13 Figura 15 .................................................................................................................................... 13 Figura 16 .................................................................................................................................... 15 Figura 17 .................................................................................................................................... 15 Figura 18 C.I 17161 .................................................................................................................... 16 Figura 19 Tabla de Funcin ....................................................................................................... 16
http://e/Users/EduardoPC/Documents/Universidad/7mo/DIGITALES/1.1/Lab4/Preparatorio_flipflop_Duque_Carlos.docx%23_Toc373264048http://e/Users/EduardoPC/Documents/Universidad/7mo/DIGITALES/1.1/Lab4/Preparatorio_flipflop_Duque_Carlos.docx%23_Toc373264048http://e/Users/EduardoPC/Documents/Universidad/7mo/DIGITALES/1.1/Lab4/Preparatorio_flipflop_Duque_Carlos.docx%23_Toc373264054http://e/Users/EduardoPC/Documents/Universidad/7mo/DIGITALES/1.1/Lab4/Preparatorio_flipflop_Duque_Carlos.docx%23_Toc373264054http://e/Users/EduardoPC/Documents/Universidad/7mo/DIGITALES/1.1/Lab4/Preparatorio_flipflop_Duque_Carlos.docx%23_Toc373264054http://e/Users/EduardoPC/Documents/Universidad/7mo/DIGITALES/1.1/Lab4/Preparatorio_flipflop_Duque_Carlos.docx%23_Toc373264048


3/24

DEPARTAMENTO DE ELECTRICA Y EL ECTRONICA

CARRERA DE MECATRNICA ASIGNATURA: SISTEMAS DIGITALES.

TRABA JO PREPARATORIOLA BORA TORIO No. 3.1

Tema de la prctica Fl ip F lops y Con tadores Binar ios 1

Realizado por: Carlos Eduardo Duque

1) Consultar sobre :

1. Circuitos de reloj automtico y manual utilizando el integrado 7414

Reloj Automtico

En la Figura se observa la configuracin de este oscilador. La salida Vo es unaonda aproximadamente cuadrada y su forma depende de los valores de R y C.En la Tabla se observa la relacin entre los valores de R y C con la frecuenciapara tres tipos de integrados con inversores tipo Schmitt, junto con los rangosde valores que debe tener R para que el circuito oscile

Figura 1 Disparador


4/24

Reloj Manual.

En la Figura se observa la configuracin de este tipo de oscilador. La salidaVo es una onda aproximadamente cuadrada al pulsar un pulsador P. esta parte

le hace manual. Al momento de realizar la 1, en el pulsador.

Figura 2

Figura 3

Figura 4

2. Conversin entre flip-flop

Para la conversin de un flip flop a otro, un circuito combinacional tiene queser diseado primero. Si un JK flip-flop es necesario, las entradas se entregan
http://www.circuitstoday.com/www.circuitstoday.com/flip-flopshttp://www.circuitstoday.com/www.circuitstoday.com/flip-flopshttp://www.circuitstoday.com/www.circuitstoday.com/flip-flopshttp://www.circuitstoday.com/www.circuitstoday.com/flip-flops


5/24

al circuito combinatorio y la salida del circuito combinacional se conectan a lasentradas del flip flop real. Por lo tanto, la salida del flip-flop real es la salida delflip-flop requerido.

Anlisis del problema

Analizamos que FF poseemos (el tipo de entrada de clok, sus entradas y sussalidas) y el FF que necesitamos disear. Consideremos que queremostransformar un FF-A a un FF-B

Obtencin de la tabla.

Hacemos la tabla de estados para el FF-B que deseamos disear, recordandoque un FF se caracteriza porque sus estado anterior alimenta a la entrada, estecircuito tendr como entradas las entradas de nuestro futuro FF-B y la delestado anterior. Recordando que la entrada anterior est relacionada con loque bota nuestro FF-A inicial. Sera necesario recordar las tablas deexcitaciones de nuestros FF's.

Desarrollo del Mapa de Karnaug

Hacemos mapas de karnaug, tomando como variables las entradas de nuestroFF-B y el estado anterior (Qn), hacemos un mapa de Karnaug para caraentrada de nuestro FF-A.

Implementacin

Una vez que obtuvimos la lgica combinacional para las entradas del FF-A,procedemos a conectarlo como se nos indica, y ahora HEMOS OBTENIDONUESTRO FF-B, NUESTRO PROBLEMA ESTA RESUELTO.

Observemos un ejemplo.

Transformar un FF-JK a un FF-DSolucin:

A) Anlisis del problema El FF-JK tiene dos entradas sncronas y una entrada CLK activada en

flanco de bajada. El FF-D tiene una entrada sncrona y una entrada CLK activada con

flanco de subida.

B) Obtencin de la tabla

Obtenemos la tabla de estados de nuestro FF, tenemos que tener presenta latabla de excitacin del FF-D y el FF-JK para poder rellenar la tabla siguiente


6/24

Como para nuestro FF tendremos solamente dos entradas (D y Qn), hacemossus posibles combinaciones, como son solamente 2 tendr 4 posiblescombinaciones (00,01,10,11).

Ahora procedemos a llenar los espacios para Qn+1; dependiendo de losvalores que tengan Qn y D, observamos nuestra tabla de excitacin del FF-D, y

colocamos los valores que corresponden al estado Qn+1.

Procedemos a llenar los valores las entradas JK del FF-JK que est siendotransformado, dependiendo de los cambios que hace el estado Qn al Qn+1,observamos nuestra tabla de excitacin del FF-JK y llenamos los valorescorrespondientes para las entradas.

C) Desarrollo del Mapa de Karnaug

Para la Entrada J

Para la Entrada K
http://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://1.bp.blogspot.com/-ciW14RZ7wEo/TuO23CXGjlI/AAAAAAAAABY/7kamDwf4ohg/s1600/tabla+00001.bmp


7/24

D) Implementacin

Implementamos nuestro FF-D, haciendo las conexiones como las hemosobtenido en nuestros Mapas de karnaug.Recordar que la entrada de clock Del FF-JK tiene que invertirse para que sea

parecido a la del FF-D, eso est en la parte del anlisis.

Figura 5 Circuito Final

Este mismo procedimiento se sigue para cualquier tipo de FF'S

3. Contador binario 74161

Figura 6 Contador 74161
http://2.bp.blogspot.com/-cbYdwpxRc4k/TuPCo6zwV6I/AAAAAAAAABw/jNDZr4pUUOo/s1600/dise%C3%B1o+0001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://2.bp.blogspot.com/-cbYdwpxRc4k/TuPCo6zwV6I/AAAAAAAAABw/jNDZr4pUUOo/s1600/dise%C3%B1o+0001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://2.bp.blogspot.com/-cbYdwpxRc4k/TuPCo6zwV6I/AAAAAAAAABw/jNDZr4pUUOo/s1600/dise%C3%B1o+0001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://2.bp.blogspot.com/-cbYdwpxRc4k/TuPCo6zwV6I/AAAAAAAAABw/jNDZr4pUUOo/s1600/dise%C3%B1o+0001.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmphttp://4.bp.blogspot.com/-Zj8yyaIe9xw/TuO9p_8BxGI/AAAAAAAAABo/tXbUN4XYlqs/s1600/tabla+00002.bmp


8/24

74161 sncrono 4-bit del contador (reiniciado estndar)

Figura 7 C.I 17161

Es un contador sincrnico para que sus salidas cambian precisamente junto a cadaimpulso dereloj. Esto es til si necesita conectar sus salidas a las puertas de la lgica, ya queevita las interferencias que se producen con los contadores de rizo. El recuento avanzacomo el reloj de entrada llega a ser alto (a la salida de ltima generacin). La dcada delos contadores de contar con 0-9 (0000 a 1001 en binario). Los cuatro bits contadores decontar de 0 a15 (0000 a 1111 en binario).Para el funcionamiento normal (contando) el restablecimiento, preestablecido, permitencontar y llevar en todas las entradas debe ser alto.

Figura 8 Tabla de Funcin

Entonces, para que la funcin que se observa tengamos que colocarcompuertas en las salidas para poder visualizar solo nmeros del 0 al 9,entonces para esto nos valemos de una funcin.

Estos son sincrnicos contadores para que sus salidas cambien precisamente junto acada impulso de reloj. Esto es til si necesita conectar sus salidas a las puertas de la lgica,ya que evita las interferencias que se producen con los contadores de rizo. El recuentoavanza como el reloj de entrada llega a ser alto (a la salida de ltima generacin).

La dcada de los contadores de contar con 0-9 (0000 a 1001 en binario). Los cuatro bitscontadores de contar de 0 a15 (0000 a 1111 en binario).


9/24

Para el funcionamiento normal (contando) el restablecimiento, preestablecido, permitencontar y llevar en todas las entradas debe ser alto. Al contar permitir es baja la entrada dereloj es ignorado y contar las paradas. El contador puede ser preestablecido, colocando elbinario nmero deseado en la entrada de AD, por lo que la preseleccin de bajos insumos, yla aplicacin de un pulso positivo a la del reloj de entrada. Las entradas de AD se pueden

dejar desconectado si no se requiere. El restablecimiento de entrada es activa baja por loque debe ser alto (+ Vs) para la operacin normal (contando). Cuando baja se restablece lacuenta a cero (0000, GC-bajo QD), esto sucede de inmediato con el 74160 y 74161(establecer estndar), pero con el 74162 y 74163 (reset sncrono) el reinicio se produce en lasalida-borde de la entrada de reloj. Contando a menos que el mximo (15 o 9) se puedelograr mediante la conexin de la salida adecuada (s) a travs de una puerta NAND o NO ala entrada de reset. A los 74.162 y 74.163 ( reajuste sncrono ) debe utilizar la salida (s) querepresenta a uno menos que la cuenta de reposicin que necesita, por ejemplo, pararestablecer el 7 (contando 0-6) el uso mariscal de campo (2) y CC (4).

4. Conexin en cascada del contador

El siguiente diagrama muestra la forma de vincular los contadores sncronos como 74160-3,note como todas las del reloj (CK), las entradas estn vinculadas. Llevar a cabo (CO) seutiliza para alimentar al llevar en un (IC) del siguiente contador. Llevar en ( IC) de la primera74160-3 contador debe ser alto.

Figura 9


10/24

Ejemplo

A partir de la seal F10kHz (T100us) queremos contar entre 1 y 100 ciclos deesta seal. Este problema es similar al de junio de 2007. La diferencia con el

problema es que ahora tenemos contadores hexadecimales.Por lo tanto, ahora la inicializacin de los contadores (L: Load) se hace cuandose cumplen dos condiciones:

_ Cuando el contador est a 9 y le llega una nueva cuenta _ Cuando se llega a la cuenta indicada por el usuario.

Figura 10

2) A partir de un flip flop SR disee un flip-flop tipo T

Flip-Flop tipo SR

Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q sonlas salidas (Q es generalmente la salida que se busca manipular.)


11/24

Figura 11 Flip Flop Tipo SR

Y su tabla de Verdad

Tabla 1

S R Q Q (n+1) 0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 -1 1 1 -

Flip-Flop T

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclocompleto de cero a 1, la implementacin del FF T mediante un FF S-R ycompuertas adicionales, se puede colocar de la siguiente manera.

Figura 12Diagrama de Bloques Tipo T

La implementacin del Flip Flop tipo T, las dos entradas del Flip Flop tipo S-Restn conectadas a compuertas AND, ambas conectadas a su vez a la entradaT. Adems, la entrada Q est conectada a R y Q a S. Esta conexi n es aspara permitir que el Flip Flop tipo S-R cambi de estado cada que se le mandeun dato a T. Por ejemplo, si Q = 1 en el tiempo actual, eso significa que Q = 0,por lo tanto, al recibir T el valor de 1, se pasarn los valores de R = 1 y S = 0 alFlip Flop tipo S-R, realizando un reset de Q.


12/24

Figura 13 Flip Flop Tipo T a partir de S-R

La Tabla de verdad muestra el comportamiento del Flip Flop tipo T y del FlipFlop tipo S-R en cada pulso de T.

Tabla 2

T S R Q Q0 0 0 0 11 1 0 1 00 0 0 1 01 0 1 0 10 0 0 0 11 1 0 1 0

Y la tabla de verdad de un Flip-Flop Tipo T es:Tabla 3

T Q Q+0 0 00 1 11 0 11 1 0

Y su ecuacin caracterstica es de la forma tomando los 1.

Utilizando el procedimiento que se consult en el literal 2

Tabla 4

T Q Qn+1 S R

0 0 0 0 x

0 1 1 x 0

1 0 1 1 0

1 1 0 0 1

S


13/24

Q\T 0 1x 0

RQ\T x 0

0 1S=T R=TQ

Implementacin circuito

Figura 14

3) Para el circuito de la figura representar la evolucin en el tiempo de lasseal A, B y C para la seal de reloj indicada suponiendo que todos losbiestables tienen inicialmente sus salidas Q a 0

Figura 15


14/24

Si se realiza la simulacin del circuito se tiene.


15/24

Figura 16

Figura 17

J6 Q 1

CLK3

K5 Q 2

S

7

R

4

U1:A

4027

J10 Q 15

CLK13

K11 Q 14

S

9

R

1 2

U1:B

4027

D5 Q 1

CLK3

Q 2 R

4

S

6 U2:A

4013

:A(CLK)

A

B

C

D


16/24

4) Disear un contador del 0 al 9 utilizando el C.I. 74161

74161 sncrono 4-bit del contador (reiniciado estndar)

Figura 18 C.I 17161

Es un contador sincrnico para que sus salidas cambian precisamente junto a cadaimpulso dereloj. Esto es til si necesita conectar sus salidas a las puertas de la lgica, ya queevita las interferencias que se producen con los contadores de rizo. El recuento avanzacomo el reloj de entrada llega a ser alto (a la salida de ltima generacin). La dcada delos contadores de contar con 0-9 (0000 a 1001 en binario). Los cuatro bits contadores decontar de 0 a15 (0000 a 1111 en binario).Para el funcionamiento normal (contando) el restablecimiento, preestablecido, permitencontar y llevar en todas las entradas debe ser alto.

Figura 19 Tabla de Funcin

Entonces, para que la funcin que se observa tengamos que colocarcompuertas en las salidas para poder visualizar solo nmeros del 0 al 9,entonces para esto nos valemos de una funcin.

Observemos el funcionamiento normal


17/24

Poniendo el Clk y observando la simulacin.

D03 Q0 14

D14 Q1 13

D25 Q2 12

D36 Q3 11

RCO 15

ENP7

ENT10

CLK2

LOAD9

MR1

U2

74LS161

1

U2(CLK)

?

?

?

?


18/24


19/24

La funcin que se necesita es de la forma.

De las salidas del contador

Tabla 5

A B C D MR

0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 0

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

Funcin PosMR= +B+ +

En las salidas es.


20/24

De esta manera se tiene lo deseado siendo la multiplicacin la misma entradade MR, del Circuito Integrado.

5) Realice la simulacin del circuito diseado en el apartado anterior

Para este literal se tiene, lo mismo observado posteriormente.

U3(CLK)

D03 Q0 14

D14 Q1 13

D25 Q2 12

D36 Q3 11

RCO 15

ENP7

ENT10

CLK2

LOAD9

MR1

U3

74LS161

1 2 4 5

6

U4:A74S20

U5NOTU6

NOT


21/24


22/24

Y regresa a 0

6) Preguntas:

1. Que sucede en el contador 74161 si los enables se encuentranconectados todos a 0?

El 74161, no realiza ningn conteo debido a que los enables, estn a tierra yno existen ningn conteo.

Se mantiene la salida hasta que los enables estn en uno para que el conteocontine

Observemos la tabla del Integrado para observar que cumple con lo dicho.

Esto se puede verificar con la simulacin.


23/24

2. En el contador cual es la funcin del pin MR?

El MR, es para resetear el integrado, a este pin se conecta la funcin que sedesea o la activacin del integrado.

Fecha: Noviembre 26 del 2013

Mater ia les y Equ ipos .

Materiales:

3 circuito integrado 74LS47 74LS48 (decodificador de BCD a 7segmentos)

2 circuito integrado 74LS76 (f-f JK) 1 circuito integrado 74LS74 (f-f D) 1 circuito integrado 74LS14 (compuerta NOT con histeresis) 2 circuito integrado 74161 74LS161 (contador binario) Compuertas bsicas 1 potenciometro de 5K Resistores 2.2 k Resistencias de 220 W LEDs 3 Display 1 capacitor de 100 F 1 capacitor de 470uF Cable para protoboard DIP switch

Herramientas:

1 Fuente de voltaje con 5V DC (regulada) Multimetro Manual ECG/NTE Data sheets de los C.I. Pinzas de corte y de punta Computador


24/24