preparatorio 8 digitales

6
ESCUELA POLITÉCNICA NACIONAL LABORATORIO DE SISTEMAS DIGITALES TEMA: DISEÑO FLIP-FLOPS Objetivo: Entender el diseño y funcionamiento de multivibradores biestables, más conocidos como flip-flops, así como su utilidad práctica. 1. Consultar la distribución de pines y la tabla de funcionamiento de los circuitos integrados: 7476, 74107, 74109, 74112. Esta información servirá para elaborar el circuito para esa práctica. 7476 Ronald Pillajo GR8-3

Upload: ronald-pillajo

Post on 09-Dec-2015

288 views

Category:

Documents


2 download

DESCRIPTION

preparatoro

TRANSCRIPT

ESCUELA POLITÉCNICA NACIONAL LABORATORIO DE SISTEMAS DIGITALES

TEMA: DISEÑO FLIP-FLOPS

Objetivo: Entender el diseño y funcionamiento de multivibradores biestables, más conocidos como flip-flops, así como su utilidad práctica.

1. Consultar la distribución de pines y la tabla de funcionamiento de los circuitos integrados: 7476, 74107, 74109, 74112. Esta información servirá para elaborar el circuito para esa práctica.

7476

Ronald Pillajo GR8-3

ESCUELA POLITÉCNICA NACIONAL LABORATORIO DE SISTEMAS DIGITALES

74107

74109

Ronald Pillajo GR8-3

ESCUELA POLITÉCNICA NACIONAL LABORATORIO DE SISTEMAS DIGITALES

74112

Ronald Pillajo GR8-3

ESCUELA POLITÉCNICA NACIONAL LABORATORIO DE SISTEMAS DIGITALES

2. Diseñar, utilizando solamente compuertas NOR, un flip-flop S-R Asincrónico.

3. Diseñar, utilizando solamente compuertas NAND, flip-flop S-R sincrónico activado con la señal de reloj CLK en estado alto y que tenga PRESET y CLEAR.

4. Con el circuito integrado 7476, o algún equivalente, diseñar un flip-flop tipo D y tipo T. Tipo D

Tipo T

Ronald Pillajo GR8-3

0

1

2

31

U1:A

7402

5

64

U1:B

7402

?

?

SS

R

1

0

1

1

1

23

U1:A

74LS00

4

56

U1:B

74LS00

0

1

U2

NAND_3

U3

NAND_3

J4

Q15

CLK1

K16

Q14

S2

R3

U1:A

7476

0

1 2

U2:A

7404

0

1

J4 Q 15

CLK1

K16 Q 14

S2

R3

U1:A

7476

1

1 2

U2:A

7404

1

0

1

0

J9 Q 11

CLK6

K12 Q 10

S7

R8

U1:B

7476

0

ESCUELA POLITÉCNICA NACIONAL LABORATORIO DE SISTEMAS DIGITALES

5. Con el circuito integrado 7476, o algún equivalente, en configuración de flip- flop tipo J-K, diseñar un contador asincrónico módulo 109 ascendente. Incluya el circuito de borrado manual.

Referencias

http://documentation.renesas.com/doc/products/logic/rej03d0425_hd74ls107a.pdf

file:///C:/Users/User/Downloads/HD74LS109A.pdf

http://www.electronicaembajadores.com/datos/pdf1/sm/smci/74ls76.pdf

Ronald Pillajo GR8-3

CKA14 Q0 12

CKB1 Q1 9

Q2 8

Q3 11

R0(1)2

R0(2)3

R9(1)6

R9(2)7

U1

74LS90

CKA14 Q0 12

CKB1 Q1 9

Q2 8

Q3 11

R0(1)2

R0(2)3

R9(1)6

R9(2)7

U2

74LS90

CKA14 Q0 12

CKB1 Q1 9

Q2 8

Q3 11

R0(1)2

R0(2)3

R9(1)6

R9(2)7

U3

74LS90

0

0

0

1

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5

QF15

LT3 QG 14

U4

74LS48

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3

QG14

U5

74LS48

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U6

74LS48

1213

12

U7:A

7411