pll (phase locked loop)
DESCRIPTION
PLL (Phase Locked Loop). 1.Definisi Phase Lock Loop adalah suatu osilator dimana frekuensi keluarannya diatur atau dikendalikan oleh frekuensi sinyal luar. 2.Prinsip kerja. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/1.jpg)
PLL (Phase Locked Loop)• 1.Definisi• Phase Lock Loop adalah suatu osilator dimana frekuensi
keluarannya diatur atau dikendalikan oleh frekuensi sinyal luar.
![Page 2: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/2.jpg)
2.Prinsip kerja
• Loop dalam keadaan “terkunci“ jika frekuensi sinyal terkunci masukan (referensi) dan frekuensi VCO identik (fS = fO);
• Serta beda fasa relatif θe = θs – θo, ditentukan oleh karakteristik detektor fasa dan oleh penyimpangan fS dari frekuensi free running ff (yang didefenisikan dengan tegangan kendali Vd = 0) dari VCO.
• Kalau sinyal masuk mempunyai fS = ff , tegangan kendali ke VCO akan tetap sama dengan nol. Fasa θo dari VCO akan mengatur sendiri untuk menghasilkan beda fasa θe = θs – θo, yang akan menghasilkan keluaran nol pada detektor fasa (θe = 0, θs = θo). Sudut θe mungkin 90° atau 180°, tergantung pada jenis rangkaian detektor fasa.
![Page 3: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/3.jpg)
• Jika frekuensi masuk berubah sehingga fs ≠ ff, beda fasa θe harus cukup berubah untuk menghasilkan kendali Vd tegangan yang akan menggeser frekuensi VCO ke fo=fs. Daerah frekuensi yang dimungkinkan oleh pengendalian tersebut merupakan fungsi dari komponen–komponen loop.
• Suatu pembagi frekuensi yang dapat dipilih dapat disisipkan ke dalam loop antara titik a dan b. Kalau perbandingan pembagi sama dengan n, frekuensi VCO fo - n.fs tetapi tegangan/fasa yang diumpanbalikkan ke detektor fasa mempunyai fasa = θo. Dengan ini berarti VCO dapat membangkitkan kelipatan frekuensi masuk dengan hubungan fasa yang teliti antara dua tegangan.
![Page 4: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/4.jpg)
3.Jenis Detektor Phasa:
Sinusoidal Detektor Phasa:
Ve = kd sin θe, dimana θe = θs – θo
jika : θe <<Ve, Ve = kd.θe, kd = Ve/ θe
dimana Kd = konstanta detektor fasa (Volt / rad)
jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi, maka: dalam domain s (=j2πf)
Ve(s) = kd.θe(s)
![Page 5: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/5.jpg)
Detektor Phasa Segitiga:
Ve = 2A / π .θe
Kd = Ve / θe = 2A / π
jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi, maka: dalam domain s (=j2πf)
Ve(s) = kd.θe(s)
![Page 6: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/6.jpg)
Detektor Phasa Gigi gergaji:
jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi, maka: (dalam domain s =j2πf)
Ve(s) = kd.θe(s)
ee
AV
.
radvoltAV
ke
ed
![Page 7: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/7.jpg)
4.Filter LPF tanpa penguatan (pasif):
![Page 8: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/8.jpg)
5. Filter Lead-Lag:
![Page 9: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/9.jpg)
6. Filter dengan penguat:
![Page 10: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/10.jpg)
7. VCO (Voltage Controled Oscillator):
![Page 11: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/11.jpg)
Phasa keluaran VCO:
![Page 12: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/12.jpg)
Fasa keluaran VCO, kita lihat sistem PLL:
![Page 13: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/13.jpg)
Fungsi Transfer (fasa) Lingkar Terbuka PLL:
![Page 14: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/14.jpg)
![Page 15: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/15.jpg)
Asumsi menggunakan Filter tipe nomor 2:
![Page 16: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/16.jpg)
Sehingga:
![Page 17: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/17.jpg)
![Page 18: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/18.jpg)
Respon alami sistem orde 2:
![Page 19: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/19.jpg)
Keterangan gambar:
![Page 20: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/20.jpg)
![Page 21: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/21.jpg)
Daerah kuncian/ tracking:Daerah dimana frekuensi free running masih mampu mengejar perubahan frekuensi luar.
![Page 22: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/22.jpg)
![Page 23: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/23.jpg)
8.9. Kegunaan PLL:
8.9.1 Frequency Syntesizer:
![Page 24: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/24.jpg)
8.9.2 Modulator dan Demodulator:
8.9.2.1 PLL sebagai Modulator FM:
![Page 25: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/25.jpg)
![Page 26: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/26.jpg)
Langkah-langkah Perancangan PLL(dengan filter lead-lag):
![Page 27: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/27.jpg)
Contoh perancangan PLL:Rancanglah PLL jika diinginkan:
Overshot 20%, pada settling time: 1ms dengan kriteria 5%
![Page 28: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/28.jpg)
dari soal diatas, overshot< 20 % , nilai < 5% dicapai pada saat:
![Page 29: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/29.jpg)
asumsi bahwa dihitung pada saat n =25 fo =2,5 MHz, sehingga:kv = 0,5.10.107 / 25 = 0,2.107
![Page 30: PLL (Phase Locked Loop)](https://reader035.vdocuments.site/reader035/viewer/2022081415/56813a41550346895da22e68/html5/thumbnails/30.jpg)
Latihan Soal