performed by: ziv landesberg instructor:evgeniy kuksin המעבדה למערכות ספרתיות...
TRANSCRIPT
![Page 1: Performed by: Ziv Landesberg Instructor:Evgeniy Kuksin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי](https://reader036.vdocuments.site/reader036/viewer/2022082411/5697c00e1a28abf838cc9b2c/html5/thumbnails/1.jpg)
Performed by: Ziv Landesberg
Instructor:Evgeniy Kuksin
High speed digital systems laboratoryהמעבדה למערכות ספרתיות מהירות
הטכניון - מכון טכנולוגי לישראל
הפקולטה להנדסת חשמל
Technion - Israel institute of technologydepartment of Electrical Engineering
דו”ח סיכום פרויקט סופיSubject:
Project name
סמסטר )חורף( שנה תשע"ד1
![Page 2: Performed by: Ziv Landesberg Instructor:Evgeniy Kuksin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי](https://reader036.vdocuments.site/reader036/viewer/2022082411/5697c00e1a28abf838cc9b2c/html5/thumbnails/2.jpg)
AbstractHigh speed digital systems laboratoryהמעבדה למערכות ספרתיות מהירות
2
the project goal is to Create a controller for two bio-simulator boards with 128 analog output channels at each board .Bio potential detector measures the electric potentials on the surface of living tissue . Bio potential detection is useful in many medical application such as ECG, EMG, AND EEG MONITORS. Therefore is also useful to have the ability to test the Bio potential detector by a bio potential simulator.
![Page 3: Performed by: Ziv Landesberg Instructor:Evgeniy Kuksin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי](https://reader036.vdocuments.site/reader036/viewer/2022082411/5697c00e1a28abf838cc9b2c/html5/thumbnails/3.jpg)
System descriptionHigh speed digital systems laboratoryהמעבדה למערכות ספרתיות מהירות
On each boards there are 4 DACs with 32 analog outputs, and there is also an ADC for calibration of the board.Each board comes with a FPGA that controls directely all the components on the board. The FPGA sends the data to the analog at rate of 40k cycels per second.The host)standart PC( responsible on the calibration, and on sending data to the FPGA.
![Page 4: Performed by: Ziv Landesberg Instructor:Evgeniy Kuksin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי](https://reader036.vdocuments.site/reader036/viewer/2022082411/5697c00e1a28abf838cc9b2c/html5/thumbnails/4.jpg)
SpecificationHigh speed digital systems laboratoryהמעבדה למערכות ספרתיות מהירות
• Hardware
• Software
4
2 FPGA that can be programmed by LABVIEW2 boards)as described befor(
Labview fpga
![Page 5: Performed by: Ziv Landesberg Instructor:Evgeniy Kuksin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי](https://reader036.vdocuments.site/reader036/viewer/2022082411/5697c00e1a28abf838cc9b2c/html5/thumbnails/5.jpg)
System Block DiagramHigh speed digital systems laboratoryהמעבדה למערכות ספרתיות מהירות
53
hostFPGA D/A 5382
D/A 5382
D/A 5382
D/A 5382
A/D 7961
![Page 6: Performed by: Ziv Landesberg Instructor:Evgeniy Kuksin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי](https://reader036.vdocuments.site/reader036/viewer/2022082411/5697c00e1a28abf838cc9b2c/html5/thumbnails/6.jpg)
FPGA connection diagramHigh speed digital systems laboratoryהמעבדה למערכות ספרתיות מהירות
6
D/A 5382
D/A 5382
D/A 5382
D/A 5382
A/D 7961
data
data
data
FPGAdata
controls
ADC controls
data