제09장.ppt [호환 모드] - koreatech · 2016. 10. 31. · 미사용상태...

9장 동기순차 회로9장 동기순차 회로

순차논리회로 분석(1) F-F input equations : 순차회로의 논리도를 규정하는 부울 대수식으로 표현

(예) F-F input equations

DA = AX + BXDA AX + BX,

DB = A'X,

외부출력

Y = (A+B) X'Y = (A+B) X

(2) 상태표 (state table)작성

현재상태(t) 입력과 외부입력의 모든 가능한 조합을 나열현재상태(t) 입력과 외부입력의 모든 가능한 조합을 나열

차기상태(next state)- t+1 시간에서 한 클럭 주기 동안의 F-F 상태

State relationship

A(t+1) = DA = AX + BX;

B(t+1) = DB = A'X;

Y = AX' + BX’

2한국기술교육대학교

정보기술공학부 장영조

순차논리회로 분석상태표

(3) 상태도(state diagram)

순차회로의 동작을 도표로 표현순차회로의 동작을 도표로 표현

원안에 F-F의 상태값 표시

화살표로서 상태 천이를 표시

화살표에 (input)/(output )값을 표현 가능



Analysis with JK Flip-flops2단계에 의하여 차기 상태 값을 구함 :

1) 현재상태와 (외부)입력으로부터 각 F-F의 입력 방정식 (F-F input equation의)

이진값을 구한다.

2) 차기상태를 결정하기 위하여 각 F-F characteristic을 사용

(Ex) 2개의 JK F-F을 가진 순차회로

JA = B, KA = BX'

JB = X', KB = AX' + A'X

F-F 특성표



순차회로분석 (J-K F-F)(1) F-F input equations

JA =B, KA = x'B

JB =x' KB = x A⊕JB x , KB x A

(2) State table

⊕

PS F-F input fun NSPS F F input fun NS

A B x JA KA JB KB A B

0 0 00 0 1

0 0 1 00 0 0 1

0 10 0

0 1 00 1 11 0 01 0 11 1 0

1 1 1 01 0 0 10 0 1 10 0 0 01 1 1 1

1 11 01 11 00 0

(3) State diagram

1 1 01 1 1

1 1 1 11 0 0 0

0 01 1

when J=1, K=0, next state => 1J=0, K=1, next state => 0

R-S, T F-F를 사용한 상태회로 해석도

위와 동일한 방식으로 진행

J 0, K 1, next state > 0J=K=0, no change of stateJ=K=1, complement of present state

5

위와 동일한 방식으로 진행

한국기술교육대학교정보기술공학부 장영조

상태회로 모델FSM (Finite State Machine) 종류

밀리(Mealy) 머신 – 출력이 입력과 상태값에 의하여 결정, 비동기출력

무어(Moore) 머신 – 출력이 상태에 의하여서만 결정 동기출력무어(Moore) 머신 – 출력이 상태에 의하여서만 결정, 동기출력

(Ex) 무어 머신 회로

D A ⊕ X ⊕ Y Z A 출력 Z는 상태 A에만 의존DA = A ⊕ X ⊕ Y, Z = A 출력 Z는 상태 A에만 의존



순차회로설계조합회로: 입력의 조합에 의하여서만 출력이 결정되는 회로 (진리표 사용)

순차회로는 상태표 (혹은 상태도)를 필요로 한다.

F-F의 개수 (N) 는 상태수로 부터 결정된다F-F의 개수 (N) 는 상태수로 부터 결정된다.

N FFs up to 2N 상태

순차 논리 회로를 구하는 논리 회로 설계 과정① 설계 사양으로부터 상태도, 상태표를 구한다.

② 플립플롭의 종류를 선택하고 플립플롭의 수와 상태 수를 결정한다② 플립플롭의 종류를 선택하고, 플립플롭의 수와 상태 수를 결정한다.

③ 플립플롭의 입력과 출력 및 각각의 상태에 문자 기호를 부여한다.

④ 상태표로부터 순차 논리 회로의 여기표를 구하고, 플립플립의 여기표를 이용하여 플립플롭의 입력 함수를 구하여 순차 논리 회로의 여기표에 기록한다하여 플립플롭의 입력 함수를 구하여 순차 논리 회로의 여기표에 기록한다.

⑤ 카르노맵 또는 부울대수의 기본정리를 이용하여 간소화된 순차논리회로의 출력 함수와 플립플롭의 입력 함수를 구한다.

⑥ 논리 회로를 설계한다.⑥ 논리 회 를 설계한다.



순차회로설계

상태도와 상태표 구하기(예) sequence detector 설계 - 11001011011110

심볼을 사용한 상태표

상태값 할당



Designing with D Flip-Flops

next state equations

A(t+1) = D (A B X) = Σ m(2 4 5 6)A(t+1) = DA(A,B,X) = Σ m(2,4,5,6)

B(t+1) = DB(A,B,X) = Σ m(1,3,5,6)

Y(A B X) Σ m(1 5)

상태식 최소화

카르노 맵 사용Y(A,B,X) = Σ m(1,5)



Designing with D Flip-Flops

논리도



미사용 상태

미사용 상태를 가진 설계

n F-F은 2n 이진상태를 가짐

이중 사용하지 않은 상태는don't care 항으로 처리하여F-F 차기상태 부울식을 단순화

미사용 상태는 설계후 어떤 상태에 있는가 검증필요

미사용입력 (A,B,C,x)

0000 0001 1100 1101 1110 11110000, 0001, 1100,1101, 1110, 1111

미사용상태 – 000, 110, 111



미사용상태의 처리

순차회로의 초기상태F-F의 상태를 초기화하기 위하여 master reset를 제공원하지 않은 잡음 등의 신호로 인하여 don't care 조건으로 취급된 미사용 상태로 빠질 수가 있다. 미사용 상태에 대하여 차기상태나 출력을 명확히 기술하여 주는것이stable 한 순차회로를 설계하는 방법



Design with JK Flip-flopsD F-F에서 입력방정식은 차기상태로 부터 직접 얻을 수 있다.

다른 F-F는 간접적으로 입력방정식을 유도한다.

Flip-flop 상태천이 여기표 ( Excitation Table)

순차회로의 설계에 사용하며, 현재 상태에서 차기 상태로 천이하기 위하여 인가하여야 할 각 F-F의 입력을 나타낸다.

각 열 : 현재상태Q(t), 차기상태Q(t+1), F-F 입력

D F-F: 차기상태는 항상 현재 D 입력과D F-F: 차기상태는 항상 현재 D 입력과동일 (현재상태 값에 무관)

D = Q(t+1)

T F-F: 현재 상태와 차기 상태의T F F: 현재 상태와 차기 상태의exclusive-OR

T = Q(t) ⊕ Q(t+1)



Design with JK Flip-flops

설계과정

D F-F 과정과 동일하나 입력 방정식은 JK 여기표로 부터

유도되어 현재상태로 부터 차기상태 천이 결정

현재상태 및 입력 A B & X의 함수로현재상태 및 입력 A, B & X의 함수로

입력방정식에 대한 진리표 결정

K-map을 사용하여 각 F-F 입력에

대한 간 화 식대한 간소화 식



Design with JK Flip-flops

JK flip-flops을 사용한 순차 논리회로도



카운터의 설계상태의 순서는 2진 카운터이거나 임의의 다른 상태 순서가 될 수 있다.

n-비트 카운터는 n 개의 플립플롭으로 구성- 0~ 2n -1계수

3비트(A A A )3비트(A2A1A0)

2진 카운터의 상태도 T F-F을 사용한NS 방정식을 위한 맵

yx zPS

A2A1A0

NSA2A1A0

FF input TA2TA1TA0

0 0 0 0 0 1 0 0 1

JQ JQ JQ 1

0 0 00 0 10 1 00 1 11 0 0

0 0 10 1 00 1 11 0 01 0 1

0 0 10 1 10 0 11 1 10 0 1

K K

CP

K

1 0 01 0 11 1 01 1 1

1 0 11 1 01 1 10 0 0

0 0 10 1 10 0 11 1 1

16

J-K를 사용한 2진 카운터 (J=K=1 T F-F동작)


J-K FF을 사용하여 주어진 상태도의 카운터를 설계하고 미사용 상태에 대한 동작을 검증

000

001101

현재상태 차기상태 플립플롭 입력A B C A B C JA KA JB KB JC KC

0 0 0 0 0 1 0 × 0 × 1 ×001101 0

0

0

1

0

0

1

0

0

1

1

1

0

1

1

0

0

1

0

0

1

0

1

0

0

1

1

×

×

×

×

1

0

1

×

0

×

×

1

×

1

×

×

×

×

1

0

1011 110

1111

1

1

1

0

1

1

0

1

1

1

1

×

×

0

1

×

×

0

0

1

×

×

0

BC BC BC

X

1

X X

A 00 01 11 100

1 X

1 X X 1 XA

BC00 01 11 10

0 X

X

1

X

XA 00 01 11 10

0

1

X

X 1

X

XX X1 X

ABC

00 01 11 10 ABC

00 01 11 10

CJ A =

X1 X XX1 X 1

ABC

00 01 11 10

AKB = 1=CJ

X

1X

XA 00 01 11 10

0

1

X

1

X X1

X

XA 00 01 11 10

0

1 X X

X

1X

XA 00 01 11 10

0

1 X

1

CK A = CAJB = BKC =17


카운터 회로 B CA

JA

CP

K

Q

Q

JB

CP

K

Q

Q

JC

CP

K

Q

Q

1

KA Q KB Q KC Q

CP

미사용 상태를 포함한 카운터의 상태도

000

010001101

100

미사용 상태

011 110

111미사용 상태

111



디코더와 플립플롭을 사용한 설계

R-S 플립플롭과 디코더를 사용하여 아래표의 상태표에 대한 순차 논리 회로를 설계하여라.

1. R-S 플립플롭을 사용하는 순차 논리 회로의 여기표를 구한다



디코더와 플립플롭을 사용한 설계

2. 여기표에서 플립플롭의 입력 함수를 곱의 합형으로 나타낸다

3. 순차 논리 회로 구현

디코더

0

1

2

3

22

S Q

R

A

x

3

4

5

6

21

20

S Q B

R

7

CP

R



J-K 플립플롭과 디코더를 사용하여 3비트 그레이 코드 카운터 설계

000

001100현재상태 차기상태 플립플롭 입력

A B C A B C JA KA JB KB JC KC

0 0 0 0 0 1 0 × 0 × 1 ×011101

0

0

0

0

0

0

1

1

0

1

0

1

0

0

1

0

0

1

1

1

1

1

0

0

0

0

1

0

×

×

×

×

0

1

×

×

×

×

0

0

1

×

0

×

×

0

×

1111 010

110

0

1

1

1

1

0

0

1

1

0

1

0

0

0

1

1

1

0

0

1

0

0

0

1

0

×

×

×

×

1

0

0

×

0

0

×

0

×

×

0

×

0

×

1

1

×

1

×

상태도

1

1

1

1

0

1

1

1

1

0

1

1

×

×

0

0

×

×

0

1

1

×

×

0

∑∑ )4()()2()( CBAKCBAJ

JA Q A

D

∑∑∑∑∑∑

==

==

==

)5,3(),,( )6,0(),,(

)7(),,( )1(),,(

)4(),,( )2(),,(

mCBAKmCBAJ

mCBAKmCBAJ

mCBAKmCBAJ

CC

BB

AAKA Q

JB Q B3x8

Decoder

D0

22

21

D1

D2

D3 ∑∑KB Q

Decoder

20

D4

D5

D6

D7

JC Q C

상태여기표 및F/F 상태방정식

CP

KC Q 논리도



제09장.ppt [호환 모드] - koreatech · 2016. 10. 31. · 미사용상태...

Documents