modulo 09 --> i bus
TRANSCRIPT
Insegnamento di Informatica – a.a. 2015-16
I bus
INSEGNAMENTO DI INFORMATICA – A.A. 2015-16
Francesco Ciclosi
Macerata, 28 ottobre 2015
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Il bus
È un insieme di collegamenti in rame posti sulla
mainboard e pensato per interconnettere tutti i
dispositivi tra di loro
Nei moderni sistemi la memoria centrale è
indirizzata a parte
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Alcuni esempi di bus
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Il bus di sistema (1/2)
È costituito da un gruppo di collegamenti che
uniscono la CPU agli altri dispositivi del
computer
L’ampiezza del bus è data dal numero di linee
dei dati
• Più linee disponibili → più bit inviabili
contemporaneamente
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Il bus di sistema (2/2)
Il bus di sistema è composto da:
• linee di indirizzi trasmettono l’indirizzo dei dati
in memoria
• linee dati trasmettono i singoli bit che
costituiscono i dati
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
I bus locali
Nascono per togliere le periferiche dal bus di
sistema e collegarle a una linea di trasmissione
dati più ampia che sia condivisa con CPU e
memoria di sistema
Si possono aumentare le prestazioni del bus:
• Incrementandone la velocità
• Ampliandone la linea di trasmissione dei dati
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali
ISA (Industry Standard Architecture)
EISA (Extended Industry Standard Architecture)
VESA Local Bus
PCI (Peripheral Component Interconnect)
AGP (Accelerated Graphics Port)
PCI-X
PCI Express(PCIe)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le linee di collegamento dei bus
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: ISA (1/2)
ISA (Industry Standard Architecture)
• È un bus parallelo per computer destinato al
collegamento di generiche schede d’espansione
6 slot ISA a 16 bit
Uno slot ISA a 8 bit
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: ISA (2/2)
• Il suo throughput varia dai 4 ai 5 MB/s
• Sulla mainboard prevede degli appositi slot di colore
nero a 62 (bus XT) oppure a 98 contatti (bus AT)
• Inizialmente trasmetteva 8 bit a 4,77 Mhz,
successivamente fu potenziato in modo da
trasmettere 16 bit a 6-8Mhz
• Oramai è superato e non viene più utilizzato
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: EISA (1/2)
Introdotto nel 1988, è la prima evoluzione dello
standard ISA rispetto a cui offre una larghezza
di bus maggiore
La larghezza di bus è pari a 32 bit, e permette a
più di una CPU di usarlo in contemporanea
È stato usato principalmente come interfaccia
per schede SCSI e soppiantato dal VESA Local
Bus e dal successivo PCI
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: EISA (2/2)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: VESA local bus (1)
Sviluppato dalla Video Electronics Standards
Association
Fu introdotto per eliminare il problema della
bassa larghezza di banda del bus ISA
Fu usato prevalentemente nei computer basati
su processore Intel 80486
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: VESA local bus (2)
A differenza del bus ISA utilizza un accesso diretto
alla memoria di sistema che lo rende molto più veloce
Il collegamento diretto alla memoria imponeva alcune
limitazioni:
• Numero di slot limitato
a un massimo di 3
• Possibile corruzione dei
dati se era connessa più
di una periferica
↓ 3 slot VESA Local Bus
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCI (1/3)
È stato sviluppato da Intel intorno agli anni ‘90
È usato per collegare la CPU con le più svariate
periferiche interne al computer (schede
elettroniche) attraverso la scheda madre
La sua velocità di trasmissione è rimasta a 133
MBytes/s (trasmissione dati con frequenza di
clock a 33,33 Mhz a 32 bit
• (33.33 MHz × 32 bits × 1 byte/8 bits = 133 MB/s)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCI (2/3)
Utilizza la modalità sincrona di trasferimento
La versione PCI 3.0 è lo standard definitivo
Non è idoneo per i sistemi (server e workstation) che
richiedono un’altissima velocità per la trasmissione
dei dati
I suoi sostituti sono:
• il PCI X, che aumenta la frequenza da 33 a 66 MHz, per
essere sfruttato sia con interfaccia a 32 che a 64 bit
• il PCI Express
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCI (3/3)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: AGP
L’idea alla base della tecnologia AGP (Accelerated
Graphics Port) è quella di permettere un accesso
diretto alla memoria fisica del computer da parte
della scheda grafica, in modo da poter gestire
texture e oggetti 3D molto voluminosi
Viene sviluppata da Intel nel 1996
Nella sua prima versione si basa sullo standard
PCI 2.1 e per questo effettua trasferimenti a 32 bit
alla frequenza base di 66 MHz
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
AGP Pro (1999) Ideata per risolvere i problemi
di alimentazione di AGP
È retro-compatibile e prodotta
in tre versioni:
• la 1,5V
• la 3,3V
• la Universal
Lo slot assume dimensioni e
configurazioni diverse in modo
da impedire assemblaggi errati
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
AGP: revisioni (1)
La prima versione raddoppiava la banda passante
rispetto a un normale slot PCI perché ne
raddoppiava la frequenza
• Velocità raggiunta 266 MB/s, in modalità 1x e 533 MB/s
in modalità 2x
• La modalità 2x effettuava due trasferimenti per ciclo di
clock
Le versioni 2.0 e 3.0 hanno introdotto la possibilità
di 4 e 8 trasferimenti per ciclo di clock
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
AGP: revisioni (2) AGP 1.0
• AGP 1x: 266 x 1 = 266 MB/s
• AGP 2x: 266 x 2 = 533 MB/s
AGP 2.0
• AGP 4x: 266 x 4 = 1066 MB/s
AGP 3.0
• AGP 8x: 266 x 8 = 2133 MB/s
La versione 3.0 è stata l’ultima evoluzione di questo bus
poi rimpiazzato dal più veloce PCI Express
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Uno slot di espansione AGP
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCI-X (1/2)
Nasce dalla necessità di sviluppare un successore
del bus PCI che
• sopperisse alle sue mancanze
• che permettesse la retrocompatibilità
L’interfaccia PCI X 66 operava con una larghezza
di banda di oltre 266 MBytes/s
nell’implementazione a 32 bit e 533 MBytes/s
nell’implementazione a 64 bit
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCI-X (2/2)
Lo slot PCI-X è
retrocompatibile
con le schede basate
sullo standard PCI
2.x o superiore,
perciò una scheda
PCI può essere
inserita in uno slot
PCI-X
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCIe (1/2)
Il PCI Express (Peripheral Component Interconnect
Express) è uno standard di interfaccia d’espansione a
bus seriale per computer
È stato progettato per sostituire i vecchi standard PCI,
PCI-X e AGP
Utilizza un trasferimento di dati seriale bidirezionale ed
è costituito da una serie di canali
La connessione opera trasferimenti (da e verso) lungo
una o più corsie (lane) ciascuna da 2,5 Gbps
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Le tipologie di bus locali: PCIe (2/2)
Slot PCI Express (Partendo dall'alto: x4, x16, x1 e x16), comparati
ad uno slot PCI tradizionale a 32 bit (ultimo in basso)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
I canali in uso nel PCIe
Possono essere aggregati tra di loro
• per aumentare la banda passante disponibile
• per supportare particolari configurazioni
La larghezza di banda di ciascun canale è
indipendente da quella degli altri
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
PCI Express: le versioni PCI Express 1.0 (2004)
• Utilizza una banda passante di 250 MB/s e un rapporto di
trasferimento di 2,5 GT/s(1) e supporta carichi fino a 75W
PCI Express 2.0 (2007)
• Vedere slide successiva
PCI Express 3.0 (2010)
• È retrocompatibile, ha un’ampiezza di banda del Bus fino a
15.754 GB/s
PCI Express 4.0 (2017?) (1) Giga Transfer al secondo
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
PCI Express 2.0
Raddoppia l’ampiezza di banda del PCI Express 1.0
che passa:
• da 2,5 Gb/s per ogni via, a 5 Gb/s (in modalità 1x)
• da 8 GB/s a 16 GB/s (in modalità 16x)
Offre slot x1, x4, x8 e x16 analogamente al suo
predecessore, con frequenza di 250 MHz
È pienamente compatibile, dal punto di vista sia
meccanico che elettrico, con la precedente versione
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Gli slot di espansione
Sono collegati
direttamente al bus di
sistema
Le schede che vi si
inseriscono operano
come se fossero state da
sempre installate nel PC
Permettono di installare nel computer le schede degli
adattatori che estendono le potenzialità del sistema
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
La tecnologia Plug and Play
Nasce per semplificare l’installazione e la
configurazione di nuovi dispositivi nel computer
I sistemi operativi che lo supportano sono in
grado di riconoscere e configurare
automaticamente i nuovi dispositivi hardware
Il sistema operativo riconosce il dispositivo e
carica in automatico il driver corrispondente
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
Plug and Play: requisiti
La tecnologia Plug and Play richiede tre
componenti
• sistema operativo
• BIOS (Basic Input-Output System)
• dispositivi da installare
Tutti i componenti richiesti la devono supportare
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2015 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2015-16
I miei contatti linkedin
http://it.linkedin.com/pub/francesco-ciclosi/62/680/a06/
https://www.facebook.com/francesco.ciclosi
@francyciclosi
www
http://www.francescociclosi.it