mikro week 13
TRANSCRIPT
-
8/16/2019 Mikro Week 13
1/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
ELC 31318
MIKROELEKTRONIKA
MINGGU 13
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
2/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Objek Pembelajaran :
Combinational Logic Function
-
8/16/2019 Mikro Week 13
3/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
CMOS Logic Inverter
Merupakan blok paling seer!ana ari rangkaian igital"
#eriri ari NMO$ %pull o&n transistor' (ang membentukP)N %pull o&n net&ork' an PMO$ %pull up transistor'(ang membentuk PUN %pull up net&ork' an salingberkomplemen
Paa asarn(a* CMO$ gate lengkap teriri ari P)N (angmeng!asilkan output + %GN)' an PUN (angmeng!asilkan output 1 %,))'
-
8/16/2019 Mikro Week 13
4/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
-
8/16/2019 Mikro Week 13
5/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
-
8/16/2019 Mikro Week 13
6/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Prinsip asar NMO$ an PMO$ apat
ianalogikan engan saklar
NMO$ PMO$
-, -,
+ 1
-
8/16/2019 Mikro Week 13
7/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
8/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
.uatla! Gerbang N/N) ua input engan
kombinasi MO$ 0
.uatla! Gerbang NO 2 input engankombinasi MO$ 0
-
8/16/2019 Mikro Week 13
9/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
N/N) 2 input NO 2 input
-
8/16/2019 Mikro Week 13
10/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Inerter $&itc!ing Point
#itik C merupakan titik
s&itc!ing imana tegangan
input sama engantegangan output"
)aera! titik C merupakan
aera! saturasi imana
arus I untuk keua MO$
aala! seimbang4sama
-
8/16/2019 Mikro Week 13
11/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Combinational Gate
Paa asarn(a* CMO$ gate lengkap teriri ari P)N (angmeng!asilkan output + %GN)' an PUN (ang meng!asilkan output 1%,))'
5ombinasi CMO$ Gate apat ibentuk ari ua atau lebi! MO$transistor"
$usunan seri ua atau lebi! MO$ #ransistor akan alam konisi 6IG6 jika semua transistor tersebut alam keaaan ON"
$usunan paralel ua atau lebi! MO$ #ransistor akan alam konisi6IG6 jika sala! satu transistor tersebut alam keaaan ON"
-
8/16/2019 Mikro Week 13
12/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
13/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
14/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Como!n" Gate
)apat ibuat engan kombinasi seri an paralel
stuktur saklar
Conto! :
.uatla! CMO$ gate komplementer ari
persamaan :
)()( DC B AY •+•=
-
8/16/2019 Mikro Week 13
15/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
16/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
17/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
.uatla! CMO$ gate komplementer ari
persamaan :
DC B AY •++= )(
-
8/16/2019 Mikro Week 13
18/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Signal Strengt#
, akan meng!asilkan sin(al 1
Groun akan meng!asilkan sin(al +nMO$ apat meng!antarkan sin(al + (angkuat an meng!antarkan sin(al 1 (anglema!
pMO$ apat meng!antarkan sin(al 1 (angkuat an meng!antarkan sin(al + (anglema!
-
8/16/2019 Mikro Week 13
19/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
MO$ transistor apat igunakan sebagai
saklar an jika ia beriri seniri* isebut juga
pass transistor
$in(al + (ang kuat
$in(al 1 (ang lema!
$in(al + (ang lema!
$in(al 1 (ang kuat
-
8/16/2019 Mikro Week 13
20/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
/gar apat igunakan tanpa aa cacat paasin(al* maka nMO$ an pMO$ apat
irangkai secara paralel se!ingga !an(a
iapatkan sin(al + an 1 (ang kuat"5on7igurasi ini inamakan pass gate atau
transmission gate
-
8/16/2019 Mikro Week 13
21/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Pass Gate memiliki prilaku (ang sama
engan #risates .u77er* (aitu sebua!
rangkaian (ang apat meng!antarkan sin(al
tetapi tiak apat menjaga konisi sin(altetap sama %nonrestoring circuit'
-
8/16/2019 Mikro Week 13
22/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
/gar apat menjaga sin(al tetap seperti
konisi a&al* maka igunakan #risate
Inerter
-
8/16/2019 Mikro Week 13
23/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
5apasitansi Gate
$truktur MO$ sama engan plat kapasitor
(ang isusun secara paralel
-
8/16/2019 Mikro Week 13
24/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
5apasitansi paa MO$ transistorproporsional engan lebarn(a" $emakinlebar kapasitor* semakin tinggi arus"
$emakin panjang kapasitor* semakin rena!arus"
1 unit nMO$ memiliki resistansi an
kapasitansi C1 unit pMO$ memiliki resistansi 2 ankapasitansi C
-
8/16/2019 Mikro Week 13
25/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
-
8/16/2019 Mikro Week 13
26/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
$ket sebua! gerbang N/N) 3 input engan
lebar transistor tertentu se!ingga
iapatkan resistansi rise an 7all e7ekti7
(ang setara engan sebua! inerter
-
8/16/2019 Mikro Week 13
27/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
Pertama (ang !arus ilakukanaala! meli!at bagian (angtersusun seri" )alam !al ini aala!nMO$" 8ika resistansi alamsebua! inerter aala! * maka
untuk tiap nMO$ !arus memiliki 39 1 unit lebar inerter %nMO$'*se!ingga tiap nMO$ memiliki 43"$elanjutn(a* paa keaaan &orstcase; %satu ari ketiga inputbernilai Lo&;'* maka !an(a satu
pMO$ (ang akti7" $e!ingga tiappMO$ !arus memiliki 2 9 1 unitlebar inerter%pMO$' agarresistansin(a
-
8/16/2019 Mikro Week 13
28/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
$ket sebua! gerbang N/N) 2 input engan
lebar transistor tertentu se!ingga
iapatkan resistansi rise an 7all e7ekti7
(ang setara engan sebua! inerter
-
8/16/2019 Mikro Week 13
29/29
Mikroelektronika2014/2015 M. Ilyas Hadikusuma, M.Eng
CMOS LOGIC GATE CIRCUIT
)aera! operasi transistor :