Medio Sumador

EQUIPO (A)

integrantes: Macías Torres Judith Andrea

Valencia Pallares Valeria Esmeralda Vera Rocha Daniela

Que es un medio sumador?

Medio Sumador Medio Sumador: Un medio sumador es un circuito que se caracteriza por tener dos entradas y dos salidas que vendrían a ser el resultado de la suma y el acarreo mientras que los dos bits de entrada representan el sumando y el añadido de la operación. 

DIAGRAMA LÓGICO

DIAGRAMA DE CONEXIÓN

SIMBOLO LOGICO

TABLA DE VERDAD DE UN MEDIO SUMADOR

X Y C S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

VALOR DE CADA BIT

l bit de suma S es 1, sólo si las entradas A y B son diferentes. El bit de acarreo es 0 a no ser que ambas entradas sean 1. La salida S puede expresarse mediante la compuerta lógica OR – Exclusiva.

El bit de acarreo Cout es 1, sólo cuando A y B tienen el valor de 1; por tanto entre A y B se puede utilizar una compuerta lógica AND.

Estas funciones las podemos representar en una tabla de la verdad, en esta tabla A es representada por X, y B por Y:

La salida obtenida a partir de la tabla de la verdad es:

La alta velocidad de 4 bits Sumadores completos binarios 83A CON MIRADA DE TRANSPORTE INTERNO, POR DELANTE ACEPTAN DOS PALABRAS DE 4 BITS BINARIOS (AO-3A-BO-B3) y una de entrada de acarreo, (0) generan las salidas de suma binarios y el acarreo de salida desde el bit más significativo operan ya sea con operando bajos y altos, o ACTIVOS. Lógica positiva o negativa.

El 283 se recomienda para los nuevos diseños que cuenta con pines de alimentación esquina estándar.

¡PARA ENTENDER MEJOR!

*PALABRAS DE 4 BITS 4 bits es un adjetivo usado para describir enteros, direcciones de memoria u otras unidades de datos que comprenden hasta 4 bits de ancho, o para referirse a una arquitectura de CPU y ALU basadas en registros, bus de direcciones o bus de datos de ese ancho.

El Intel 4004, el primer microprocesador comercial de único chip, fue una CPU de 4 bits. (El F14 CADC fue creado un año antes, pero su existencia fue clasificado). También, el procesador Saturno HP48 (comúnmente utilizado en calculadoras científicas) es básicamente una máquina de 4 bits, aunque utiliza varias palabras múltiples juntas, por ejemplo, su direccionamiento de memoria es de 20 bits.

 

*BIT MÁS SIGNIFICATIVO bit más significativo, most significant bit (MSB), en sus siglas en inglés, es el bit, que de acuerdo a su posición, tiene el mayor valor. En ocasiones, se hace referencia al MSB como el bit del extremo izquierdo.

Refiriéndose a los bits específicos dentro de un número binario, a cada bit se le asigna un número de bit, creando un rango desde cero an

Lógica Positiva

En esta notación al 1 lógico le corresponde el nivel más alto de

tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas

bajo (que bien podría ser negativo), pero que ocurre cuando la

señal no está bien definida...?. Entonces habrá que conocer cuales

son los límites para cada tipo de señal (conocido como tensión de

histéresis), en este gráfico se puede ver con mayor claridad cada

estado lógico y su nivel de tensión.

Lógica Negativa Aquí ocurre todo lo contrario, es decir, se

representa al estado "1" con los niveles más bajos de tensión y al "0" con los niveles más altos.

Por lo general se suele trabajar con lógica positiva, y así lo haremos en este tutorial, la forma más sencilla de representar estos estados es como se puede ver en el siguiente gráfico.

* OPERANDOS BAJOS, ALTOS Y ACTIVOS Si las entradas de control dependen de la de

sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T yD.

CODIGO DE PEDIDO

PKGS PIN

OUT

GRADO

COMERCIAL

Vcc= +5.0V

+_5%,

TA= 0’C to+70’C

GRADO MILITAR

Vcc=+5.0V+_10%

,

TA=-55’C

to+125’C

PKG

TYPE

Plastica

DIP (P)

A 7483APC,

74LS83APC

  9B

Ceramic

DIP (D)

A 7483ADC.

74LS83ADC

5483ADM,

54LS83ADM

6B

Flatpak

(F)

A 7483AFC,

74LS83AFC

5483AFM,

54LS83AFM

4L

CARGA DE ENTRADA

NOMBRES PIN DESCRIPCIÓN 54/74 (U.L.)

ALTA/BAJA

54/74LS (U.L.)

ALTA/BAJA

A0-A3

B0-B3

C0

S0-S3

 

C4

A Entradas del operando

B Entradas del operando

Acarreo de entrada.

Salida de suma

 

Llevar a la salida.

1.0/1.0

1.0/1.0

1.0/1.0

20/10

 

10/5.0

1.0/0.5

1.0/05

0.5/0.25

10/5.0

 

(2.5)

10/5.0

(2.5)

DESCRIPCION FUNCIONAL

LA 83A AÑADE 3 PALABRAS DE 4 BITS BINARIOS AYB MAS EL ACARREO ENTRATE, LA SUMA BINARIA APARECE EN LAS SALIDAS DE SUMA 50-53 Y LAS SALIDAS C4

CO+(AO+BO)+2(A1+B1)+4(A2+B2)+8(A3+B3)=S0+2S1+4S2+BS3+16C4

DONDE (+) = MAS DEBIDO, A LA FUNCION DE COMPLEMENTO BINARIO DE LA

SIMETRIA DEL 83a, puede que sea con todas las entradas y salidas de alta (LOGICA POSITIVA) activo o con todas las entradas y las salidas en Bajo (lógica negativa). Tenga en cuenta que con entradas altas activas

Por lo tanto Col. Ao,Bo puede asignarse arbitrariamente en los pines 10,11,13 etc.

(TABLA DE VERDAD) H= NIVELES ALTOS DE VOLTAJE L= NIVEL BAJO DE VOLTAJE

TABLA DE VERDAD

IN PUTS OUT PUTS

C0 A0 A1 A2 A3 B0 B1 B2 B3

L L H L H H L L H

0 0 1 0 1 1 0 0 1

1 1 0 1 0 0 1 1 0

S0 S1 S2 S3 C4

H H L L H

1 1 0 0 1

0 0 1 1 0

Niveles

lógicos

Activo alto

Activo Bajo

DIAGRAMA LOGICO

CARACTERISTICAS DC SOBRE EL RANGO DE TEMPERATURA DE 54/74 54/74/5

SIMBOLO PARAMETROS MIN. MAX MIN.MAX UNIDAD CONDICION

LOS CORTO CIRCUITO

SALIDA XM

CORTO CIRCUITO

SALIDA XC

-20 -55

-18 -55

-20 -100

-20 -100

mA VCC=MAX

LOS CORTO CIRCUITO

SALIDA XC

CORRIENTE EN C4

-20 -70

-18 -70

-20 -100

-20 - 100

mA VCC=MAX

LCC CORRIENTE DE MX mA VCC=MAX

ENTRADAS=GND(‘LS83A)

=4.5V (`83A)

CARACTERISTICAS AC Vcc= 5.0v TA= 25*C

SIMBOLO PARAMETRO54/74

Cl=15 Pf

Rl=400ohm

MIN MAX

54/74LS

Cl= 15 pf

 

MIN MAX

UNIDADES CONDICIONES

tpLH

tpLH

 

 

Retardo de programación

 

C0 + c4

21

21

24

24ns Figs=3-1 3-20

tpLH

tpLH

 

Retardo de programación

 

Ano r Bn to Sn

24

24 24

24

ns Figs=3-1 3-20

tpLH

tpLH

 

Retardo de programación

 

C0 to C4

14

16

17

17

ns Figs=3-1 3-5

Rl= 780 ohm

tpLH

tpLH

 

Retardo de programación

 

Ano r Bn to C4

14

16

 

17

17

 

ns Figs=3-1 3-5

Rl= 780 ohm