m. c. felipe santiago espinosa - utm.mxfsantiag/cir_logicos/combinacionales_msi.pdf · el circuito...
TRANSCRIPT
![Page 1: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/1.jpg)
M. C. Felipe Santiago EspinosaCubículo 19
Instituto de Electrónica y Mecatró[email protected]
Abril 2018
Circuitos lógicos de Mediana Escala de Integración (MSI)
1
![Page 2: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/2.jpg)
Contenido
2
En esta presentación se revisan algunos circuitos MSI combinacionales típicos, incluyendo: Sumadores Multiplexores Restadores Decodificadores/Codificadores Comparadores
![Page 3: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/3.jpg)
Sumadores
3
El medio sumador (HA) es una red lógica combinacional que suma dos datos binarios de un bit, produciendo como salidas a la suma y al bit de acarreo.
Es medio sumador porque no tiene acarreo de entrada.
X Y CO HS
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
![Page 4: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/4.jpg)
Sumadores
4
Un sumador completo (FA) es una red lógica combincional con 3 entradas y 2 salidas.
CIN X Y COUT S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
![Page 5: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/5.jpg)
Sumador
5
El circuito 74LS83 es un sumador completo de 4 bits:
Señales DescripciónC0 Acarreo de entrada
A Primer operando
B Segundo operando
Ʃ Resultado o suma
C4 Acarreo de salida
![Page 6: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/6.jpg)
74LS83
6
![Page 7: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/7.jpg)
Sumador
7
A110 S1 9
A28 S2 6
A33 S3 2
A41 S4 15
B111
B27
B34
B416
C013 C4 14
U1
74LS83
1111
1001
1010
1
0
![Page 8: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/8.jpg)
Sumador
8
TAREA 1: Diseñar un sumador de 16 bits con base en el 74LS83 y
realizar la simulación en Proteus.
![Page 9: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/9.jpg)
Multiplexores / Demultiplexores
9
Un multiplexor o selector de datos es un dispositivo modular que selecciona una de varias líneas de entrada para que se envíe a una salida única.
El demultiplexor realiza la operación inversa, acepta una línea de entrada y la guía hacia alguna de varias líneas de salida.
![Page 10: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/10.jpg)
Multiplexores
10
En un multiplexor de n líneas a 1, se designa una de las n líneas de entrada (Dn-1, Dn-2,...D0) para conectarse a una única salida Y mediante un código de selección (Sk-1,...,S0), donde n=2k
Por ejemplo el multiplexor de 4 a 1
![Page 11: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/11.jpg)
Multiplexores comerciales
11
74LS150 es un multiplexor de 16 a 1, con salida negada y terminal de habilitación.
74LS151 es un multiplexor de 8 a 1, con salidas normal y complementaria, así como una terminal de habilitación.
74LS153 posee 2 multiplexor de 4 a 1, los bits de selección son comunes, por lo que puede verse como un multiplexor de 2 bits, también tiene una terminal de habilitación.
74LS157 incluye 4 multiplexores de 2 a 1, con terminal de habilitación y bis de selección comunes, por lo que se puede ver como un MUX de 4 bits.
![Page 12: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/12.jpg)
74LS150
12
La salida es el negado de la entrada seleccionada.
![Page 13: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/13.jpg)
74LS151
13
![Page 14: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/14.jpg)
7ALS153 Mux de 4 a 1
14
![Page 15: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/15.jpg)
7ALS157 Mux de 2 a 1
15
![Page 16: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/16.jpg)
Multiplexores
16
Una aplicación de los muliplexores es la realización de funciones de conmutación (funciones lógicas).
Para ello, las terminales de selección se emplean como las entradas de la función y las líneas de datos se pondrán en alto o en bajo de acuerdo con la especificación de la función.
Ejemplo: Realizar con multiplexores la siguiente función:
Son 3 entradas, 8 posibles combinaciones, por lo que se requiere un multiplexor de 8 a 1.
5,3,2,0,, 123 mdddF
![Page 17: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/17.jpg)
Multiplexores
17
d3 d2 d1 f Mux0 0 0 1 D00 0 1 0 D10 1 0 1 D20 1 1 1 D31 0 0 0 D41 0 1 1 D51 1 0 0 D61 1 1 0 D7
5,3,2,0,, 123 mdddF
X04
X13
X22
X31
X415
X514
X613
X712
A11
B10
C9
E7
Y 5
Y 6
U1
74151
1
000
![Page 18: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/18.jpg)
Multiplexores
18
Es posible emplear un multiplexor de 4 a 1 (74LS153) si se utiliza una entrada como dato del multiplexor, para el ejemplo:
Considerando d3 y d2 como entradas de selección y d1 como una entrada al multiplexor, se tiene:
d3 d2 d1 f Mux0 0 0 1 D0 = d1'0 0 1 00 1 0 1 D1 = 10 1 1 11 0 0 0 D2 = d11 0 1 11 1 0 0 D3 = 01 1 1 0
5,3,2,0,, 123 mdddF
11
10
1X06 1Y 7
1X15
1X24
1X33
2X010 2Y 9
2X111
2X212
2X313
A14
B2
1E1
2E15
U1
74153
U2
NOT
d3d2
d1
![Page 19: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/19.jpg)
1
1111
X04
X13
X22
X31
X415
X514
X613
X712
A11
B10
C9
E7
Y 5
Y 6
U1
74151
X04
X13
X22
X31
X415
X514
X613
X712
A11
B10
C9
E7
Y 5
Y 6
U2
74151
U3
OR
U4
NOT
Por otro lado, si se requiere el número de entradas, se utilizan dos multiplexores combinados con la terminal de habilitación.
Por ejemplo:
19
15,13,10,7,5,1,,, mdcbaF
¿Cómo queda el circuito si sólo se emplea un MUX de 8 a 1?
¿Es posible emplear únicamente un MUX de 4 a 1?
![Page 20: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/20.jpg)
Multiplexores
20
TAREA 2: Para la siguiente función de conmutación:
Diseñe el circuito y simule en proteus empleando:a) Un MUX de 16 a 1 (74150), generar la salida correcta
teniendo en cuenta que el MUX proporcina el negado de la entrada seleccionada.
b) Un Mux de 8 a 1 (74151) más la lógica necesaria.c) Un Mux de 4 a 1 (74143) más la lógica necesaria.
13,11,7,5,3,2,,, mdcbaF
![Page 21: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/21.jpg)
Restador Al combinar un sumador con un multiplexor e inversores, se
puede crear un circuito sumador-restador.
21
A110 S1 9
A28 S2 6
A33 S3 2
A41 S4 15
B111
B27
B34
B416
C013 C4 14
U1
74LS83
1000
0001
1
0
1
1
1
1
1A2 1Y 4
1B3
2A5 2Y 7
2B6
3A11 3Y 9
3B10
4A14 4Y 12
4B13
A/B1
E15
U2
74157
1 2
3 4
5 6
13 12
SEL
A
B
![Page 22: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/22.jpg)
Codificadores/Decodificadores
22
Un decodificador es un generador de mintérminos, tiene n líneas de entrada y 2n líneas de salida.
Los decodi f icadores se ut i l izan para seleccionar memorias u otros dispositivos o generar códigos de interés.
Los decodificadores también sueles ser llamados demultiplexores.
El codificador evalúa su entrada para caracterizarla y producir una salida más simple.
![Page 23: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/23.jpg)
23
Decodificador de 3 a 8: Únicamente una de la s 8
salidas está activa. Las entradas determinan la
salida activa.
Codificadores/Decodificadores
![Page 24: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/24.jpg)
24
Decodificador 74LS138
Las salidas son activas en bajo, es decir, se tiene un cero en la salida seleccionada.
Codificadores/Decodificadores
![Page 25: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/25.jpg)
Codificadores/Decodificadores Otros decodificadores comerciales son:
El circuito 74139 contiene dos decodificadores de 2 a 4 con entradas de habilitación independientes.
El 74154 es un decodificador de 4 entradas a 16 salidas, con dos terminales de habilitación.
El 7442 es un decodificador BCD, es decir, en sus 4 entradas sólo acepta como válidas las combinaciones del 0 al 9 y tiene 10 salidas, activando una a la vez.
25
![Page 26: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/26.jpg)
26
Una aplicación de los decodificadores es la creación de bancos de memorias.
Codificadores/Decodificadores
![Page 27: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/27.jpg)
27
Aunque no es su uso, con un decodificador también se pueden reaizar funciones de conmutación.
0,1,4,6,7,, mzyxf
A1
B2
C3
E16
E24
E35
Y0 15
Y1 14
Y2 13
Y3 12
Y4 11
Y5 10
Y6 9
Y7 7
U1
74LS138
U7
OR_5
1
000
Codificadores/Decodificadores
![Page 28: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/28.jpg)
28
Los circuitos 74LS47 y 74LS48 son decodificadores de BCD a 7 segmentos.
Codificadores/Decodificadores
![Page 29: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/29.jpg)
29
El circuito 74LS148 es un codificador de prioridad con 8 entradas y 3 salidas, ambas activas en bajo.
Si dos o más entradas están activas, el circuito indica cuál es la entrada activa de mayor prioridad.
Codificadores/Decodificadores
![Page 30: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/30.jpg)
30
Codificadores/Decodificadores
![Page 31: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/31.jpg)
31
Codificador de 8 a 3, indica cuál de 8 entradas está activa.
Codificadores/Decodificadores
![Page 32: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/32.jpg)
Comparadores
32
Los comparadores son circuitos aritméticos que determinan la relación que existe entre la magnitud de 2 números binarios.
Es decir, en un comparador se implementan los operadores relacionales: >, < e =.
Ejercicio: Diseñar un comparador 2 bits.
Comparadorde
2 bits
A2A1
B2B1
A > B
A = B
A < B
![Page 33: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/33.jpg)
Comparadores
33
El 74LS85 es un comparador de 4 bits, recibe 2 operandos de 4 bits (A y B) y tiene 3 salidas lógicas: A>B, A<B y A=B.
Tiene entradas de >, < e = para una conexión en cascada.
![Page 34: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/34.jpg)
Comparadores
34
xcxc
![Page 35: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/35.jpg)
Comparadores
35
010
0000
0
0
00
A
B
A010
A112
A213
A315
B09
B111
B214
B31
A<B2 QA<B 7
A=B3 QA=B 6
A>B4 QA>B 5
U1
7485
![Page 36: M. C. Felipe Santiago Espinosa - utm.mxfsantiag/Cir_Logicos/Combinacionales_MSI.pdf · El circuito 74LS83 es un sumador completo de 4 bits: Señales Descripción C0 Acarreo de entrada](https://reader030.vdocuments.site/reader030/viewer/2022012403/5baa67ae09d3f209118c48e5/html5/thumbnails/36.jpg)
Comparadores
36
TAREA 3: Diseñar un comparador de 8 bits con base en el 74LS85 y
realizar la simulación en Proteus.