EC-2721

Arquitectura del Computador I!

Universidad Simón BolívarDepartamento de Electrónica y Circuitos

Prof. Juan. C. Regidor

Microarquitectura de la Mic-1

Organización de Computadoras: Un enfoque estructurado,

Andrew Tanenbaum, Pearson Education. Capítulo 4

Modelo multi-niveles

Máquina virtual Mn, con

lenguaje de máquina Ln

Máquina virtual M2, con

lenguaje de máquina L2

Máquina virtual M1, con

lenguaje de máquina L1

Máquina virtual M0, con

lenguaje de máquina L0

Nivel n

Nivel 2

Nivel 1

Nivel 0Los programas en L0 pueden

ser ejecutados directamente

por los circuitos electrónicos

Los programas en L1 pueden

ser interpretados por un

interpretador que corre sobre

M0 o traducidos a L0

Los programas en L2 son

interpretados por interpretadores

que corren sobre M1 o M0, o

son traducidos a L1 o L0

Los programas en Ln son

interpretados por un

interpretador que corre sobre

una máquina inferior o

traducidos al lenguaje de

máquina de una maq. inferior

Modelo multi-niveles

Una computadora de seis niveles

Lenguaje orientado a

problemas

Lenguaje ensamblador

Sistema Operativo

Arquitectura del Conjunto de

Instrucciones

Microarquitectura

Lógica digital

Nivel 5

Nivel 4

Nivel 3

Nivel 2

Nivel 1

Nivel 0

Traducción (compilador)

Traducción (ensamblador)

Interpretación parcial (sistema operativo)

Interpretación (microprograma) o ejecución directa

Hardware

Arquitectura de von Neumann

Computadora con un bus

Combinaciones útiles de las señales de control de la ULA y función desempeñada.

El camino de datos

de ejemplo: Mic-1

Unidad Lógica-Aritmética

ULA de un bit, extendida a 32 bits se usa en la máquina MIC-1

Unidad Lógica-Aritmética

Extensión a ocho bits de la ULA de ejemplo. Para simplificar el dibujo no se muestran algunas de la señales de control.

Unidad Lógica-Aritmética

Combinaciones útiles de las señales de control de la ULA y función desempeñada.

Temporización del camino de datos

Diagrama temporal de un ciclo de camino de datos

Ciclo 1

empieza

aquí

Salida del

desplazador

estable

Registros cargados

desde el bus C y la

memoria con el frente

de subida del reloj

Nuevo MPC usado para

cargar el MIR con la

siguiente microinstrucción

MPC

disponible

aquí

Propagación desde

el desplazador a los

registros

ULA y

despla-

zador

Reloj, ciclo 1 Reloj, ciclo 2

Establecer

señales para

manejo del

camino de

datos Manejo

de los

buses

H y B

Control

Micro-

programado:

Diagrama de bloques

completo para la

microarquitectura de

ejemplo, Mic-1

Microinstrucciones

Formato de microinstrucción para el Mic-1.

Control Microprogramado:

LOGICA DEL BIT ALTO

F = (JAMZ AND Z) OR (JAMN AND N) OR NEXT_ADDRESS[8]

Microinstrucciones: Notación

• Operaciones permitidas

• Todas las operaciones listadas pueden ser extendidas añadiendo ‘‘<< 8’’ o “>>1”.

• Por ejemplo:

• H = MBR OR H << 8

Control Microprogramado:

Formato de microinstrucción para saltos

Una microinstrucción con JAMZ en 1 tiene dos posibles sucesoras.

Microinstrucciones: Notación (2)

Control Microprogramado: Lógica de saltos

Saltar si el valor condicional es cero:

Z = TOS; if (Z) goto 0x100 OR NEXT_ADDRESS[0:7] else goto NEXT_ADDRESS[0:7]

Microinstrucciones: Notación (3)

Control Microprogramado: Lógica de saltos

Saltar si el valor condicional es negativo:

N = H; if (N) goto 0x100 OR NEXT_ADDRESS[0:7] else goto NEXT_ADDRESS[0:7]

Organización de Memoria (1)

Diagrama Lógico para una memoria 4 x 3

Está compuesta por 4 filas de 3-bits.

Operación de Memoria

Correspondencia de los bits de MAR con el bus de direcciones.

TOPE DE LA PILA > C

B

A

Pilas

Ingresar el elemento H

TOPE DE LA PILA > H

C

B

A

Pilas (2)

H

TOPE DE LA PILA > C

B

A

Leer el tope

Pilas (3)