komputerowe wspomaganie projektowania systemów …neo.dmcs.p.lodz.pl/kwpse/kwpse3.pdf · 2012. 12....

1

Komputerowe wspomaganie

projektowania systemów

elektronicznych

dr inż. Piotr Pietrzak

Katedra Mikroelektroniki i Technik Informatycznych

Politechniki Łódzkiej

[email protected]

pok. 54, tel. 631 26 20

www.dmcs.p.lodz.pl

Projekt schematu ideowego (1)

Realizacja schematu ideowego polega na „przetłumaczeniu” poszczególnych elemetów schematu blokowego na „język elektroniki”, czego wynikiem jest schemat połączeń różnego typu elementów podzespołów elektronicznych oraz elektryczno-mechanicznych.

Niekiedy, wygodnie jest przedstawić schemat każdego bloku funkcjonalnego na osobnej karcie.

1

1

2

2

3

3

4

4

5

5

6

6

7

7

8

8

D D

C C

B B

A A

Title

Number RevisionSize

A2

Date: 2004-09-28 Sheet of File: E:\Projekty\..\Previous Backup of schemat.SchDrawn By :

SDC_O0033

SDC_O01 32

SDC_O0231

SDC_O0330

SDC_O0429

SDC_O05 28

SDC_O0627

SDC_O0723

SDC_O0822

SDC_O09 21

SDC_O1020

SDC_O1119

VDD24

VDD38

GNDD 10

GNDD34

INT_I8

MASH_I40

VDCP2

VDCM3

VREF9

SMODI39

S011

S112

VP27

CLK13

VP14

Reset14

TOUT 1

SMODO18

SHMERECK01

IC1SC00

SC01SC02SC03SC04

SC05SC06SC07SC08

SC09SC10SC11

SC00

SC01SC02

SC05SC04

SC03

SC06SC07

SC08SC11

SC10SC09

1 23 4

5 67 89 1011 12

13 1415 1617 1819 20

21 2223 2425 2627 28

29 3031 3233 3435 36

37 3839 4041 4243 44

45 4647 4849 50

HEADER 25X2

J3AIGND

ACH0ACH1ACH2ACH3

ACH4ACH5ACH6ACH7

AISENSEDAC1OUTAOGNDDIO0

DIO1DIO2DIO3DGND

EXTSTRPFI1/TRIG2PFI3/GPCTR1_S

+5V

GPCTR1_OPFI6/WFTRIGPFI8/GPCTR0_O

GPCTR0_O

AIGND

ACH8ACH9ACH10ACH11

ACH12ACH13ACH14ACH15

DAC0OUT

DGNDDIO4

DIO5DIO6DIO7+5V

SCANCLKPFI0/TRIG1PFI2/CONVPFI4/GPCTR1_G

PFI5/UPDATEPFI7/STARTSCANPFI9/GPCTR0_G

FREQ_OUT

ACH0

ACH1ACH2ACH3

ACH4ACH5

ACH6ACH7

ACH8

ACH9ACH10

ACH11

S1S2

SMODI

DIO0DIO1

DIO2

DIO3

DIO7

S2S1

SMODISMODO

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC6

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC7

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC8

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC9

Fout=F/{2*[n(IC1)+1]*[n(IC2)+1]*[n(IC3)+1]*[n(IC4)+1]}

CLR11

CLK13

D12

D212

CLK211

SET14

SET210

CLR213

Q1 5

Q16

Q29

Q2 8

SN74LS74N

IC10

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

SW DIP-8SW3

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

SW DIP-8SW2

S44

S43

S42

S41

S34

S33

S32

S31

S24

S23

S22

S11

S21

S14

S13

S12

S11S12

S13S14

S21S22

S23S24

S31S32

S33S34

S41S42

S43S44

VDD

1 2

74HCU04N

IC11A

3 4

74HCU04N

IC11B

48MHz

X1

40p

T1

82p

C7

22pC8

1uH

L1

1M

R40

12

3

HEADER 3

JP2

ACH12

IOUT1 11

IOUT212

RFB 9

XFER17

VREF8

VDD20

GNDD10

GNDD3

DI16

DI25

CS1

WR12

WR218

DI416DI34

DI07

DI713DI6

14

ILE19

DI515

DAC0832

IC5

V12D

1

2345

678

16

15141312

11109

SW DIP-8

SW1

RS0RS1RS2

RS3RS4RS5RS6

RS7 RS0

RS1RS2RS3RS4

RS5RS6RS7

RS0

RS1

RS2

RS3

RS4

RS5

RS6

RS7

22k

R13

22k

R14

22k

R15

22k

R16

22k

R17

22k

R18

22k

R19

22k

R20

22kR36

22k

R35

22kR34

22k

R33

22kR32

22k

R31

22kR30

22k

R29

22kR28

22k

R27

22kR26

22k

R25

22kR24

22k

R23

22kR22

22k

R21

S44

S43

S42

S41

S34

S33

S32

S31

S24

S23

S22

S11

S21

S14

S13

S12

GND

2

IN1 OUT 3

7805IC16

GND3VDD2

RESET7

WDO8

PFO 5MR

1

PFI4

WDI6

ADM705

IC12

2,5V ref

DZ1

SW-PB

RESET

8k2

R11

VDD

VCC

5k

R3

5k

R6

2k

R5

2k

R4

2k

R1

2k

R222p

C2

22p

C1

V12A

V12D

V12D

11k 1%R10

11k 1%

R9

22p

C4

VCC

11k 1%R8

22k 1%

R7

22p

C3

16k2

R12

1uC37

100nC5

100nC6

10Hz FILTER

VDD

100nC18

100nC11

100nC12

100nC13

100nC14

100nC15

100nC16

100nC17

100nC19

100nC20

100nC21

100nC22

100nC23

100nC24

100nC25

100nC26

100nC27

100nC28

GND

2

IN1

OUT3

7812IC15

V12D

V12A

220uC29

220uC30

220uC34

100nC32

100n

C3610uTC35

VDD

123

HEADER 3

JP1

VDD

VDDVDDVDDVDD

OUT7

IN-6

IN+5

OPA2350

IC2B

OUT1

IN-2

IN+3

V+

8V-

4

OPA2350

IC2A

OUT 1IN-

2

IN+3

V+

8V-

4

OPA2350

IC4A

OUT 7IN-

6

IN+5

OPA2350

IC4B

EN11

EN219

IN1.12

IN1.24

IN1.36

IN1.48

IN2.117

IN2.215

O1.118

O1.216

O1.3 14

O1.312

O2.13

O2.25

IN2.313

IN2.411

O2.3 7

O2.49

74LS244

IC13

EN11

EN219

IN1.12

IN1.24

IN1.36

IN1.48

IN2.117

IN2.215

O1.118

O1.216

O1.314

O1.3 12

O2.13

O2.25

IN2.313

IN2.411O2.3

7

O2.4 9

74LS244

IC14

SMODO

OUT 1IN-

2

IN+3

V+

8V-

4

OPA2350

IC3A

OUT 7IN-

6

IN+5

OPA2350

IC3B

ACH14ACH15

VCC

OUT6

IN-2

IN+3

V+

7V-

4

OPA350

IC17

VCC

ACH13

5 6

74HCU04N

IC11C

89

74HCU04N

IC11D

1011

74HCU04N

IC11E

1213

74HCU04N

IC11F

BNCINT

BNCMASH

V12DV12A VDD VDD VDD VDD VDDVDDVDDVDDVDDVDDVDDVDDVCC VCC VCC VCC

FREQ

10uTC31

220uC33

VCC

12

HEADER 3

J1 AOGND

DGND

AIGND

RES2

R81

RES2R80

RES2

R90

RES2

R91

Opracowanie schematu ideowego wymaga przyjęcia pewnych rozwiązańukładowych. Oprócz wyboru elementów aktywnych (diod, tranzystorów, układów scalonych) i konfiguracji ich pracy, konieczne jest wyznaczenie parametrów pozostałych elementów układu.

Od schematu do obwodu drukowanego

Do realizacji obwodu drukowanego można przystąpić po kompilacji schematu ideowego układu i weryfikacji jego poprawności

Nową płytkę obwodu drukowanego można utworzyć ręcznie lub korzystając z kreatora

Przeniesienia elementów oraz konfiguracji połaczeń można dokonać zarówno z poziomu programu Schematic, jak i PCB przy użyciu polecenia Update PCB Document... lub Import Changes From... z menu Design

Przydatnym narzędziem umożliwiającym nawigację po realizowanym projekcie płytki obwodu drukowanego jest panel roboczy PCB

Konfiguracja PCB – siatki

Siatka obwodów drukowanych jest układem linii poziomych i pionowych rozmieszczonych w stałych odległościach od siebie ułatwiających rozmieszczanie komponentów i prowadzenie ścieżek.

Podstawowa odległość między liniami (raster, podziałka siatki) wynosi:2,500 mm – dla siatki metrycznej 2,540 mm – dla siatki calowej (100mil)

2,540

1,270

0,635

2,500

1,250

0,625

Podstawowa

Pośrednia

Wtórna

Wartość rastra [mm] w układzie

metrycznym calowymSiatka

Ścieżki prowadzi się po liniach siatki.

Zmiany kierunku przebiegu ścieżek dokonuje się w węzłach siatki.

Stosowanie siatki ułatwia montaż elementów elektronicznych na płytkach.

Konfiguracja PCB – siatki

Widoczność siatek

Szybka konfiguracja wybranych parametrów siatki globalnej (G, L)

Konfiguracja parametrów aktualnie wykorzystywanej siatki

Manager siatek (dodawanie siatek użytkownika, siatki dla podzespołów, siatki polarne)

Opcje siatek dostępne w opcjach dokumentu

Praktyczne aspekty korzystania z siatek w czasie rozmieszczania podzespołów oraz ścieżek obwodu drukowanego

Konfiguracja PCB – zarządzanie warstwami

Warstwy (Layers) serwera PCB reprezentują fizyczną lub logiczną powierzchnię, na której umieszczane są obiekty

Menu Board Layers and Colorsumożliwia określenie widoczności poszczególnych warstw w czasie edycji dokumentu PCB

Filtrowania warstw względem typów można dokonywać przy użyciu polecenia Manage Layer Sets

W projekcie mogą występować:• warstwy elektryczne – sygnałowe (32) i płaszczyznowe (16)• mechaniczne – ogólnego przeznaczenia (16)• specjalne – sitodruku, masek lutowniczych, past, wierceń, rejonów

zabronionych układu wielowarstwowego, łącząca, błędów DRC, siatek, otworów

2

Konfiguracja PCB – zarządzanie warstwami`

Określenia liczby używanych warstw elektrycznych oraz grubości warstwy miedzi dla każdej z nich dokonuje się w Layer Stack Manager

Nowe warstwy (Layer) i płaszczyzny (Plane) dodawane są zawsze pod aktualnie wybraną warstwą (poza Bottom Layer)

Warstwy Top Layer i Bottom Layer występują zawsze, także w przypadku projektu płytki drukowanej jednowarstwowej.

Konfiguracja PCB – reguły projektowe

Reguły projektowe określają zasady, które muszą być przestrzegane podczas realizacji obwodu drukowanego. Ich przestrzeganie gwarantuje poprawność wykonania projektu i poprawną realizację płytki przez producenta.

W środowisku Altium wbudowane są narzędzia, służące do weryfikacji zgodności projektu ze zdefiniowanymi uprzednio regułami, działające „on-line”, w trakcie procesu projektowania.

Reguły projektowe należy określić przed przystąpieniem do prac projektowych.

Ich zmiana w trakcie realizacji projektu może wymagać ponownego poprowadzenia wszystkich połączeń.

W systemie Altium Designer

można zdefiniować wiele reguł tego samego typu odnoszących się do różnych obiektów lub klas obiektów

Konfiguracja PCB – reguły projektowe elektryczne

Minimum 0,2 mm odległości między padami i ścieżkami na warstwie miedzi

Ścieżki należące do różnych sieci nie mogą się krzyżować na tej samej warstwie

Nie może występować nieciągłość ścieżki

Konfiguracja PCB – reguły projektowe połączeń

Grubości ścieżek minimum 0,2 mm (dotyczy również warstwyopisowej)

Linie obróbki mechanicznej grubości 0,2 mm

Opisy elementów (wykonane ścieżkami prowadzonymi na warstwie opisowej) powinny być tak przygotowane, aby ścieżki nie przechodziły przez punkty lutownicze


Wybór warstw sygnałowych, na których będą realizowane połączenia

Jednoznacznie określona czytelnośćwarstw (najlepiej za pomocą literki „R” umieszczonej poza obrysem płytki)

Sposób zmiany kierunku ścieżek oraz odległość tej zmiany od punktu prostopadłego przecięcia ścieżek powinny zostać określone


Autorouter prowadzi ścieżki w kolejności określonej przez wartość Routing Priority

Dla Autoroutera należy określić strategię dla topologii realizowanych połączeń

Przelotki (via) definiowane osobnym wiertłem – min. średnica 0,5 mm

Średnice otworów podawane jakośrednice finalne, jakie zamawiający chce otrzymać

Pady większe od średnic o minimum 0,4 mm na stronę

W niektórych przypadkach nie jest wskazane umieszczanie przelotek na padach

3

Konfiguracja PCB – reguły projektowe dla wytwarzania

Maksymalna liczba użytych narzędzi: 9

Otwory niemetalizowane bez padów lub przynajmniej z padem mniejszym od finalnej średnicy otworu

Niedopuszczalne jest umieszczanie otworów nakładających się na siebie

Jeśli występują otwory metalizowane i niemetalizowane o tej samej średnicy to należy definiować je osobnym narzędziem

Średnice otworów podawane jako średnice finalne,jakie zamawiający chce otrzymać

Pady większe od średnic o minimum 0,4 mm na stronę

Reguły projektowe – powierzchnie ekranów i zasilania

Należy określić parametry połączenia padu z powierzchnią miedzi oraz odległość od padów należących do innych sieci

Reguły projektowe – metody weryfikacji

Wybrane reguły mogą być sprawdzane w czasie projektowania (on-line) lub poprzez uruchomienie weryfikacji poprawności płytki obwodu drukowanego przez użytkownia.

Biblioteki elementów PCB – rozkłady pół lutowniczych (footprints)

Biblioteki elementów PCB

Rozkład (mapa) pól lutowniczych (footprint) stanowi fizyczne powiązanie wyprowadzeń symbolicznej reprezentacji komponentu na schemacie ideowym z wyprowadzeniami jego rzeczywistej realizacji w postaciobudowy

Biblioteki elementów PCB – przykłady rozkładów pól lutowniczychRezystory, kondensatory i diody:

Rezystory, kondensatory i diody MELF:

4

Biblioteki elementów PCB – przykłady rozkładów pól lutowniczych

Elementy aktywne SOT

Kondensatory tantalowe

Układy MSOP (raster) Układy SO

Biblioteki elementów PCB – przykłady rozkładów pól lutowniczychUkłady QFP (raster)

Układy TSOP (raster)

Biblioteki elementów PCB – nazwy obudów układów scalonych

SO Small Outline

SOM - Small Outline Medium

SOL - Small Outline Large

SOP - Small Outline Package (SO)

SOJ and SOLJ - Small Outline J-Lead

VSOP - Very Small Outline Package

SSOP - Shrink Small Outline Package

QSOP - Quarter Small Outline Package

TSOP - Thin small outline package

PLCC - Plastic Leaded Chip Carrier

LCC (LCCC) - Leadless Ceramic Chip Carrier


FP - flat pack

QFP - Quad Flat Pack

PQFP - Plastic Quad Flat Pack

CQFP - Ceramic Multilayer QFP

CERQUAD - Ceramic Quad Flat Pack

MQUAD® - Metal Quad Flat Pack

MQFP - Metric Quad Flat Pack

TQFP - Thin Quad Flat Pack

TAPEPAK® - Molded Carrier Ring

BQFP - Bumpered Quad Flat Pack

LQFP - Low Quad Flat Pack


Bibliografia (wybrane pozycje)• TopLine Corporation, www.topline.tv• WALSIN Technology Corporation, www.passivecomponent.com• Ryszard Kisiel, Montaż powierzchniowy - podstawy projektowania i

technologii, Krajowa Izba Gospodarcza Elektroniki i Telekomunikacji 1999

Biblioteki elementów PCB – realizacja

Projekt obrysu obudowy elementu można wykonać ręcznie lub posłużyć się jednym z dwóch kreatorów

W przypadku ręcznej edycji reprezentacji obudowy komponentu należy skorzystać z tych samych narzędzi, które stosowane są w edytorze PCB

Rozkład wyprowadzeń oraz opis obudowy elementu zawsze wykonujemy dla warstwy Top bez względu na to, na której warstwie element zostanie umieszczony w projekcie

Środek pierwszego wyprowadzenia komponentu powinien mieć współrzędne 0,0

Istnieje możliwość wyekstrahowania biblioteki PCB z istniejącego projektu

5


Component Wizard

Umożliwia zautomatyzowane zaprojektowanie reprezentacji graficznej wszystkich najpopularniejszych obudów zarówno przeznaczonych do montażu powierzchniowego, jak i przewlekanego


IPC Footprint Wizard

Institute for Printed Circuits (IPC) opracował standard Generic

Requirements for Surface Mount Design and Land Pattern Standard, który stanowi próbę standaryzacji rozkładu pół lutowniczych dla elementów dla elementów przeznaczonych do montażu przewlekanego.

IPC Footprint Wizard pozwala wykonać projekt rozkładu pół lutowniczych dla układów scalonych typu SO, BGA i PQFP

komputerowe wspomaganie projektowania systemów …neo.dmcs.p.lodz.pl/kwpse/kwpse3.pdf · 2012. 12....

Documents