ise tutorial
DESCRIPTION
ISE Tutorial. Project navigator. Izorni projektni fajlovi. Editor za HDL kod, sematski editor i sl. Lista operacija koje se mogu izvršavati nad izvornim fajlovima. Poruke koje softver šalje tokom izvršenja izabrane operacije. Kreiranje projekta. 1. Upišite ime projekta - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/1.jpg)
ISE TutorialXilinx ISE 9.1i.lnk
![Page 2: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/2.jpg)
Arhitektura mikrosistema
Project navigatorIzorni
projektni fajlovi
Lista operacija koje se mogu izvršavati nad
izvornim fajlovima
Poruke koje softver šalje
tokom izvršenja izabrane operacije
Editor za HDL kod, sematski
editor i sl.
![Page 3: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/3.jpg)
Arhitektura mikrosistema
Kreiranje projekta1. Upišite ime projekta
2. Izaberite lokaciju gde će projekat biti smešten
3. Izaberite tip projekta (biramo HDL)
4. Next
1
2
3
4
![Page 4: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/4.jpg)
Arhitektura mikrosistema
Izbor programabilnog kola
Bira se konkretno kolo za koje će biti
realizovan projekat. Podesiti kao na slici
Ostalo staviti kako jeste
![Page 5: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/5.jpg)
Arhitektura mikrosistema
Kreiranje novih izvornih fajlova
Ovaj dijalog preskočiti -> Next
![Page 6: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/6.jpg)
Arhitektura mikrosistema
Dodavanje postojećih izvornih fajlova
Ovaj dijalog preskočiti -> Next
![Page 7: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/7.jpg)
Arhitektura mikrosistema
Rezime projektaInformativni dijalog, poslednja mogućnost za povratak na
prethodne korake (Back)
Biramo Finish
![Page 8: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/8.jpg)
Arhitektura mikrosistema
Kreiran je novi projekat
![Page 9: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/9.jpg)
Arhitektura mikrosistema
Kreiranje izvornog projektnog fajla
Desnim dugmetom miša
preko oznake kola, a onda New
Source
![Page 10: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/10.jpg)
Arhitektura mikrosistema
Tip projektnog fajla
1 2
3
4
1. Izaberite tipa projektnog fajla (biramo VHDL Module)
2. Upišite ime projektnog fajla (neka bude dek3u8)
3. Lokacija - neka ostane predložena lokacija
4. Next
![Page 11: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/11.jpg)
Arhitektura mikrosistema
Definisanje interfejsa (portova) modula koji projektujemo
y0
y1
y2
y3
y4
y5
y6
y7
dek3u8
d2
d1
d0
e
Za svaki port se navodi ime i smer. Za višebitne portove se unosi opseg indeksa (MSB do LSB) uz štikliranje opcije Bus.
![Page 12: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/12.jpg)
Arhitektura mikrosistema
Rezime modulaInformativni dijalog, poslednja mogućnost za
povratak na prethodne korake (Back)Biramo Finish
![Page 13: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/13.jpg)
Arhitektura mikrosistema
Kreiran je novi modul
Novi projektni fajl
Šta sve možemo da radimo s
ovim modulom
Automatski generisan kostur
VHDL opisa
Entitet
Ovde pišemo naš kod
![Page 14: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/14.jpg)
Arhitektura mikrosistema
Pisanje koda
VHDL opis dekodera 3-u-8 s dozvolom rada
![Page 15: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/15.jpg)
Arhitektura mikrosistema
Provera sintakse
Selektovan je projekti fajl
Dupli klik na Check Syntax
Ako u kodu nema sintaksnih grešaka pojaviće se zeleni
kružić
![Page 16: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/16.jpg)
Arhitektura mikrosistema
SintezaSelektovan je projekti fajl
Dupli klik na Synthesize
Ako je sinteza uspešno okončana, pojaviće se zeleni
kružić
![Page 17: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/17.jpg)
Arhitektura mikrosistema
Izveštaj o sintezi
Dupli klik na View Synthesis
Report
Otvoriće se tekstualni fajl s
izveštajem
Koliko hardverskih resursa je utrošeno za sintezu kola
![Page 18: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/18.jpg)
Arhitektura mikrosistema
RTL dijagram - kako je kolo sintetizovano
Dupli klik
Dupli klik
Zatvoriti na kraju
![Page 19: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/19.jpg)
Arhitektura mikrosistema
Implementacija
Dupli klik na Implement Design
Ako je implementacija
uspešno okončana, pojaviće se zeleni
kružići
![Page 20: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/20.jpg)
Arhitektura mikrosistema
Izveštaj o implementaciji
Dupli klik na Place & Rute
Report
Otvoriće se tekstualni fajl s
izveštajem
Podaci o stvarnom zauzeću hardverskih resursa
![Page 21: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/21.jpg)
Arhitektura mikrosistema
Izveštaj o pinovima
Dupli klik na Pad Report
Veza portova modul koji smo projektovali i
pinova FPGA kola
![Page 22: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/22.jpg)
Ograničenja - Constrains UCF - User Constraints File Kreiranje UCF fajla 1. Izaberite tipa projektnog fajla (biramo
Implement Constraints File)
2. Upišite ime projektnog fajla (neka bude dek3u8)
3. Lokacija - neka ostane predložena lokacija
4. Next
Arhitektura mikrosistema
Desnim dugmetom miša
preko oznake kola, a onda New
Source1
![Page 23: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/23.jpg)
Arhitektura mikrosistema
Iz korisničkog uputstva za razvojnu ploču
e d2 d1 d0
y7 y0
y0
y1
y2
y3
y4
y5
y6
y7
dek3u8
d2
d1
d0
e
![Page 24: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/24.jpg)
Arhitektura mikrosistema
Pisanje UCF fajla
Snimiti
UCF fajl
Nakon kreiranja UCF fajla neophodno je ponoviti implementaciju !
Dupli klik na Edit Constraints otvara tekstualni dokument UCF
Cilj je da se definiše željeno povezivanje portova modula koji projektujemo i pinova FPGA kola
![Page 25: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/25.jpg)
Arhitektura mikrosistema
Generisanje fajla za programiranje
Dupli klik na Generate
Programming File
![Page 26: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/26.jpg)
Arhitektura mikrosistema
Povezivanje PC - Razvojni sistem
USB kabl
![Page 27: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/27.jpg)
Arhitektura mikrosistema
Programiranje FPGA kola
Dupli klik na Configure Target
Device
Izabrati Boundary Scan
![Page 28: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/28.jpg)
Arhitektura mikrosistema
Programiranje FPGA kola
Desni taster preko teksta: “Right click to …”
Izabrati Initialize Chain
![Page 29: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/29.jpg)
Programiranje FPGA kolaIzbor konfiguracionig fajla
dek3u8.bit
![Page 30: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/30.jpg)
Programiranje FPGA kolaOvo upozorenje treba ignorisati - OK
![Page 31: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/31.jpg)
Programiranje FPGA kolaPreskočiti - Cancel
Na razvojnoj ploči postoje 3 programabilna kola. Softver nudi mogućnost da se za svako od njih definise konfiguracioni fajl. Budući da u ovom primeru koristimo samo FPGA kolo, učitavanje konfiguracionih fajlova za preostala dva kola preskačemo.
![Page 32: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/32.jpg)
Programiranje FPGA kolaPreskočiti - Cancel
![Page 33: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/33.jpg)
Programiranje FPGA kola
Desnim dugmetom miša preko slike
FPGA kola, a onda Program
![Page 34: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/34.jpg)
Programiranje FPGA kolaOvde samo OK
![Page 35: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/35.jpg)
Programiranje FPGA kolaProgramiranje FPGA je uspešno obavljeno !
![Page 36: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/36.jpg)
Arhitektura mikrosistema
Zadatak Ponoviti postupak kreiranja projekta, unosa VHDL
opisa, sinteze i implementacije dizajna, definisanja UCF ograničenja, generisanja fajla za programiranje i programiranja FPGA kola na primeru multipleksera 4-u-1.
yd2
d1
d0
d3
s0s1
y <= d(0) WHEN s = "00" ELSEd(1) WHEN s = "01" ELSEd(2) WHEN s = "10" ELSEd(3);
![Page 37: ISE Tutorial](https://reader036.vdocuments.site/reader036/viewer/2022062314/5681424e550346895dae7b00/html5/thumbnails/37.jpg)
Arhitektura mikrosistema
UCF Linije podatak (d3, …
d0) povezati na 4 tastera.
Selekcione signale (s1, s0) povezati na dva prekidača
Izlaz multipleksera (y) povezati na jednu LED