información general del curso: diseño de hardware y software en … · 2014. 6. 11. · 3.a...

1 de 14 www.grupoxita.com.mx

.

Información general del curso:

Diseño de Hardware ySoftware en FPGAs, Nivel 2

Procesador Nios II & Verilog.

Septiembre del 2013. Revisión: 0.

Quartus II Web Edition© y Nios II© son marcas registradas de Altera Corp.

ModelSim PE Student Edition© s es uan marca registrada de Mentor Graphics Corp.

Tecnologías Avanzadas y de la Información, Grupo XITA Bros S.A. de C.V.Ribera de San Cosme 22, D. 204, Col. San Rafael, Del. Cuauhtémoc, C.P. 06470. Tel. 55 35 66 54

www.grupoxita.com.mx


Contenido

I Información General. 3

1 Introducción. 3

2 Objetivo. 4

3 Destinatarios. 4

4 Conocimientos previos. 4

5 Nivel y duración. 5

6 Fechas y horarios. 5

7 Temario. 5

8 Precios. 6

9 Formas de realizar el pago. 6

10 Junta informativa. 7

11 Instructor. 7

12 Tarjetas de desarrollo. 7

13 Equipo de cómputo y software. 7

14 Requisitos para aprobar el curso y recibir constancia. 7

15 Reposición de clases. 7

16 Lugar, página, teléfono, mail y redes sociales. 8

17 Mapa. 8

18 Nuestra empresa. 9

II Temario. 10

III Currículum del Instructor. 11

IV Características de las tarjetas de desarrollo. 13




Parte I

Información General.

1 Introducción.

Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo semiconductor que con-tiene bloques lógicos, cuya interconexión y funcionalidad puede ser con�gurada 'in situ' medianteun lenguaje de descripción de hardware, VHDL o Verilog. La lógica programable puede reproducirdesde funciones tan sencillas como las llevada a cabo por una compuerta lógica, hasta complejossistemas como un microprocesador.

NIOS II es un procesador para FPGAs de la marca Altera; éste es con�gurable y puede seradaptado para cumplir necesidades especí�cas.

¾Qué bene�cios obtiene con este curso?

� Mayor control en sus diseños. Desarrolle el Hardware y Software a la medida de sus necesi-dades.

� Cree interfaces de entrada-salida personalizadas.

� Combine el poder del paralelismo del Hardware y la rapidez de la implementación en Sotware.

� Las partes de su diseño menos críticas pueden implementarse en software. Usted evaluarádespués si algo necesita implementarse en hardware.

� Desarrolle sus aceleradores de hardware para las tareas más críticas utilizando Verilog oVHDL (este curso se imparte con Verilog).

� Tendrá una visión más amplia del desarrollo de sistemas embebidos on-chip, y podrá aplicarsus nuevas habilidades a sus prototipos de manera inmediata.




¾Qué podrá hacer al �nalizar el curso?

� Podrá hacer una con�guración básica del procesador NIOS II de 32 bits.

� Utilizará los periféricos on-chip prediseñados.

� Integrará sus periféricos descritos en Verilog, así como los periféricos externos (o�-chip), a unsistema NIOS.

� Desarrollará en lenguaje C drivers y programas para su sistema personalizado.

2 Objetivo.

Desarrollar los conocimientos y habilidades necesarias para diseñar sistemas embebidos utilizandoun �ujo de diseño basado en Verilog y el soft processor NIOS II de Altera.

3 Destinatarios.

Profesionales y estudiantes de las siguientes áreas:

Electrónica Telecomunicaciones Computación Biónica Mecatrónica

4 Conocimientos previos.

� Es deseable que haya cursado el curso Diseño Digital en FPGAs con Verilog N1, o tenerconocimiento de la implementación en FPGAs utilizando Verilog de circuitos combinacionales,secuenciales y máquinas de estados, así como de su simulación. En la primera sesión se daráun breve repaso de Verilog.

� Conocimientos básicos de lenguaje C. En la primera sesión se dará un breve repaso de éste.

� Conocimientos básicos de electrónica digital. Durante el curso se revisan los conceptos yejemplos necesarios para su pleno aprovechamiento.




5 Nivel y duración.

� Nivel 2 (el curso Diseño Digital en FPGAs con Verilog N1 se considera el primer peldaño ennuestra serie de cursos sobre FPGAs).

� 40 horas.

6 Fechas y horarios.

Existen las siguientes modalidades de cursos:

Modalidad. Distribución Días. Horas por clase Horarios.

Regular 4 semanas lunes a viernes 2 Cambian encada mes.Semi intensivo 2 semanas lunes a viernes 4

Intensivo 1 semana lunes a viernes 8 9 a.m. a 6 p.m.

Sabatino 8 sábados sábados 5 9 a.m. a 2 p.m.

y de 3 a 8 p.m.

No todas las modalidades están disponibles cada mes. Puede conocer nuestras fechas de iniciode cursos, fechas límites de inscripción y horarios de grupos a través de las siguientes medios:

� requiriéndonos esta información por correo electrónico 16,

� a través de nuestra página de internet 16 (ocasionalmente las más recientes fechas de cursosno se encuentran actualizadas en este medio),

� o por vía telefónica 16.

Asimismo, si usted está interesado en comenzar en una fecha y horario que no esten pro-

gramados en nuestro calendario, puede mandarnos la solicitud de apertura; ésta dependerá de ladisponibilidad del instructor y si existe(n) otro(s) interesado(s) en comenzar en esa fecha y horario.

7 Temario.

El temario se anexa en la Parte II de este documento.Las prácticas pudieran llegar a fusionarse si lo cree conveniente el instructor, dependiendo del

rendimiento del grupo y para concluir con éxito el curso; sin que ello repercuta en una disminuciónde la calidad y el cumplimiento de los objetivos señalados en la Sección 2.




8 Precios.

� Los precios mostrados en la siguiente tabla no incluyen IVA.

� Se adicionará el IVA si requiere factura.

� Si un estudiante requiere factura, y aplicó al precio con descuento a estudiantes, ésta seexpedirá a su RFC personal.

� El pago a meses sin intereses se realiza únicamente a través de la página de XITA 16.

Modalidad. Tipo de Participante Precio.

Sin crédito.

Precio.

Con crédito.

3 meses sin intereses.

Semi intensivo o

regular.

Estudiante $4,000 $4,350

Profesionista $5,700 $6,200

Intensivo o

Sabatino

Estudiante $4,200 $4,600

Profesionista $5,700 $6,200

Si requiere de una cotización para que el curso se imparta a un grupo, en su lugar de tra-bajo o en nuestras instalaciones, escríbanos a [email protected], y díganos el número departicipantes, el lugar, y la fecha de inicio que solicita.

9 Formas de realizar el pago.

Existen tres medios a través de los cuales puede realizar su pago:

1. Pago en efectivo. Directamente en nuestras o�cinas16.

2. Depósito bancario.

3. A través de nuestra página web.

3.1. Sin crédito.

3.2. Con crédito.

Deberá de cubrir el pago del IVA en una sóla emisión a lo largo del curso si requiere factura; éstoincluye el caso en que haya pagado a meses sin intereses, éste monto no está cubierto por el crédito.

Excepto para la modalidad Intensivo, si le resulta conveniente puede realizar su pago en dospartes (en efectivo o por depósito bancario) de acuerdo al siguiente esquema:

Modalidad. Primer pago del

50%

Segundo pago del

50%

RegularHasta la fecha límite

de inscripción.

Lunes de la tercerasemana del curso.

Semi intensivo. Lunes de lasegunda semanadel curso.

Sabatino. Tercera sesión.



mailto:[email protected]


10 Junta informativa.

Si lo desea, podemos concertar una junta informativa con usted, sin compromiso de inscripción ,en la cual podrá platicarnos de sus expectativas del curso, y en la que le expondremos con mayoramplitud el contenido de éste.

11 Instructor.

El currículum del instructor se encuentra en la Parte III de este documento. A lo largo del cursoserá el mismo, salvo causa de fuerza mayor.

Todos nuestros instructores tienen la formación y experiencia necesarias para impartir los cursos.

12 Tarjetas de desarrollo.

Las tarjetas de desarrollo empleadas durante el curso son la DE1 y DE2-115 con FPGAs de laMarca Altera; en la Parte IV se encuentran sus características técnicas.

El participante podrá hacer uso de ellas durante el tiempo que dure el curso y en el horario deéste.

13 Equipo de cómputo y software.

El participante deberá de asistir con su computadora al curso.El participante deberá de asistir con el software instalado: Quartus II Web Edition, Nios II

Software Build Tools for Eclipse y ModelSim PE Student Edition. El software para uso académicodel participante que se instalá es el proporcionado de manera gratuita por las compañías AlteraCorp. y Mentor Graphics Corp. desde su sitio de internet; por lo que Grupo XITA no cobra estesoftware.

14 Requisitos para aprobar el curso y recibir constancia.

1. Concluir satisfactoriamente cada una de las prácticas vistas en clase.

2. Tener al menos un 90% de asistencia.

3. Entregar la práctica �nal del curso.

15 Reposición de clases.

Si llegara a faltar a una sesión, puede apartar una clase de reposición.

� Éstas tendrán un costo de $300 más IVA,

� una duración de dos horas;

� y se calendarizarán de acuerdo a la disponibilidad del instructor.




16 Lugar, página, teléfono, mail y redes sociales.

� Grupo XITA

� Av. Ribera de San Cosme 22, Despacho 204, Col. San Rafael, C.P. 06470, México D.F.

� Cerca del cruce de Av. Insurgentes y Av. Ribera de San Cosme.

� Lugares de referencia:

* Metrobús Revolución.

* Sucursal de Bancomer, de VIPs, y de Bisquets Obregón.

� Usted puede visitarnos previa cita de

* lunes a sábado en un horario de 8 a.m. a 8 p.m.

� Página web: www.grupoxita.com.mx

� Teléfono: 55 35 66 54.

� Horario de atención telefónica: Lunes a sábado de 8 a.m. a 8 p.m.

� Mail: [email protected]

� Redes sociales:

� Facebook: Xita Grupo Xita

� Twitter: GrupoXITAmx

17 Mapa.




mailto:[email protected]

http://www.facebook.com

http://www.twitter.com


18 Nuestra empresa.

Grupo Xita lo conformamos una red de profesionistas con experiencia industrial y académica. Unode nuestros objetivos principales es compartir con usted experiencia y conocimientos en tecnologíasavanzadas y de la información a través de nuestros cursos, buscando hacerlo siempre con alto nivel.

Si desea conocernos mejor, participar en uno de nuestros cursos, ó incluso formar parte denuestra red de conocimiento, no dude en ponerse en contacto con nosotros.

Esperamos tener el gusto de conocerle. Reciba un afectuoso saludo.

Grupo XITA

Cursos Tecnológicos con Alto Nivel




Parte II

Temario.

1. Repaso de Verilog.

Práctica 1.

2. Introducción al procesador NIOS II.

Práctica 2.

3. Repaso del lenguaje C.

Práctica 3.

4. Desarrollo de Software para el procesador NIOS II.

Práctica 4.

Práctica 5.

Práctica 6.

5. Periféricos.

Práctica 7.

Práctica 8.

Práctica 9.

6. Interrupciones y Rutinas de Servicio.

Práctica 10.

Práctica 11.

7. Desarrollo de Aceleradores de Hardware.

Práctica 12.

Práctica 13.

8. Proyecto Final.

Practica 14.




Parte III

Currículum del Instructor.

Nombre.

Israel Jerónimo Rodríguez.

Educación.

� CINVESTAV. Centro de Entrenamiento en Alta Tecnología. Zapopan, Jalisco.

� Programa Avanzado en Diseño de Tecnología de Semiconductores.

� Especialidad en Software Embebido y Diseño de Circuitos Integrados.

� El programa PADTS es patrocinado por el Gobierno del estado de Jalisco, el Cinvestavy la empresa Intel Corporation. 2011

� CINVESTAV. Sección de Mecatrónica. México, D.F.

� M. en C. en Ingeniería Eléctrica. 2009

� Instituto Politécnico Nacional. UPIITA. México, D.F.

� Ingeniero en Mecatrónica. 2002

Cursos impartidos.

� Diseño Digital en FPGAs con Verilog, N1.

� Diseño Digital en FPGAs con VHDL, N1.

� Diseño de Hardware y Software en FPGAs, N2 (NIOS II & Verilog).

� Diseño de Hardware y Software en FPGAs, N2 (NIOS II & VHDL).

� Vericación de Circuitos Digitales con System Verilog.

� Matlab para Ingenieros.

� Simulink para Ingenieros.

� Métodos Numéricos con Matlab.

� Control Lineal con Matlab.

� Robótica con Matlab.

El M. en C. Israel Jerónimo, ha impartido el curso que se presenta en esta propuesta a personaldocente y alumnado de diferentes instituciones, entre ellas:




� Sección de Estudios de Posgrado e Investigación de la ESIME del Instituto Politécnico Na-cional.

� Centro de Investigación de Cómputo.

� Escuela Militar de Ingenieros.

� Departamento de Electrónica y Mecatrónica del Tecnológico de Estudios Superiores de Ecate-pec.

� entre otras.

Empresas para las que ha trabajado.

� Grupo XITA Bros S.A. de C.V.

� Ingeniero de Diseño y Capacitación.

� Samsung Electronics. Querétaro.

� Ingeniero de Diseño.

� Hare Internacional S.A. de C.V.


� Diseños y Proyectos S.A. de C.V. México.





Parte IV

Características de las tarjetas de desarrollo.

Marca: TerasicModelo: DE1FPGA: Cyclone II 2C20 FPGA with 20000 LEs8Mbyte (1M x 4 x 16) SDRAM4Mbyte Flash Memory512Kbyte(256Kx16) SRAMSD Card Socket4 Push-button switches10 DPDT switches8 Green User LEDs10 Red User LEDs4 Seven-segment LED displays50MHz oscillator ,24MHz oscillator ,27MHz oscillator and external clock sources24-bit CD-Quality Audio CODEC with line-in, line-out, and microphone-in jacksVGA DAC (4-bit R-2R per channel) with VGA out connectorRS-232 Transceiver and 9-pin connectorPS/2 mouse/keyboard connectorTwo 40-pin Expansion Headers

Tabla 1: DE1




Marca: TerasicFPGA: Cyclone IV EP4CE115F29C7 with 114 480 LEs

I/O Interfaces:

Built-in USB-Blaster for FPGA con�gurationLine In/Out, Microphone In (24-bit Audio CODEC)Video Out (VGA 8-bit DAC)Video In (NTSC/PAL/Multi-format)RS232Infrared input portPS/2 mouse or keyboard portTwo 10/100/1000 EthernetUSB 2.0 (type A and type B)Expansion headers (one 40-pin header)HSMC high-speed header

Memory128 MB SDRAM, 2 MB SRAM, 8 MB FlashSD memory card slot

DisplaysEight 7-segment displays16 x 2 LCD display

Switches and LEDs

18 toggle switches18 red LEDs9 green LEDsFour debounced pushbutton switches

Clocks50 MHz clockExternal SMA clock inputExternal SMA clock output

Tabla 2: DE2-115



información general del curso: diseño de hardware y software en … · 2014. 6. 11. · 3.a...

Documents