MICROELECTRONIQUE DE

PUISSANCE ABBAS Ghulam (INL, Lyon) : Robust Fuzzy Logic Controller for PWM-Based High-Frequency

DC-DC Buck Converter (Oral) ASSOUERE Laurent (LAAS, Toulouse) : Convertisseur Ultra-faible Consommation Pour la

Récupération d’Énergie Combinant Deux Sources Pour Application Aéronautique (Poster) AZOUI Toufik (LAAS, Toulouse) : Modèle thermique compact dynamique pour la simulation

électrothermique d’un composant de puissance à application automobile (Poster) BRANCA Xavier (AMPERE, Lyon) : Prototype of an original Single Inductor Double Output

Buck-Boost with Bipolar outputs (SIDO BBB) DC/DC converter (Poster) CHEVALIER Florian (AMPERE, Lyon) : Conception d'un JFET haute tension à canal latéral et

vertical en carbure de silicium (Oral) DENIS Patrick (GPM, Saint Etienne) : Analyse du comportement des diodes Schottky SiC

1200V sous haute température (Poster) GASNIER Pierre (CEA LETI, Grenoble) : Système de récupération d’énergie mécanique de

déformation basse fréquence (Oral) HNEINE Adnan (LAAS, Toulouse) : Approche de la modélisation distribuée appliquée à la

diode PIN de puissance utilisant le langage VHDL-AMS (Poster) HUANG Runhua (AMPERE, Lyon) : Conception et caractérisation d'un diode PiN 6500V en

carbure de silicium (Poster) MEDJAHED Hassen (INP LGP, Toulouse) : Analyse des contraintes thermomécaniques des

fils de connexion d'un Module IGBT en régime de courant constant et variable (Poster) NACEUR Medhi (IES, Montpellier) : Qualification des MOSFET de puissance dédiés aux

applications spatiales (Poster) NEBHEN Jamel (IM2NP, Marseille) : Low Noise Micro-Power Chopper Amplifier For MEMS

Gas Sensor (Poster) THABET Hanan (IM2NP, Marseille) : A Low Power Consumption CMOS Differential-Ring

VCO for a Wireless Sensor (Poster) VAIARELLO Yannick (LEAT, Nice) : Emetteur très faible consommation pour implant

cochléaire (Oral)

Robust Fuzzy Logic Controller for PWM-Based High- Frequency DC-DC Buck Converter

Ghulam Abbas, Nacer Abouchi, *Cyril Condemine

University of Lyon Lyon Institute of Nanotechnology (INL)

CPE Lyon, France ghulam.abbas@cpe.fr, inl@cpe.fr

*ASIC Design Lab.

CEA - LETI MINATEC Grenoble, France

cyril.condemine@cea.fr

Abstract— This paper presents the design and construction of a fuzzy logic controller (FLC) for the control of a PWM-based dc-dc buck converter working in Continuous Conduction Mode (CCM). The converter operates at a switching frequency of 500 KHz. The FLC design criterion is based on the error in output voltage and the change of error in the output voltage as inputs of the controller, and the changes in the duty cycle ratio as output of the controller. Fuzzy Logic Toolbox from MATLAB/SIMULINK is used to fuzzify the inputs and their membership function, express the inference rules linking the input and output variables and defuzzify the output parameter. The advantage of this approach is the simplicity as no linearized model of the buck converter is required. The simulation results from MATLAB/SIMULINK show that the FLC technique provides robust control for non-linear power electronics variable switching structure like the dc-dc buck converter and validates the design.

Keywords-component; continuous conduction mode; fuzzy logic controller; membership function; duty cycle ratio

I. INTRODUCTION

Conventional solutions for controller requirements were based on classical control theory or modern control theory. Controllers designed on the basis of classical control theory require precise linear mathematical models of the plants. These controllers failed to perform satisfactorily under parameter variation, non linearity, load disturbance, etc. Further the models obtained by state-space averaging methods are only useful for small signals. On the other hand, modern control theory-based controllers are state-feedback controllers, self-tuning controllers, and model reference adaptive controllers, etc, [1]. These controllers also need mathematical models and are therefore sensitive to parameter variation.

Fuzzy logic based controllers have been attracting a great deal of attention during these last years [2, 3] and a few applications in power electronics have been reported [4]. Application of fuzzy logic based PID controller to state-space average buck converter had been investigated in [5] without encountering the effect of load and supply disturbances on the output response. [6] gave the comparative study of PI, sliding mode and fuzzy logic controllers for power converters and used larger rule base (49 rules) for fuzzy controller and thus required larger resources to implement the controller. [7] introduced an intelligent hybrid fuzzy PID controller without investigating the robustness of the controller.

Recently the use of fuzzy controllers is more noticed, the reason of this is because sometimes the controller to be implemented is not easy to model mathematically. Control with fuzzy logic does not require the accurate small signal mathematical model and it is therefore easier to implement. It can work with imprecise inputs and can handle nonlinearity, and is more robust than conventional nonlinear controllers. For the design of the fuzzy controllers, the human experience is used and a set of heuristic rules are implemented without the use of mathematical models.

This paper explores the potential, simplicity, universality and feasibility of FLC control for power electronic circuits. A buck converter is considered to exhibit that satisfactory voltage regulation can be achieved without having complicated mathematical models for the plant. It will also be shown that this controller gives robust performance under parameter variations and supply and load disturbances. The methodology proposed can be easily extended to any other topology such as the boost or the buck-boost. Simulation is held in MATLAB/SIMULINK.

The paper is organized as follows: We start (Section II) by reviewing the small-signal model of a buck converter. In section III, design of fuzzy logic controller is explained. The simulation results are given in section IV to validate the robustness of the controller. Section V is dedicated to the conclusions. Detailed account on the references used in this article is given in the end.

II. MATHEMATICAL MODEL OF THE BUCK CONVERTER

The schematic diagram of the proposed dc-dc buck converter system is shown in Fig. 1. Practical switching converters take into account the series resistance of both the inductor and the capacitor in the feedback compensation.

Figure 1. Switching converter with the output filter

A buck converter is modelled using the following averaged state-space equations [8].

( )0.1

VRidVLdt

diLLin

L −−=

(1)

( )outLC ii

Cdtdv

−=1

(2)

( )outLCC iiRvV −+=0

(3)

Rearranging the above state-space equations gives the transfer function of the output filter of buck converter as

( )( ) δγβ

α++

+=

⋅ sss

dsVsV

in2

0 1 (4)

Where

CRC=α (5)

+= 1R

RLC Cβ (6)

( )

+++= LCCL RRC

RCRR

RLγ (7)

+=RRL1δ (8)

And d is the duty cycle whose value varies between 0 and 1 and is given by

( )( ) offon

on

in ttt

sVsV

d+

== 0 (9)

III. FUZZY LOGIC CONTROLLER

Fuzzy logic control is a new addition to control theory. Its design philosophy deviates from all the previous methods by accommodating expert knowledge in controller design. The fuzzy control does not need an accurate mathematical model of a plant. Therefore, it is applicable to a process where the plant model is unknown or ill-defined. The fuzzy controller for the buck converter is performed in the MATLAB/SIMULINK environment. For this purpose Fuzzy Logic Toolbox from MATLAB is used. The toolbox contains functions, graphical user interfaces and data structures that allow the user to quickly design, test, simulate and modify a fuzzy inference system. The steps involved in fuzzy controller design are described in this section.

The block diagram comprising fuzzy logic controller (FLC), PWM and the plant (buck) with unity feedback is shown in the Fig. 2. The output of the fuzzy logic controller is a crisp value of duty command which is compared with sawtooth waveform to get the pulsating duty pulses that derive the gate of the transistor. The width of the duty pulses control the mechanism as output voltage is duty ratio times the input

voltage for the buck converter working in Continuous Conduction Mode (CCM).

Figure 2. Closed loop control system with FLC

In the FLC design the inputs to the controller are the error in output voltage (e) and change of error of the output voltage (é). The output of the controller is the change of the duty cycle ratio (dc). A fuzzy variable is expressed by natural language. For example, the error of the output voltage can be defined by linguistic variables "zero (Z)", "positive small (PS)", "positive medium (PM)", "positive big (PB)", "negative small (NS)", "negative medium (NM)", "negative big (NB)", etc. Each linguistic variable is assigned a membership function whose value varies between 0 and 1. Fuzzy Logic Toolbox [9] is provided with 11 membership functions. Of these, triangular and trapezoidal membership functions are the most common. In our case, the input membership functions are triangular and trapezoidal with three and two positions respectively and are bounded in the interval [-1, 1]. The output membership function is also triangular and trapezoidal with five and two positions respectively [10]. The membership functions used for both the inputs and outputs are shown in Fig. 4, 5 and 6 respectively.

In order to decrease the interactions between the outputs of the controller, all the inputs to the controller are used to decide on the output. Fig. 3 shows some typical shapes of membership functions.

Figure 3. Examples of membership functions. Read from top to bottom, left to right: (a)s-function, (b π-function, (c) z-function, (d-f) triangular versions, (g-i) trapezoidal versions, (j) flat π-function, (k) rectangle, (l) singleton. [11]

Figure 4. Membership function for e

Figure 5. Memebership function for é

Figure 6. Membership function for dc

Unlike in conventional controller where we have control gains or control laws which are combination of numerical values, the fuzzy control algorithm consists of a set of fuzzy control rules which are related by the concepts of fuzzy implication and the compositional rule of inference and are combined by using the sentence connectives and and also. These Inference rules are determined depending on the behaviour of the converter. In a control system, the human operator makes necessary adjustments fast or slow by looking at the system output. A fast action is required if the output is away from the target, i.e. the error is large, while a slower action may be enough for the output closer to the reference target.

Based upon these observations and illations, all (25) inferences rules relating the inputs to outputs are given in the form of 'tabular linguistic format' as

TABLE I. INFERENCES RULES e/∆e NB NS Z PS PB NB NB NB NB NB NM NS NB NM NS Z PS Z NM NS Z PS PM

PS NS Z PS PM PB PB PM PB PB PB PB

The result of the implication and aggregation step is the fuzzy output, which is the union of all the individual rules that are validated or fired. Conversion of this fuzzy output to crisp output is defined as defuzzification. Perhaps the most popular defuzzification method is the centroid calculation, which returns the center of area (COA) under the curve. COA method has been used for this purpose and is described as:

( )

( )i

n

1iout

n

1iiouti

c

Zµ

ZµZd

∑

∑

=

== (10)

Where ( )iout Zµ ; i=1,2,...,n are the sampled values of the

aggregated output membership function and ' cd ' is the crisp value which describes the duty command to PWM for controlling the output voltage of the buck converter.

Figure 7. Rule Viewer

Graphical construction of the algorithm in the core of the controller can also be shown [Fig. 7] in the form of Rule Viewer . The last plot in the third column of plots represents the aggregate weighted decision for the given inference system. This decision will depend on the input values for the system. The defuzzified output is displayed as a bold vertical line on this plot.

Two inputs and one output results in a two dimensional table, which can be plotted as a surface for visual inspection [Fig. 8]. The shape of the surface can be controlled to a certain extent by manipulating the membership functions. Smooth surface relating inputs to output dictates that less control effort is required.

Figure 8. Control surface

IV. SIMULATION RESULTS

Simulated results obtained by MATLAB/SIMULINK are shown in figures 9, 10, 11, 12 and 13. Simulation time is fixed to be 2 ms. The performance of the control scheme is assessed in terms of time domain specifications associated with output voltage response. As can be seen from Fig. 9 that the compensated buck converter shows an under damped output voltage response and achieves the performance specifications of 17 % maximum overshoot and 0.09 ms settling time. The output voltage reaches its steady state value of 2.01V which gives a 0.5 % steady state error. The steady state ripple is about 15mV which represents 0.75 % of the steady state value of 2V. The step response of the circuit examined in Fig. 13 relates to a step increase in demand level of output voltage, Vref. In order to investigate the dynamic response of the system, Fig. 12 shows the load transient response. For a load change of 1Ω to 10Ω and then from10Ω to 1Ω, the output voltage settles to its steady-state value of 2V within 30µs. The converter has a satisfactory time response. We can conclude that the results give a good satisfactory response. That means that fuzzy logic controller is a good alternative way to control power converters than the classical controllers.

0 0.5 1 1.5 2

x 10-3

0

1

2

3

Vout (V)

7.6 7.8 8 8.2 8.4 8.6

x 10-4

1

1.5

2

2.5

3

Time (sec)

iL (A)

Figure 9. Output voltage and the inductor current for a fixed load

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8

x 10-3

2.004

2.006

2.008

2.01

2.012

2.014

2.016

2.018

2.02

Time (sec)

Ripples (V) in Output Voltage

Figure 10. Ripples in the output voltage

0 0.5 1 1.5 2

x 10-3

0

1

2

3

4

5

6

Time (sec)

Input Supply VoltageOutput Voltage

Figure 11. Output voltage response for change in supply voltage

0.5 1 1.5 2

x 10-3

1.9

2

2.1

Vout (V)

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2

x 10-3

-5

0

5

iL (A)

Time (sec)

Figure 12. Output voltage and the inductor current for a step load

0 0.5 1 1.5 2

x 10-3

0

0.5

1

1.5

2

2.5

3

3.5

4

4.5

Time (sec)

Reference VoltageOutput Voltage

Figure 13. Output voltage follows the changes in reference voltage

TABLE II. CONVERTER PARAMETERS

Symbol Component Description Values

R Load Resistance 1 Ω

RL Series Resistance of Inductor 80 mΩ

RC Series Resistance of Capacitor 5 mΩ

L Inductor of Output Filter 5 µH

C Capacitor of Output Filter 305 µF

Vin Input Voltage 5.0 V

Vout Output Voltage 2.0 V

fSW Switching Frequency 500 KHz

V. CONCLUSION

Fuzzy logic based controller developed in this paper shows very interesting features such as simplicity (no linearization required) and universality (same controller can be used for other topologies). The fuzzy logic approach to design a controller for buck converter gives a good response output voltage in simulation. It not only eliminates the maximum overshoot faster but also takes the least time to settle to its steady state value. Finally, we can conclude that the FL controller is robust and easy to implement. The main disadvantage of fuzzy control is the lack of a systematic procedure for designing the control rules and choosing membership functions. A new research area might be to use neural networks to adjust the membership functions and decide the control rules. Since fuzzy control is related to linguistic rules, this control can be combined with expert systems to create more knowledge based control systems. Simulation results show the ease of applying fuzzy control to dc/dc converters, as an interesting alternative to conventional techniques. Also, test results illustrate that the fuzzy logic approach can provide considerable control performances. Fuzzy logic appears to be a valid element for generalization to many control applications. The control topologies designed and simulated in this paper is a relatively easy to implement in the laboratory.

REFERENCES [1] P. C. Sen, “Electric motor drives and control—Past, present, and

future”, IEEE Trans. Ind. Electron., vol. 37, pp. 562–575, Dec. 1990. [2] J.A.A. Qahouq, “On load adaptive control of voltage regulators for

power managed loads: control schemes to improve converter efficiency and performance”, IEEE Transactions on Power Electronics, Vol. 22, 2007, pp. 1806 - 1819.

[3] S. Nithya, Abhay Singh Gour, N. Si vakumaran, T. K. Radhakrishnan, T. Balasubramanian, and N. Anantharaman, “Intelligent controller implementation in real time for a non linear process”, IEEE International Symposium on Industrail Electronics, 2008, pp. 2508-

[4] 2513.K. Lian, “LMI-based integral fuzzy control of DC-DC converters”, IEEE Transactions on Fuzzy Systems, Vol. 14, 2006, pp. 71 – 80.

[5] M. Bayati Poodeh, S. Eshtehardiha and M.R.Zare, "Application of Fuuzy Logic to Control the DC-DC Converter", 7th WSEAS International Conference on Electric Power Systems, High Voltages, Electric Machines, Venice, Italy, November 21-23, 2007.

[6] V.S.C Raviraj and P.C Sen., “Comparative study of proportional-integral, sliding mode, and Fuzzy Logic Controllers for power Converters“, IEEE Transactions on Industry Applications, vol. 33, no. 2, March/April 1997.

[7] Isin Erenoglu, Ibrahim Eksin, Engin Yesil and Mujde Guzelkaya, "An Intelligent Hybrid Fuzzy PID Controller", Proceedings 20th European Conference on Modelling and Simulation, ECMS, 2006.

[8] J. Mahdavi, A. Emadi, H. A. Toliyat, "Application of State Space Averaging Method to Sliding Mode Control of PWM DC/DC Converters", IEEE Industry Applications Society, Oct. 1997.

[9] Fuzzy Logic Toolbox™ User’s Guide, The MathWorks, Inc. 1995 – 2009.

[10] M. Smyej, A. Cheriti,” Fuzzy Logic Controller for a DC to DC Converter”,IEEE Canadian Conference on Electrical and Computer Engineering,Alberta,Canadan May,pp. 9-12 1999

[11] Jan Jantzen ,"Design Of Fuzzy Controllers". Tech report no 98-E 864 (design), 19 Aug 1998.

Convertisseur Ultra-faible Consommation Pour la Récupération d’Énergie Combinant Deux Sources Pour Application Aéronautique

Laurent ASSOUÈRE Université de Toulouse ; UPS, INSA, INP, ISAE ; UT1, UTM, LAAS ; F-31077 Toulouse Cedex 4, France

CNRS ; LAAS ; 7, avenue du Colonel Roche, F-31077 Toulouse Cedex 4, France

Email : assouere@laas.fr

Résumé

Cet article décrit l’architecture d’un circuit à haut rendement pour alimenter un réseau de capteurs sans fil pour une application aéronautique de maintenance préventive (Aircraft Health Monitoring, AHM). Ce microgénérateur sans batterie récupère l’énergie de l’environnement, les vibrations comme seconde source pour polariser le système et les gradients thermiques comme source principale, et stocke l’énergie dans des supercondensateurs. Le faible courant de polarisation permet d’obtenir une ultra-faible consommation de 200nA. Ce circuit réalisé sur une technologie CMOS 0,35µm peut délivrer suffisamment d’énergie pour le fonctionnement d’un nœud autonome communicant sans fil.

1. Introduction Le suivi du vieillissement d’un avion par un réseau de

capteurs sans fil est un outil puissant pour faire décroître les coûts de maintenance, augmenter la sécurité des vols, optimiser le dimensionnement de l’avion et donc diminuer le poids de l’aéronef et sa consommation en carburant. Afin de ne pas alourdir l’avion et simplifier l’implantation des nœuds, ce réseau sera sans fil, tant pour l’énergie que pour la communication. L’AHM est donc un défi auquel sont confrontés les constructeurs d’avions [1,2].

Les conditions de température ne permettant pas l’utilisation de batteries, il est nécessaire d’effectuer une récupération de l’énergie ambiante qui sera stockée dans des supercondensateurs.

Ce papier présente l’architecture d’un convertisseur ultra-faible consommation, fonctionnant à partir de deux sources d’énergie, vibratoire et thermique. Ce générateur multi-source sans batterie fournit une tension régulée à 1,4V avec une consommation statique de 200nA.

2. Récupération d’énergie en environnement aéronautique

Il existe deux types de sources d’énergie disponibles dans l’environnement, des sources continues et des sources intermittentes. Cependant, chaque type est limité

en quantité : la récupération d’énergie pour un réseau de capteurs sans fil autonome est donc une partie critique.

Cette limitation en énergie et le décalage temporel dans la disponibilité de l’énergie pour les différents types de capteurs suggère une architecture multi-source.

Dans le contexte aéronautique, l’utilisation de batterie est proscrite, le stockage s’effectue donc dans des supercondensateurs, qui offrent une forte capacité pour un petit volume et une durée de vie infinie. Toutefois, contrairement aux batteries, la tension de sortie n’est pas constante ; il est donc nécessaire d’avoir un régulateur de tension pour la partie du nœud destinée à être alimentée. Les étapes de conversion doivent donc maximiser le rendement.

Du décollage jusqu’à l’arrivée à l’altitude de croisière, la température extérieure diminue fortement, et de forts gradients thermiques transitoires apparaissent. Les gradients peuvent être convertis en énergie électrique grâce aux générateurs thermoélectriques (TEG) basés sur l’effet Seebeck. Cependant, à terme le nœud sera dans un état isotherme, c’est pourquoi nous avons choisi d’accentuer ce gradient thermique à l’aide d’un matériau à changement de phase. L’eau paraît être un choix pertinent car son point de fusion se situant dans la plage de température de fonctionnement des avions, nous bénéficions donc de la chaleur latente de fusion de l’eau [3,4]. La figure 1 montre le schéma de principe de la maquette dans laquelle le TEG est placé et qui simule les conditions de vol.

Air

Eau

Générateurthermoélectrique

Aile Flux d'air

Intérieur

Isolant thermique

Figure 1. Agencement de principe du dispositif

expérimental de test du thermogénérateur – le flux d’air est régulé en température pour simuler les

changements d’altitude de l’avion.

La figure 2 montre les relevés expérimentaux obtenus avec la maquette décrite ci-dessus. Nous voyons donc l’évolution des températures du flux d’air extérieur, de l’eau et de la tension en sortie du TEG. Bien que cette méthode de récupération soit intéressante, elle ne commence que lorsque l’avion débute sa montée, ce qui peut être gênant si les réserves d’énergie sont nulles au départ. C’est pourquoi notre système est conçu avec une seconde source qui exploite les vibrations de la structure de l’avion. Ces vibrations ne sont pas suffisantes pour assurer le fonctionnement du nœud mais elles permettent un gain de temps considérable dans l’activation de l’électronique associée au TEG puisque ces vibrations existent dès la mise en route des moteurs.

Figure 2. Evolutions temporelles de la température de

l’air, de la température de l’eau et de la tension de sortie du thermogénérateur lors d’un vol simulé

d’environ une heure.

3. Architecture du circuit de gestion de l’énergie

L’architecture de principe retenue pour le conditionnement de l’énergie du microgénérateur multi-source est donnée sur la figure 3. Nous avons fait le choix pour ce circuit de maximiser le transfert d’énergie à partir de chaque transducteur, de stocker cette énergie dans des supercondensateurs et ensuite de faire une régulation de tension. L’originalité de ce circuit réside dans le fait que le transducteur de vibrations mécaniques est utilisé pour polariser le système en l’absence de gradients thermiques.

3.1 Redressement et stockage Le redresseur de tension du transducteur thermique est

fait à base de diodes actives [5] pour bénéficier de très faibles tensions de seuil (environ 20mV pour une consommation de 20nA). L’énergie nécessaire à l’activation de ces diodes est fournie par la source d’énergie liée aux vibrations mécaniques par le biais d’un circuit doubleur de tension qui vient charger la capacité Cbias. En l’absence de vibrations mécaniques, le TEG est toutefois capable de polariser le système grâce aux diodes de substrat. L’énergie d’origine thermique est stockée dans les supercondensateurs UC1 et UC2 [6].

Pour obtenir un faible courant de polarisation (10nA par branche), nous avons conçu une référence de tension sans résistance ultra-faible consommation.

Cbias

p

Générateurthermoélectrique

Miroir decourant

Référence detension

Rload

VoutGénérateur

piézoélectrique

UC1

UC2

Figure 3. Schéma bloc du circuit de conditionnement

d’énergie du microgénérateur multi-source.

3.2 Régulation de tension Pour cette partie du circuit, c’est le compromis entre la

consommation et le rendement qui a dicté notre choix. Nous avons privilégié la baisse de la consommation et ainsi adopté un régulateur de tension (LDO) avec un transistor de puissance PMOS pour éviter l’utilisation d’une pompe de charge. Un bandgap à base de transistor MOS [7] fournit la tension de référence au LDO. Le microgénérateur dispose donc de deux sorties régulées en tension à 0,7V et 1,4V et peut fournir des pics de courants de 20mA. Ces sorties régulées sont nécessaires pour l’électronique numérique du nœud. Les composantes du nœud moins sensibles peuvent être directement implantés sur les supercondensateurs. Ce qui a l’avantage d’augmenter le rendement global du système.

Figure 4. Photographie du convertisseur ultra-faible

consommation. Les principales parties sont identifiées sur la puce.

4. Résultats expérimentaux Ce circuit a été réalisé sur une technologie CMOS

0,35µm haute tension. Deux versions du circuit ont été réalisées, une version à 10nA/branche et une à 100nA/branche. Une photo du circuit avec ses différentes composantes est présentée en figure 4. La taille de la puce est de 1,7mm*1,7mm. Bien que les deux versions soient fonctionnelles, nous ne rapporterons que les résultats de la version ultra-faible consommation.

Figure 5. Caractérisation des diodes actives.

Figure 6. Mesure de la sortie régulée Vout (a) et du

courant de repos (b) pour 10 puces. Les valeurs mesurées sont comparées aux limites définies par

simulations Monte-Carlo.

La mesure de la tension de seuil des diodes actives est, comme attendu par la simulation SPECTRE, environ de 20mV (figure 5). Nous avons également mesuré les valeurs de la tension régulée et la consommation statique. Comme le montre la figure 6, les valeurs mesurées rentrent parfaitement pour les 10 puces disponibles dans les limites d’une simulation Monte-Carlo.

Figure 7. Comportement en température de la sortie

régulée Vout comparé aux limites définies par simulations Monte-Carlo.

Nous avons également vérifié l’impact de la température sur le circuit. La variation est de 290 ppm/°C sur la gamme de température -50°C/100°C, ce qui est correct pour un bandgap qui ne consomme que 100nA et qui n’a pas de compensation (figure 7). Pour simuler les conditions de températures en vol, le TEG est placé dans une enceinte climatique TP04200A ThermoStream® de Temptronic corporation. Pour modéliser l’évolution de la température, nous respectons le modèle standardisé de l’atmosphère de l’ICAO. Comme attendu, avec seulement la source principale, le circuit est actif seulement après 10 minutes (voir figure 8). L’énergie totale récoltée durant un vol est de 4J. La faible décroissance de la tension observée est essentiellement due au courant de fuite des supercondensateurs.

Figure 8. Récupération d’énergie par gradient

thermique avec le thermogénératerur micropelt MPG-D751 : simulation d’un vol d’une heure. Ce test est

effectué avec une charge résistive de 10MΩ.

5. Conclusion Nous proposons une architecture originale pour un

microgénérateur double-source sans batterie pour une application aéronautique de maintenance préventive. L’énergie est récupérée dans l’environnement de l’avion en vol, les gradients thermiques comme source principale et les vibrations mécaniques comme source secondaire. Cette seconde source sert à polariser le circuit qui stocke l’énergie dans des supercondensateurs. Une technologie CMOS 0,35µm haute tension a été utilisée pour réaliser ce circuit qui a une consommation statique très basse de 200nA comparativement à certains produits commerciaux [8,9].

Remerciements Ce travail a été financé par la Fondation de Recherche

pour l’Aéronautique et l’Espace (http://fnrae.org/).

Références [1] B.Mitchell, “Energy Harvesting Applications and

Architectures at Boeing Commercial Airplanes”,presented at NanoPower Forum, 2007.

[2] H. Speckmann, J.P. Daniel, Structural Health Monitoring for Airliner, from research to user requirements, a European view, CANEUS 2004, Conference on Micro-Nano-Technologies, 1 – 5 November 2004, Monterey, California.

[3] N.Bailly, J-M.Dilhac, C.Escriba, C.Vanhecke, N.Mauran, M.Bafleur, “Energy Scavenging based on Transient Thermal Gradients: Application to Structural Health Monitoring of Aircrafts,” presented at the 8th International Workshop on Micro and Nanotechnology for Power Generation and Energy Conversion Applications, Sendai, Japan, November 9-12, 2008.

[4] D.Samson, M.Kluge, T.Becker, U.Schmid, “Energy Harvesting for Autonomous Wireless Sensor Nodes in Aircraft”, Proc. Eurosensors XXIV, Linz, Austria, September 5-8, 2010.

[5] E.Dallago, D.Miatton, G.Venchi, V.Bottarel, G.Frattini, G.Ricotti and M.Schipani, Comparison of Two Autonomous AC-DC Converters for Piezoelectric Energy Scavenging Systems, IFIP Advances in Information and Communication Technology, Volume 313, 2010, pp. 61-80.

[6] C. Vanhecke, L. Assouère, M. Bafleur, C. Rossi, J.M.Dilhac, Convertisseur à faible consommation pour la récupération d’énergie ambiante combinant deux sources pour application aéronautique, 8ème Journées d’étude Faible Tension Faible Consommation (FTFC 2009), Neuchâtel (Suisse), 3-5 juin 2009.

[7] C. Rossi, P. Aguirre, Ultra-low Power CMOS Cells for Temperature Sensors, 18th Symposium on Integrated Circuits and Systems Design, 4-7 Sept. 2005, Florianopolis (Brazil), pp. 202 – 206.

[8] LTC3108, Ultralow Voltage Step-Up Converter, http://cds.linear.com/docs/Datasheet/3108fa.pdf

[9] TE-Power PLUS user guide, http://www.micropelt.com/down/datasheet_te_power_plus.pdf

Modèle thermique compact dynamique pour la simulation électrothermique d’un

composant de puissance à application automobile

Toufik AZOUI1,2

, Patrick Tounsi1,2

, Jean-Marie

Dorkel1,2

1CNRS ; LAAS ;

7 avenue du Colonel Roche, F-31077 Toulouse,

France 2Université de Toulouse ; UPS, INSA, INP,

ISAE ; LAAS ;

F-31077 Toulouse, France

Philippe Dupuy3

3Freescale Semiconductor

Avenue du Général Eisenhower, 31023

Toulouse, France

Email : tazoui@laas.fr

Résumé

.Les modèles thermiques compacts (CTM) permettent aux

fabricants de composants de fournir à leurs clients (les

concepteurs de systèmes) des données « datasheets »

électriques et thermiques précises sans dévoiler les secrets

technologiques qui peuvent compromettre leur compétitivité.

Une nouvelle et précise méthodologie pour générer des

modèles compacts thermiques dynamiques pour les

composants de puissance est proposée dans cet article.

Plusieurs innovations par rapport aux méthodologies qui

existent pour générer des modèles thermiques compacts

précis sont proposées. A l’intention d’effectuer des

simulations électrothermiques, la variation de la puissance

dissipée avec la température est prise en compte. Le couplage

électrothermique peut être facilement pris en compte.

1. Introduction

Un modèle thermique compact « CTM : Compact

Thermal Model » est un réseau thermique de résistances

ne contenant pas plus de dix ou vingt nœuds. Le modèle

compact est utilisé pour prévoir les températures de

dispositifs électroniques ou microélectroniques [1,2]. En

régime dynamique les résistances sont associées avec des

capacités. Les CTMs doivent être auto-configurables aux

conditions aux limites.

La dissipation de la puissance sur n'importe quel

système électronique de puissance est déterminée par son

mode de fonctionnement et des propriétés électriques du

composant. Dans le même temps, la température de

fonctionnement résultante influence les propriétés

électriques et thermiques de toutes les parties du système.

L'utilisation de modèles thermiques compacts (CTM) en

combinaison avec les modèles électriques permet aux

ingénieurs des systèmes électroniques de puissance

automobiles d'optimiser le couplage électrothermique lors

de la conception. Les fabricants de systèmes électroniques

embarqués vont améliorer les conditions de travail de

leurs systèmes tout en prenant en compte les phénomènes

thermiques. Cela conduit à augmenter la fiabilité des

systèmes électroniques dans le marché pour les

applications automobiles. Les fabricants peuvent fournir

aux clients avec fiches techniques étendues (datasheets), y

compris les CTM, sans publier d'informations

confidentielles sur la technologie, les structures de

dispositifs, ni les matériaux.

La figure 1, montre un exemple d’un schéma bloc d’un

modèle électrothermique d’un transistor MOSFET. Un

simple circuit thermique couplé qui tient en compte l’effet

de la température sur le comportement électrique du

composant.

Figure 1. Schéma bloc d’un modèle électrothermique

d’un MOSFET

Un modèle thermique compact (CTM) idéal devrait

être : (1) précise, (2) capable de gérer plusieurs sources de

chaleur et les surfaces de refroidissement, (3) de prendre

les propriétés des matériaux non linéaires en compte, et

(4) auto-adaptable aux conditions aux limites « BCI »

(Boundary condition independent). Néanmoins, la

structure du CTM doit rester simple, et facile à extraire.

Certaines de ces propriétés sont explorées dans le présent

papier. La méthodologie proposée pour générer le modèle

compact thermique dynamique est précise et facile à

utiliser pour la prédiction de couplage électrothermique.

2. Description du composant de puissance

Le composant vertical de puissance MOSFET auquel

nous nous somme intéressés pour illustrer la

méthodologie, est un composant de moyenne puissance

fabriqué par Freescale semiconductor de Toulouse utilisé

dans l’industrie automobile. Le composant de puissance

étudié est constitué d’une puce de puissance qui dissipe de

la chaleur lors de son fonctionnement et deux radiateurs

en cuivre qui servent à évacuer cette chaleur et huit fils

de connexion en parallèles et huit fils de connexion en

parallèles.

Figure 2. Vue de dessus du composant de puissance

3. Méthodologie de génération de CTM

dynamique

3.1 Simulation éléments finis 3D

Le modèle compact thermique dynamique Les

modèles thermiques compacts sont développés à partir

de simulations 3D transitoires de type éléments finis

(EF) en utilisant COMSOL multiphysics. Le but de ces

simulations est l’obtention de l’impédance thermique Zth

qui servira à identifier les réseaux RC qui représentent

les CTMs. L’impédance thermique Zth est donnée par:

P

TTtZ

refJ

th

)( (1)

avec Tj, la température de jonction, Tref, la température

de référence et P, la puissance dissipée à traverse la

surface de refroidissement. A l’exception du silicium,

toutes les propriétés thermiques des matériaux sont

considérées comme constantes avec la température

parce que leurs influences et leurs variations sont

limitées sur la plage de température de fonctionnement

(T<200 °C). Les donnés sur la dépendance en

température de la conductivité thermique K(T) et la

capacité calorifique Cp(T) du silicium peuvent être

trouvées dans [3]. La variation de la résistivité

électrique dans la couche active est considérée.

D'abord, une simulation électrothermique est faite pour

connaître la puissance dissipée dans chaque élément

comprenant le composant. Ensuite, des simulations

thermiques sont effectuées afin de générer le CTM

dynamique.

Les conditions aux limites sur le modèle éléments finis

(FEM) sont appliquées à la surface inférieure de deux

radiateurs en cuivre. Un potentiel zéro volt est appliqué à

la source (celui qui est relié au fil d'aluminium) et un

courant (IDS) égale à 100 A est imposée sur le drain. Les

conditions aux limites thermiques sont de type convection

forcée. Coefficients de convection (h) égale à 2000

W/m2K sont appliqués à la surface inférieure de deux

radiateurs en cuivre et la température extérieure est de 20

° C. Le modèle éléments finis du dispositif de puissance

est représentée sur la figure 3

Figure 3. Vue de dessus du composant de puissance

La puissance totale dissipée est d'environ 25,7 W, où

la puissance la plus dissipée est situé dans la couche active

et puis dans le substrat. Ensuite, des simulations

thermiques sont faites pour extraire le CTM dynamique.

La première étape pour générer les CTM est de définir

les surfaces de refroidissement. Dans l’exemple proposé

dans cet article, tous les côtés du composant sont

supposés avoir les mêmes conditions aux limites. Trois

surfaces de refroidissement sont définies: Top, Bottom et

Side.

Six simulations sont faites à la condition de

refroidissement extrêmes (h = 10000 W / m 2 k) répartis

comme suit: Top, Bottom, Side, Top& Bottom, Top&

Side et Bottom& Side et une condition adiabatique est

appliqué sur les autres surfaces pour chaque simulation.

L'impédance thermique transitoire est extraite pour

chaque simulation.

3.2 Identification des réseaux RC

Comme il existe une analogie entre les grandeurs

thermiques et électriques, on approxime souvent

l’impédance thermique par le biais de paires RC. Deux

configurations de réseaux RC existe dans la littérature : le

réseau de Foster qui est simple à calculer et une autre

représentation plus conforme à la physique est souvent

utilisée qui est le réseau de Cauer.

a)

b)

Figure 4. a)réseau de Foster b) réseau de Cauer

10-2

100

102

0

2

4

6

8

10

Logarithmic time [s]

Th

erm

al im

ped

an

ce [

K/W

]

FE Model

RC Model

0 50 100 150 200 250 3000

50

iteration

co

st

fun

cti

on

[%

]Le réseau de Foster est identifié en utilisant un

algorithme d’optimisation en code Matlab. L’optimisation

est basée sur la méthode du Simplexe [4]. Le nombre

minimum de paires RC qui donne une bonne précision est

deux. La réponse du modèle RC correspond bien à celle

du modèle 3D (figure 5).

Figure 5. a)Réponse du modele RC comparée avec la

simulation 3D. ZTh_Top, hTop= 10000 w/m2K et hBottom=

0 w/m2K.

Malheureusement, malgré sa simplicité de calcul, on

ne peut pas attribuer de sens physique au réseau de

Foster. Une transformation du réseau de Foster en

réseau de Cauer est nécessaire. Cette transformation est

réalisée en utilisant une méthode mentionnée dans [5].

3.3 Loi de variation des résistances et capacités

thermiques

Les valeurs des résistances et des capacités trouvées

dépendent du refroidissement appliqué. Par exemple,

l'impédance ZTop dépend du refroidissement appliqué à la

surface « Bottom » et «Side » et la meme chose pour les

autres surfaces de refroidissement « Bottom » et

« Side ». D'où les expressions de ces dépendances doivent

être trouvées, de cette manière, en associant aux

résistances et capacités thermiques une loi qui pointe leurs

valeurs pour les conditions aux limites appliquées, ce qui

permet l’auto-adaptation du modèle aux conditions aux

limites appliquées.

Pour garder la simplicité des CTM qui fait leur

avantage, la variation des résistances et capacités en

fonction du flux thermique est considérée comme linéaire.

Les figures 6 et 7 représentent la variation des résistances

et capacités issues du réseau de Cauer de la surface

« Bottom » en fonction du flux qui traverse les surfaces de

refroidissement « Top » et « Side » et leurs interpolations

respectives. Les graphes de cette figure sont des clefs pour

obtenir les équations de variation des résistances et

capacités.

Figure 6. Variation des résistances et capacités

thermiques de la surface « Bottom » en fonction du

flux qui traverse la surface « Top »

Figure 7. Variation des résistances et capacités

thermiques de la surface « Bottom » en fonction du

flux qui traverse la surface « Side »

BottomBottomBottom

iii PP

RTotal

Top ).( (2)

BottomBottomBottom

iii PP

RTotal

Side ).( (3)

BottomBottomBottom

iii PP

CTotal

Top ).( (4)

BottomBottomBottom

iii PP

CTotal

Side ).( (5)

PPPP SideBottomTopTotal (6)

De la même manière la loi de variations des résistances

et capacités des surface « Top » et Bottom » est extraite.

4. Modélisation en VHDL-AMS

Le VHDL-AMS est une extension du standard VHDL

IEEE 1076. Ce langage a été choisi pour sa souplesse et

sa simplicité de modélisation des composants et des

systèmes. Ce langage a tendance à devenir un standard

adopté par plusieurs grandes sociétés.

La description en langage VHDL-AMS se fait à l’aide

de blocs dans lesquels on peut définir tout le

comportement souhaité. Ainsi les résistances et capacités

variables peuvent être écrites directement en utilisant les

formules données ci-dessus. Chaque fois que les

0 0.05 0.1 0.15 0.20.1

0.12

0.14

0.16

PTOP

/PTotal

RB

ott

om

1

0 0.05 0.1 0.15 0.20.05

0.06

0.07

0.08

PTOP

/PTotal

RB

ott

om

2

0 0.05 0.1 0.15 0.20.8

1

1.2

1.4

1.6

PTOP

/PTotal

CB

ott

om

1

0 0.05 0.1 0.15 0.22

4

6

8

10

PTOP

/PTotal

CB

ott

om

2

0 0.01 0.02 0.030.105

0.11

0.115

0.12

0.125

0.13

PSide

/PTotal

RB

ott

om

1

0 0.01 0.02 0.030.05

0.055

0.06

0.065

0.07

0.075

PSide

/PTotal

RB

ott

om

2

0 0.01 0.02 0.031

1.1

1.2

1.3

1.4

PSide

/PTotal

CB

ott

om

1

0 0.01 0.02 0.036

7

8

9

PSide

/PTotal

CB

ott

om

2

conditions aux limites appliquées sur les surfaces de

refroidissement sont modifiées, le solveur recherche les

nouvelles valeurs des résistances et capacités pour prédire

la température de jonction.

La puissance dissipée est programmé pour être

variable avec la température. La puissance dissipée

dépend de la température, mais la relation doit tenir

compte du fait que la résistivité électrique varie en

fonction de la température seulement dans la couche

active. Dans les autres couches, elle est constante. La

variation de la résistivité électrique avec la température est

donnée par :

)](1[)( 00TTT T (7)

où ρT0 est la résistivité électrique à la température de

référence T0 et α [k-1] est la constante de proportionnalité

pour la dépendance en température. La puissance dissipée

en fonction de la température est donnée comme suit:

P(T)= Pactive area (T) + Pconstant (8)

où Pconstant est la puissance dissipée dans tous les autres

zones du composant (sans la zone active) et Pactive area est la

puissance générée dans la zone active donnée par :

)](1[)( 00TTPTP T (9)

La figure 8 représente le modèle VHDL-AMS du CTM

dynamique.

Figure 8. Modele VHDL-AMS du CTM dynamique

5. Conclusions

Nouvelle méthodologie pour la génération de modèles

compacts thermiques dynamiques est présentée dans cet

article. Pour illustrer la méthodologie proposée, un

dispositif de puissance réelle pour application automobile

est pris comme exemple, et les propriétés des matériaux

réels ont été utilisés. La méthodologie présentée permet

d'obtenir un modèle compact simple avec un nombre

réduit de simulations3D. En outre, cette méthode est

applicable pour la structure avec plusieurs surfaces de

refroidissement et peuvent représenter les propriétés non

linéaire des matériaux. La puissance dissipée en fonction

de la température a également été prise en compte.

L'originalité de la méthode proposée comparée à ceux

existants dans la littérature est que les résistances et

capacités thermiques sont variables en fonction du flux de

chaleur liés à la variation des conditions aux limites

appliquées pour rendre le modèle auto-adaptable aux

conditions aux limites appliquées.

Comme le CTM dynamique est caractérisé par une

structure simple, et si la puissance dissipée en fonction de

la température est décrite, la simulation électrothermique

peut être envisagée.

References

[1] J. P. H.I. Rosten , C.J.M. Lasance , W Temmerman , W

Nelemans, Y. Assouad , T. Gautier "Final Report to

SEMITHERM XI11 on the European-Funded Project

DELPHI - the Development of Libraries and Physical

Models for an Integrated Design Environment," in

Thirteenth IEEE SEMI-THERMTM Symposium, 1997.

[2] C. J. M. L. H.I. Rosten , J. Parry, "The World of Thermal

Characterization According to DELPHI—Part I:

Background to DELPHI", IEEE Transactions on

components, packaging, and manufacturing technology part

A, vol. 20, december 1997.

[3] Lefebvre, S.; Khatir, Z.; Saint-Eve, F., "Experimental

behavior of single-chip IGBT and COOLMOS devices under

repetitive short-circuit conditions", Electron Devices, IEEE

Transactions on, vol.52, no.2, pp. 276-283, Feb. 2005.

[4] A. Nelder and R. Mead, "A simplex method for for function

minimization", The Computer Journal, 7(4):308–313, 1965.

[5] Salleras, M.; Palacin, J.; Carles, G.; Marco, S.; , "Difficulties

on the estimation of the thermal structure function from

noisy thermal impedance transients,", Thermal, Mechanical

and Multiphysics Simulation and Experiments in Micro-

Electronics and Micro-Systems, 2006. EuroSime 2006. 7th

International Conference on , vol., no., pp.1-7, 24-26 April

2006.

Prototype of an original Single Inductor Double Output Buck-Boost with Bipolar outputs (SIDO BBB) DC/DC converter.

Xavier BRANCA

STEricsson Laboratoire Ampère – UMR 5005 CNRS

20, avenue Albert Einstein

69621 Villeurbanne cedex Abstract – This paper presents an original monolithic DC/DC converter with analogue control. This circuit is identified to be a good candidate for supplying capacitor-less audio amplifiers with symmetrical positive and negative outputs in mobile devices because of its low number of external components and IOs and low silicon area. The fabricated prototype works in PWM mode and achieves 80% peak efficiency at 350mW output power.

I – Introduction

Mobile phones lead to integrate more and more

features for low-cost and to upgrade also their autonomy, their weight and their size. The audio amplifiers, as they are used in quite all the functions like music, games, video, etc… are key parts of such smart phones. Today such amplifiers need to achieve very good audio performances (THD, SNR …) for providing High-Fidelity sounds. The most classical AB-class amplifiers are used to achieve sufficient audio performances but they suffer of a poor efficiency. For moderating their impact on the overall phone autonomy, the point is to minimize their power voltage supply level as much as possible. Amplifiers operate in G or H class.

Audio signal transmitted to the speakers must be ground centered. In the past, external high-pass filters were used to cut-off the common mode at the output of audio amplifiers. Such filters, made of external capacitors of a few hundred of micro farads, were huge and expensive. Then capacitor-less AB-class amplifiers have been developed to get rid of these capacitors. These amplifiers avoid the use of any output common-mode filter as they are supplied by a positive/negative symmetrical voltage. We will present here an original Single Inductor Double Outputs Buck-Boost with Bipolar outputs (SIDO BBB) Switch Mode Power Supply (SMPS) that is a good candidate for a cheap and efficient bipolar power supply.

II – Benefits of the proposed architecture

A classical solution for supplying audio amplifiers is

to chain a step-down DC/DC converter for generating the positive voltage and a charge-pump to inverse this positive voltage [1]. Such a solution has a lot of

drawbacks as many external components (5 capacitors and 1 inductor), lots of I/Os (9), large silicon area (1mm2

in a 130 nm process), the impossibility to work with a low battery level and to generate symmetrical outputs due to the drop-out across the charge pump.

Another solution is the bipolar charge pump [2]. Such a converter has an efficiency proportional to the difference between Vin and Vout what is not compliant with the input voltage (4.8 V to 2.3 V) and the output voltage level needed by the amplifier (+/- 1.8 V or +/- 0.5 V). Such a power supply does not need any power inductor, just 5 external capacitors, but it uses 8 Power switches and 7 I/Os what lead to large silicon area (1 mm2 in a 130 nm Process).

Figure 1 – Footprint of possible solutions

A novel solution for generating efficiently bipolar

outputs is a so-called Single-Inductor-Double-Output Buck-Boost with Bipolar outputs DC/DC (SIDO BBB) [3]. This converter is a mix of a buck and a negative buck-boost DC/DC converter. The power stage is made of 5 power switches and requires one power inductor and 3 external capacitors including the input decoupling device (Fig. 1). Furthermore this architecture only needs 6 IOs and can handle low input and/or output voltage as it doesn’t suffer from any drop-out problem. It is a very promising candidate for supplying AB-class audio amplifier with a voltage scaling feature.

III - Presentation of the converter

For the first silicon implementation of such a

DC/DC converter, it has been decided for a Pulse Width Modulation (PWM) operation and to verify the full-load

efficiency. Surely the same efficiency is then possible at low output power with operation in Discontinuous Conduction Mode (DCM) or Pulse Skipping Mode (PSK).

The power stage, made of two half bridge parts, can be used in 6 different topologies because A, B and E cannot be closed together in order to avoid cross-conduction (Fig. 2). It is the same for C and D. The way of combining these 6 topologies during a clock cycle were chosen for efficient control of each output voltage level with the less RMS current value across the stage and the minimal switchings. No more than 3 topologies are chained during a cycle. Four different ways of chaining topologies have been established for covering every case of load repartition between the two outputs.

Figure 2 – SIDO BBB’s Power Stage

If one output does not need energy, then keeping

switches C or D closed chains only two phases. This way the system supplies only one of its outputs exactly like a Buck converter or a Negative Buck-Boost converter. When the two outputs require energy, the system serve both of them starting by the positive one and finishing the cycle by discharging the coil across the negative output with an intermediate phase which can be a “buck-like” or “boost-like”, depending on the output power (Fig. 3).

Figure 3 – Phases topologies chaining

IV - Feedback control

The combination of topologies to be chained is

determined by the comparison of two error signals with respect to a voltage ramp and reference voltages (Fig. 4). The choice of topology chaining comes from the order in which the two error signals are exceeding the ramp signal.

Figure 4 – Duty cycle generation

These error signals are generated by two PID error

amplifiers. The error amplifier controlling the A-B-E half bridge power stage is configured to minimize the error between the sum of the two output voltages and a first voltage reference. The second error amplifier controlling the duty cycle of the C-D power stage is configured to minimize the error between the difference of the two outputs’ voltages and an other voltage reference (Fig. 5).

Figure 5 – Synoptic of the feedback control

The compensation networks of these two error

amplifiers have been designed from an average-model of the power stage [6] obtained from a state-space matrix representation and using the H-infinity criterion to optimize the global bandwidth of the system [4].

V - Test-chip measurements

A prototype of the proposed SIDO DC/DC converter

has been fabricated in a 130nm CMOS process. The system provides output voltages from +/-0.8V to +/-1.8V with an input voltage ranging from 4.8V to 2.7V. The system has been designed for PWM operation. All the power switches are integrated on a monolithic chip of 0.5 mm2.

Figure 6 – Efficiency measurement.

Vin = 3.6 Volts, Vout = +/- 1.8 Volts.

Efficiency and load-transient response have been measured and offer very promising results with a peak efficiency of 80%. This is less than predicted by simulation due to high metal access between pads and power MOSFETs (around 200 mOhms on each IO). It has been estimated to gain between 5 and 10% on the peak efficiency with less resistive metal access and an optimization of the power stage’s MOSFET size. The low-current efficiency can be optimized with Discontinuous conductions mode [5].

Figure 7 – Output response to a 20 kHz full scale stereo

output. The circuit has been produced on the same silicon

die as an AB-class audio amplifier. Then it has been possible to make the AB-class Amplifier work when supplied by the SIDO BBB converter. Also it has been possible to monitor the output voltage of the SIDO BBB during a song played by the amplifier. The feedback control is stable and offers around 150 mV of output ripple when the two AB-class amplifiers provide both a 20 kHz sinusoidal output of 1 Vrms peak on a 16 Ohms load (Fig. 7). There is no impact on the amplifier’s THD. The reference response has also been measured for a reference step from 0.8 to 1.8 V in 100us and was found to be in line with the application requirement (Fig. 8). PSRR measured on the board is around -55 dB at 20 kHz on each outputs for full load on both outputs (worst case) and reach -72 dB at 20 kHz with both outputs loaded with 1mA (Fig. 10).

Conclusions

This prototype gives very promising results in terms of high current efficiency with a peak efficiency that can be improved to 85-90%. Also the implemented control has proven to be in line with class-H or G requirements, and provide a very PSRR. The low output power efficiency will be ensured by DCM operation but a way to switch smoothly between PWM and DCM is still to be defined.

References

[1] “AS3561 Class-H Stereo Headphone Amplifier”, 2009, http://www.austriamicrosystems.com/eng/Products/Audio/Headphone-Amplifiers/AS3561

[2] “WM9010 Low power class G Stereo Headphone driver”, 2010, http://www.wolfsonmicro.com/products/audio_amplifiers/WM9010

[3] D. Ma, W.-H. Ki, C. Y. Tsui, and P. K. T. Mok, “Single-Inductor Multiple-Output Switching Converters with Bipolar Outputs,” in Proc. IEEE Int. Symp. Circuits and Systems, vol. 3, May 2001, pp.301–304.

[4] S. Skogerstad, “Multivariable Feedback Control” Wyley [5] D. Ma, W.-H. Ki, C. Y. Tsui, and P. K. T. Mok, “Single-inductor

multiple-output switching converters with time-multiplexing control in discontinuous conduction mode,” IEEE J. Solid-State Circuits, vol. 38, pp.89–100, Jan. 2003.

[6] R. D. Middlebrook, “Small-signal modelling of pulse-width modulated switched-mode power converters,” Proc. IEEE, vol. 76, no. 4, pp.343–354, Apr. 1988.

Figure 8 – Output response to a 1V reference voltage

step.

Figure 9 – Test board.

Figure 10 – PSRR measurement on Vpos

with Ipos = Ineg = 1mA

Conception d'un JFET haute tension à canal latéral et verticalen carbure de silicium

Florian CHEVALIERUniversité de Lyon – INSA de Lyon

Laboratoire Ampère – CNRS21 avenue Jean Capelle

69 621 Villeurbanne CEDEX

Pierre BROSSELARDDominique PLANSONDominique TOURNIER

Email : florian.chevalier@insa-lyon.fr

Résumé

Cet article a pour but de présenter les avancées des travaux dans le domaine des interrupteurs électroniques de puissance, en particulier à base de transistors à effet de champ. Après un bref état de l'art dans ce domaine, on trouvera décrit en détail un JFET à canal vertical et latéral, qui présente de très nombreux avantages, en particulier pour les tensions très élevées. Cette structure a été retenue après comparaison avec un JFET à canal vertical seulement, non présenté ici, plus simple à fabriquer d'un point de vue technologique, mais moins adapté aux applications de haute tension visées.

1. Introduction

Traditionnellement, les composants à semiconducteur sont fabriqués en silicium Si. Ces composants présentent de très bonnes caractéristiques dans les applications actuelles, mais sont limités en termes de tenue en tension (6 kV), de montée en courant, en fréquence ou en température (125°C) [1].

Les travaux menés sur les composants de puissance en Carbure de Silicium (SiC) depuis de nombreuses années ont permis de mettre évidence les propriétés intéressantes de ce matériau pour la fabrication d'interrupteurs dans les applications où l'on cherche à atteindre des objectifs plus élevés que ceux évoqués ci-dessus.

Parmi les différentes formes cristallines, appelées polytypes, du carbure de silicium, celui qui a été choisi pour la fabrication, et, depuis quelques années, la commercialisation, de composants est le « 4H » (structure cristalline hexagonale). En effet, le SiC-4H présente une bande interdite très grande (environ 3,3 eV, soit 3 fois celle du Si) et un champ critique très élevé (2,5 MV/cm soit 8 fois celui du Si) par rapport aux autres polytypes. Ces deux caractéristiques parmi de nombreuses autres permettent d'envisager des composants résistant à des puissances très élevées. En plus de la disponibilité des substrats de SiC, ce matériau présente également l'avantage de permettre la croissance d'un très bon oxyde natif, le dioxyde de silicium SiO2, qui, comme nous le verrons plus loin, permet une très bonne isolation des couches semiconductrices ou des électrodes.

Parallèlement, la conception de composants électroniques de puissance s'est d'abord orientée vers les diodes Schottky pour les applications PFC (Power Factor Compensation) [2]. Ces composants sont aujourd'hui commercialisés, mais les recherches continuent avec des objectifs de montée en tension ou en courant. Notamment, afin d'augmenter la capacité en sur-courant des diodes Schottky, des travaux ont été réalisés sur une combinaison des effets Schottky et bipolaires appelée JBS [3]. Enfin, les diodes purement bipolaires permettent également d'envisager la fonction interrupteur de puissance avec des transistors bipolaires ou des thyristors.

Dans cet objectif de fonction interrupteur de puissance, des composants unipolaires sont commercialisés depuis le 17 janvier 2011. Il s'agit des MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) et des JFET (Junction FET). Pour des raisons de technologie de fabrication, ces derniers sont les plus matures, et les plus adaptés à la tenue en tension et à la conduction de courants forts.

En effet, en ce qui concerne les MOSFET, l'électrode de commande (la « grille ») est séparée de la zone conduisant le courant (le « canal ») entre les deux électrodes de puissance (le « drain » et la « source »), par un oxyde, généralement le dioxyde de silicium, SiO2. Or l'interface SiO2/SiC présente de nombreux « pièges » pour les électrons, qui dégradent fortement la circulation du courant dans le canal [4].

Le blocage des JFET repose également sur la polarisation inverse d'une jonction de type pn, qui présente des courants de fuite faibles. Cependant, le fait de polariser cette jonction en inverse présente une contrainte, la tension de commande pour le blocage Vgs-off

doit être négative. La commutation de l'état passant à l'état bloqué reste toutefois plus rapide pour les JFET que pour les transistors bipolaires.

2. Contexte et cahier des charges

L'objectif du projet dans lequel s'inscrivent ces travaux, est la conception et la fabrication d'un ensemble convertisseur-machine d'une puissance de 300 kW pour des applications de propulsion navale. Il faut donc réaliser deux onduleurs 2 kV – 100 A. Les composants développés devront donc avoir une tenue en tension ≥ 3,5 kV. On souhaite également que la tension de commande pour le blocage soit comprise entre – 20 et

– 100 V. On prévoira sur la structure une diode interne en parallèle inverse, qui jouera le rôle de diode de roue libre dans l'onduleur.

3. Outils et moyens de simulation

Avant de réaliser les « masques » qui permettront leur fabrication, les composants ont été simulés afin d'optimiser les différents paramètres. Nous avons adopté deux méthodes distinctes de simulation : tout d'abord des simulations simples à partir de modèles analytiques saisis dans un logiciel de calcul scientifique, afin de fixer les valeurs de certains paramètres. Il s'agit des premières étapes du processus technologique de fabrication, pour lesquelles nous avons une gamme restreinte de valeurs. Ensuite, nous avons affiné la géométrie de la structure ainsi que certains dopages à l'aide de simulations par la méthode des éléments finis, dans la suite logicielle Sentaurus de Synopsis.

3.1 Simulation analytique

Les premières simulations ont permis de fixer les paramètres sur lesquels le degré de liberté était pour nous le plus faible.

Le premier paramètre à fixer est l'épaisseur W de l'épitaxie (figure 1), c'est-à-dire la zone devant supporter la tension dans le cas d'un composant vertical ; en effet, la tenue en tension du composant nécessite une grande longueur de matériau semiconducteur, et c'est pourquoi nous nous servons de l'épaisseur de l'épitaxie. Le « drain » (électrode D) se retrouve donc sur la « face arrière » du « wafer ». On calcule la tenue en tension de cette couche :

V br=1− q N W2 S EC ⋅W⋅EC (1)

où q est la charge de l'électron (1,6 10-19 C), εS est la permittivité relative du matériau (9,6), EC le champ critique (2,5 MV/cm). Ainsi, en fonction de la tenue en tension désirée, on retiendra un couple épaisseur W (en µm) et dopage N- (en cm-3).

Le second paramètre à optimiser est le dopage ainsi que la largeur du canal (ou intercellule). En effet, celui-ci est réalisé par une seconde épitaxie au-dessus de la zone de tenue en tension (zone de drift). Pour cela, nous allons calculer un compromis résistance à l'état passant faible – tension de commande pour le blocage faible, ces deux paramètres variant dans des proportions inverses :

R=1

q N n

la (2)

V p=q N l 2

8 S(3)

l est la longueur du canal (dans le sens de circulation du courant), et a la section traversée par le courant. μn est la mobilité des électrons.

Nous avons vu que les JFET étaient des composants unipolaires, c'est-à-dire que la conduction n'est assurée que par un seul type de porteurs ; ainsi, nous pouvons facilement ne prendre en compte que la valeur d'un seul type de dopage et la mobilité d'un seul type de porteurs, et négliger l'autre.

Par ailleurs, la formule (2) est une formule générale du calcul de la résistance ; pour obtenir la résistance à l'état passant du composant, il faut appliquer cette formule à chacune des couches que va traverser le courant, et en faire la somme.

3.2 Simulation par la méthode des éléments finis

L'optimisation de ces premiers paramètres nous permet de réduire ainsi le champ des possibilités sur la structure. Mais il faut cependant affiner certains paramètres, notamment géométriques, pour lesquels la modélisation analytique n'est pas suffisamment sensible. Nous allons donc préparer des simulations par la méthode des éléments finis. Les composants que nous étudions travaillent essentiellement en commutation, c'est pourquoi les équations que nous aurons à résoudre seront l'équation de Poisson (4), et les équations de transport des électrons et des trous (5) :

∇⋅S∇ P =−q p−nN D−N A−trap (4)avec n et p les concentrations respectivement en électrons et en trous, ND et NA les dopages respectivement donneur et accepteur, et φ le potentiel électrostatique au point considéré. Ces valeurs seront calculées dans la résolution de l'équation de Poisson :

∇⋅J n=q Rnetq∂ n∂t et −∇⋅J p=q Rnetq

∂ p∂ t (5)

avec Rnet le taux de recombinaison.

4. Structure à canal latéral et vertical

4.1 Présentation de la structure

La structure simulée est celle présentée en figure 2. Le courant circule entre le drain, en face arrière (non représenté ici) et la source (électrode S). Le chemin qu'empruntent les électrons passe donc d'abord par un canal latéral avant de plonger par le canal vertical. Le canal latéral est délimité en bas par une région dopée de type p+, à laquelle est reliée une électrode de grille (électrode G), et en haut par un contact Schottky, auquel est relié la seconde électrode de grille (électrode G).

Ces deux électrodes permettront d'obstruer le passage du courant dans cette partie du composant, et ainsi de réaliser le blocage du JFET à des tensions moindres par rapport à celles habituelles des JFET à canal purement vertical (des simulations ont été réalisées sur ce dernier type de structure afin de comparer, mais aussi de préparer d'éventuelles évolutions dans les procédés de fabrication, et pour des raisons de confidentialité, ces résultats ne seront pas directement présentés ici).

Fig. 1 : L'épitaxie est la zone qui supportera la haute tension

4.2 Mise en œuvre des simulations

Les simulations analytiques permettent de dégager un couple épaisseur-dopage : typiquement, pour des composants 3 500 V, ce couple sera de 40 µm dopé à 1015 cm-3.

Après avoir fixé les premiers paramètres d'ordre technologiques présentés ci-dessus, nous avons fait des simulations pour obtenir les valeurs des dopages des canaux vertical et latéral, respectivement NV et NL sur la figure 2. Les valeurs envisagées variaient entre 1015 et 1018 cm-3 ; rapidement, il est apparu que 1016 cm-3

représentait pour les deux grandeurs le compromis le plus avantageux entre tension de blocage faible, tenue en tension élevée et résistance à l'état passant. En effet, plus le niveau de dopage va être élevé, plus la résistance sera faible, au détriment de la tension de blocage plus élevée, et la tenue en tension amoindrie.

Les paramètres à optimiser ensuite sont des paramètres géométriques : il s'agit des largeurs des canaux latéral et vertical, respectivement W1 et W2 sur la figure 2, ainsi que la longueur du canal latéral, via les grandeurs LO, LSch et LN. Pour cela, des simulations ont été lancées en faisant varier chacun des paramètres entre 3 et 5 µm. Cela représente environ 2000 h de travail, en comptant la mise en place des batteries de simulation et l'exploitation des résultats, chaque simulation comportant environ 30 000 nœuds.

En combinant les simulations analytiques avec les premiers résultats de simulations par la méthode des éléments finis, on déduit rapidement que le couple (W1, W2) = (3, 3) µm présente les meilleures caractéristiques électriques et des contraintes suffisamment faibles sur la fabrication.

4.3 Exploitation des résultats et extraction des valeurs optimales

Afin d'extraire les valeurs optimales du jeu de paramètres, nous avons mis en place un critère d'optimisation, inspiré des travaux de Baliga [5] :

OPT=∣ V br2

Ron⋅V gs−off∣ (7)

Prendre la valeur absolue de cette relation permet simplement de travailler avec des valeurs positives malgré la tension de blocage Vgs-off qui est négative.

Pour élaborer ce critère, il a ainsi suffi de mettre au numérateur les valeurs que l'on souhaite voir maximales, et au dénominateur les valeurs que l'on souhaite voir minimales.

On voit sur la figure 3 qu'une condition nécessaire à une bonne tenue en tension du composant est de prendre LO > W2. Sachant que l'on a pu poser W2 = 3 µm, on va prendre LO = 5 µm ; de là, on va éliminer les longueurs trop petites, qui mèneraient à des composants irréalisables. De même, les longueurs trop grandes vont être éliminées, presque d'elles-mêmes, à cause d'un Ron

trop grand. On en déduit que la longueur totale du composant (en comptant les plots de source et de grille enterrée de 5 µm chacun) doit être comprise entre 21 et 23 µm. On va donc chercher les valeurs pour les paramètres manquant de manière à se retrouver dans cet intervalle. La figure 4 permet de fixer la longueur du contact Schottky à 4 µm, et de la figure 5, on fixe la marge entre la source et le contact Schottky à 3 µm.

Fig. 5 : Valeurs du critère d'optimisation avec lesquelles on conclut sur la longueur du canal latéral

Fig. 2 : Vue en coupe de la zone active du JFET à canal latéral et vertical

Fig. 4 : Valeurs du critère d'optimisation permettant de déterminer la longueur de grille Schottky

Fig. 3 : Valeurs du critère d'optimisation, en fonction de la longueur totale de la demie-cellule, pour un couple de

paramètres à optimiser

Cependant, il convient de ne pas faire une confiance aveugle aux résultats fournis par le critère, et ne pas perdre de vue que tout résultat scientifique annoncé doit pouvoir être vérifié. Ainsi, le critère peut faire apparaître des optima « artificiels » ; il arrive en effet que certaines valeurs très faibles de Vgs-off compensent des valeurs de Ron très élevées : ceci s'explique par un canal déjà fortement pincé (le courant passe donc par un conduit très étroit, qui présente une résistance très élevée). Il suffit à ce moment d'une tension très faible pour l'obstruer complètement (Vgs-off → 0). Il faut alors, pour un point donné, vérifier directement les caractéristiques électriques.

Les points optimaux que l'on peut extraire grâce au critère sont résumés dans le tableau ci-dessous :

LO LSch LN Ron VBR Vgs-off

5 3 4 171,5 4302 – 20

5 4 3 171,6 4305 – 19,5

La résistance Ron est exprimée en mΩ.cm, la tenue en tension VBR et la tension de commande pour le blocage Vgs-off en V. Ces deux jeux de paramètres ont été retenus pour leurs caractéristiques proches.

Sur le graphe de la figure 6 sont représentées les courbes d'isopuissance de dissipation des boîtiers ; on en déduit que pour un courant de 100 A, on a besoin d'une surface active de 4 cm2 en travaillant à 12 A.cm-2.

5. Conclusion sur la fabrication du composant

Le composant ainsi conçu répond au cahier des charges en termes de tenue en tension et de tension de commande pour le blocage ; par ailleurs, il est facilement adaptable pour atteindre le calibre en courant désiré. En lui donnant une structure adéquate, on pourra facilement disposer quatre composants en parallèle dans un module, puis mettre en parallèle le nombre de modules nécessaires (entre 2 et 4). Pour cela, le dessin des masques envisagé, pour un composant, consiste à mettre le plot de grille dans un coin (par exemple en bas à droite sur la figure 7, qui représente une vue de dessus du composant, appelée vue masque, au niveau de métallisation), et de couvrir le reste de la surface avec un plot de source.

En ce qui concerne la réalisation technologique, nous avons vu que pour former le canal vertical, deux caissons p+ enterrés devaient être séparés de 6 µm (le dimensionnement s'est fait sur une demie-cellule) : ces caissons ne peuvent ainsi être réalisés que par implantation, les techniques de croissance ou épitaxie localisées n'étant pas suffisamment matures. Ensuite, il faut une couche n pour former le canal latéral. Cette couche sera réalisée par une reprise d'épitaxie ; c'est là la principale difficulté du processus de réalisation. Pour un composant à canal vertical seulement, cette étape n'est pas nécessaire, ce qui allège considérablement les contraintes et les délais de réalisation.

Il est important de noter, une fois encore, que l'électrode de grille en surface est un contact Schottky, protégé des pics de champ par un oxyde. La présence de ce contact en regard du caisson p+ permet d'atteindre une tension de commande pour le blocage beaucoup plus faible que ce qui a pu être vu jusqu'à présent pour des JFET où le canal latéral est délimité par deux caissons p+, ou encore pour les JFET à canal vertical seulement ; de plus, le blocage sera beaucoup plus efficace que pour les MESFET de puissance où le caisson p+ n'est a priori relié à aucune électrode. C'est cette innovation que nous revendiquons dans le brevet n°BR67419/CPI/VP du 29 juillet 2010.

6. Références

[1] T. Setz, M. Lüscher, Applying Integrated Gate Commutated Thyristor, Application note, ABB Semiconductors, 2007

[2] M. Treu, R. Rupp, H. Kapels, W. Bartsch, Temperature dependence of forward and reverse characteristics of Ti, W, Ta and Ni Schottky diodes on 4H-SiC, Materials Science Forum vols. 353-356 (2001) pp 679-682

[3] P. Brosselard, Bipolar conduction impact on electrical characteristics and reliability of 1.2- and 3.5 kV 4H-SiC JBS diodes, IEEE trasactions on electron devices vol. 55, pp 1847-1856, 2008

[4] B. J. Baliga, Critical nature of oxyde/interface quality for SiC power devices, Microelectronic engineering vols. 28 (1995) pp 177-184

[5] B. J. Baliga, Silicon carbide power devices, World scientific, 2006

7. Remerciements

Je tiens à remercier la DGA à l'origine du projet MADASiC dans lequel s'inscrivent ces travaux, et qui le supporte financièrement. Je lui suis également reconnaissant pour le financement de ma thèse et son implication dans l'avancée de mes activités.

Fig. 6 : Le composant devant fonctionner en interrupteur, les tensions à ses bornes seront faibles à l'état passant

Fig. 7 : Vue masque du composant, niveau de métallisation

Analyse du comportement des diodes Schottky SiC 1200V sous haute température

Doctorant Patrick Denis Université de Rouen

Laboratoire GPM – UMR 6634 CNRS Avenue de l’Université

76801 St Etienne du Rouvray Cedex

Directrice de Thèse : Pr Kaouther Daoud (GPM) Equipe d’encadrement :

• Dr Pascal Dherbécourt (GPM) • Dr Moncef Kadi (IRSEEM) • Dr Laurence Chevalier (GPM)

Email : patrick.denis@univ-rouen.fr

Résumé

Cette étude du comportement de diodes Schottky SiC à haute température, met en évidence la dégradation des caractéristiques électriques du composant suite à ces contraintes. Les paramètres étudiés, indicateurs de la dégradation, sont la tension de seuil et la résistance dynamique. A partir de l’ensemble des données collectées par la mise en place d’une campagne de tests, une analyse des résultats est discutée et des pistes de travail sont présentées pour expliquer les phénomènes révélés.

Par ailleurs, un modèle électrique analytique du composant est aussi proposé à partir de son comportement à différentes températures de fonctionnement.

1. Introduction

Les diodes Schottky SiC sont disponibles sur le marché depuis 2001, leur application industrielle principale étant la correction du facteur de puissance (PFC) [2].

Jusqu’à très récemment, leur emploi dans d’autres types de systèmes restait très limité, mais de nouveaux champs d’application s’ouvrent à présent avec des composants de gammes de tension et de courant de plus en plus élevées (jusqu’à 1200V-30A) et surtout la disponibilité du composant complémentaire: le transistor « normally off » [3].

Ainsi, des systèmes tels que ceux de la conversion de l’énergie solaire [4], font désormais appel à des circuits de commutation élaborés à partir de diodes et de transistors SiC haut niveau de tension. L’automobile notamment montre un intérêt particulier pour ces composants dans le cadre du développement de ses modèles de voiture électrique (VE) de 2ème et de 3ème génération [5] pour remplacer les composants Si dont les propriétés intrinsèques sont dépassées pour ces futures types d’applications. Les profils de missions et les exigences des nouveaux cahiers des charges impliquent du développement et de l’innovation technologique dans ce domaine. Sur le plan théorique, le carbure de silicium se

présente comme un candidat idéal pour répondre à cette nécessité.

Cependant, ces nouveaux composants requièrent des études de fiabilité [6] et de robustesse [7] correspondants à des conditions environnementales sévères mais classiques des systèmes mécatroniques.

Le sujet de thèse, auquel se rapportent ces premiers

travaux, concerne l’étude de la fiabilité des composants semi-conducteurs large bande pour des applications hautes températures et de puissance de la mécatronique. Ce projet, de grand intérêt industriel pour les secteurs de l’aéronautique et de l’automobile [1], est mené en collaboration entre les laboratoires GPM de l’Université de Rouen et IRSEEM de l’Ecole d’Ingénieurs ESIGELEC avec le soutien de la Région Haute-Normandie par le financement d’une bourse régionale.

La première partie de ces travaux se concentre sur l’étude du vieillissement de diodes Schottky haute tension de 1200V.

Notre étude propose, dans un premier temps, de placer

le composant SiC dans des conditions de températures élevées à 240°C, au delà de la limite haute spécifiée par le fabricant (175°C) et d’observer son vieillissement. L’interprétation des phénomènes constatés par l’analyse des données relevées pendant cette première phase de tests de stockage thermique permet de caractériser le vieillissement.

Parallèlement, le phénomène de relaxation est étudié afin de déterminer si le vieillissement du composant est réversible ou non.

Une seconde campagne de test de stockage thermique, à la valeur haute indiquée par le fabricant (175°C), est en cours de réalisation afin de mettre en évidence un vieillissement dans des conditions environnementales moins agressives.

Enfin les perspectives de ces travaux seront évoquées, l’analyse de défaillance, qui fera suite, se portera davantage sur les phénomènes physiques mis en jeu au cours du vieillissement, d’une part par l’étude des

phénomènes de transport en lien avec l’augmentation de la température mais aussi par la localisation des défauts sur la puce, l’analyse des modifications structurales du composant et la compréhension des phénomènes physiques avec le support d’outils de simulation numérique.

2. Campagne expérimentale

2.1 Composants et moyens expérimentaux

Les composants étudiés sont des diodes Schottky SiC

1200V-8A en boîtier TO-220. Une coupe schématique de la structure est présentée

figure 1.

Figure 1. Coupe transversale type d’une diode Schottky

Les diodes étudiées sont issus d’un lot de 50

composants fournis par le fabricant dans une barrette anti-ESD. Un ensemble de 6 échantillons de caractéristiques IV identiques ont été retenus pour l’étude.

Les moyens expérimentaux mis en place pour cette

campagne de tests sont :

• Pour le stockage thermique :

Une étuve régulée à T=240°C

• Pour l’acquisition des caractéristiques I-V :

Un banc pulsé – sonde 120V-30A – (aucun

auto-échauffement du composant)

• Stabilisation du composant à 25°C :

Un module Peltier de précision (±0.01°C)

2.2 Caractéristiques I-V du composant

La première étape préliminaire au début de la campagne expérimentale a été d’une part d’étalonner le banc de caractérisation par une adéquation courbes relevées - courbes fiche technique et d’autre part de s’assurer de la répétabilité et de la reproductibilité de nos mesures.

De plus, pour rendre les caractérisations complètement indépendantes des fluctuations de températures ambiantes, un module Peltier de précision (±0.01°C) est utilisé pour contrôler et stabiliser la température de l’ensemble boitier + puce à 25°C.

La mise en place des outils de caractérisation a été parfaitement validée par une excellente corrélation entre les courbes précédemment citées. Néanmoins, nous avons identifié des lots de composants. Peu de dispersion a été relevée entre les caractéristiques de composants du même lot (Figure 2).

0

2

4

6

8

10

12

14

0 1 2

Tension V(V)

Cou

rant

I(A

)

Caractéristiques des composants #1, #2, #3 et #4

Caractéristiques des composants #5 et #6

Figure 2. Dispersion sur les caractéristiques IV de s

composants neufs #1, #2,#3, #4, #5 et #6

La variabilité des caractéristiques du composant #1 en

fonction de la température (-10°C, 0°C, 25°C, 50°C et 75°C) a également été mesurée pour confondre une seconde fois les caractéristiques données par le fabricant (Figure 3).

0

2

4

6

8

10

12

14

0 1 2 3

Tension V(V)

Cou

rant

I(A

)

T=-10°C

T=0°C

T=25°C

T=50°C

T=-75°C

Figure 3. Evolution de la caractéristique I-V du

composant #1 en fonction de la température

Les rôles des 6 composants de l’étude ont été définis ainsi :

Composants Fonctions #1 Référence/Etalonnage #2 325h à 240°C #3 325h à 240°C #4 24h à 240°C – Relaxation 1 #5 47h à 240°C – Relaxation 2 #6 70h à 240°C – Relaxation 3

Table 1. Fonctions des composants de la première campagne de tests

3. Analyse des effets du vieillissement

D’après la littérature [8], le vieillissement des composants se traduit par la dégradation des paramètres électriques : la tension de seuil VT et la résistance dynamique RD, le paramètre le plus affecté étant RD.

Pour les composants #2 et #3, nous avons observé une augmentation significative de la résistance dynamique en fonction du temps de stockage à 240°C (Figure 4). Cependant au-delà d’un certain seuil de 250 h de stockage thermique, le composant ne se dégrade plus et sa caractéristique IV reste inchangée quel que soit le temps de stockage supplémentaire subi par le composant. En réalité, la résistance dynamique fluctue légèrement autour d’une valeur Rlim de fin de vieillissement.

Contrairement aux prévisions, les composants #2 et #3 n’ont pas vieilli quantativement de manière identique. Le fort stress engendré par un stockage thermique bien supérieur à la limite maximale préconisée par le fabricant a certainement mis en exergue la moyenne similarité des deux composants.

Qualitativement néanmoins, les deux courbes représentant l’évolution des résistances dynamiques présentent quelques similitudes.

On note que les valeurs des résistances dynamiques

finales sont équivalentes, dans les deux cas, à environ 1,9 fois la valeur initiale. Bien que les évolutions paraissent très aléatoires en cours de vieillissement, il est intéressant de retrouver des valeurs proches en fin de vieillissement.

100

120

140

160

180

200

220

0 50 100 150 200 250 300 350

Temps de stockage à 240°C : t (h)

Rés

ista

nce

dyna

miq

ue R

D (m

Ohm

s)

Composant #2

Composant #3

Figure 4. Evolutions des résistances dynamiques des composants #2 et #3 au cours d’un vieillissement en stockage thermique à 240°C

Pour les composants #4, #5 et #6, les mesures IV au

cours du stockage thermique après respectivement 24h, 47h et 70h à 240°C, ont confirmées un vieillissement propre à chaque composant.

Ces échantillons, dans leur état de dégradation, seront très utiles pour des investigations futures pour expliquer le phénomène observé. Leur analyse structurale permettra de constater les différences physiques pouvant expliquer ces observations.

Le vieillissement, au-delà des spécifications du fabricant, est difficile à modéliser électriquement compte

tenu du comportement singulier de chaque composant. Néanmoins la compréhension des mécanismes de dégradation observés au cours du vieillissement pourrait conduire à l’identification de l’origine des dispersions des performances de composants à priori identiques au départ.

Sur les deux composants vieillis plus de 300h, on note également une sérieuse piste d’investigation puisqu’au final, la résistance dynamique dégradée a une valeur finie et proche dans les deux cas. La reproductibilité de ce phénomène reste à vérifier sur un nombre d’échantillons plus conséquent.

Concernant l’étude du phénomène de relaxation des

composants #4, #5 et #6, de nombreuses caractérisations après vieillissement ont montré clairement que les composants gardent en mémoire le stress subi. Par conséquent, leur résistance dynamique reste définitivement à leur valeur dégradée. Après deux semaines de vérification, le processus semble irréversible jusqu’à ce point.

4. Exploitation des résultats expérimentaux

L’impact de la température sur les caractéristiques I-V a été observé et l’exploitation des relevés nous permet d’élaborer un modèle électrique dépendant de la température du composant.

Les premiers résultats expérimentaux de caractérisation I-V correspondent bien aux données fabricant et les évolutions des paramètres VT et RD en fonction de la température se retrouvent dans la littérature [8] et [9] sous la forme de fonction affine ou de fonction exponentielle. Dans notre cas, l’exploitation des courbes I-V en fonction de la température amène les expressions de VT et RD suivantes :

DDTAK IRVV *+=

Avec

0* VTAVT += et TBD eRAR *

011*+=

A, A1 et B1 étant des constantes à déterminer à partir

des relevés expérimentaux. Le modèle de la diode se schématise simplement par

l’association série des deux éléments VT et RD:

Figure 5. Modèle électrique de base de la diode en régime statique

VT

ID

VAK

RD

Physiquement, la structure de la diode Schottky peut être représentée dans une première approximation comme suit :

Figure 6. Représentation unidimensionnelle d’une

diode Schottky

Il est alors important de noter que les résistances en rapport avec le substrat (fortement dopé) et le contact ohmique (faible résistivité) sont négligées devant RD dans la suite des développements théoriques.

A partir des données de la figure 3, nous pouvons

déduire la variation de la tension de seuil en fonction de la température (Figure 7) :

0,8

0,9

1

-10 10 30 50 70 90

Température T(°C)

Ten

sion

de

seui

l VT

(V)

Figure 7. Evolution de la tension seuil V T en fonction de la température du composant

Nous constatons une faible décroissance du paramètre VT en fonction de la température. Entre -10°C et 75°C, l’écart relatif des tensions de seuil s’évalue à 10% seulement.

Par contre, les variations de résistances dynamiques

sont bien plus importantes comme on peut le constater sur la figure 8. Sur la même plage de température, l’écart relatif entre les valeurs extrêmes s’élève ici à 50% environ.

80

90

100

110

120

130

140

150

-10 10 30 50 70 90

Température T(°C)

Rés

ista

nce

dyna

miq

ue R

D (m

Ohm

s)

Figure 8. Evolution de la résistance dynamique R D en fonction de la température du composant

On trouve les coefficients A, A1 et B1 pour le composant #1 : (VT en Volts et RD en mΩ)

)*0053.0exp(*7.91

972.0*0013.0

TR

et

TV

D

T

=

+=

A 25°C, on relève expérimentalement :

VT = 0.944V et RD = 104mΩ Ainsi, après calcul, les résultats expérimentaux

vérifient bien les valeurs issues du modèle. Ces résultats sont très proches de ceux obtenus par

l’étude [10] d’une diode Schottky SiC 600V, 4A d’un autre fabricant. Le coefficient A déterminé, notamment, est identique.

A partir de cette modélisation électrique des

paramètres VT et RD pour leurs évolutions en température, nous pouvons faire le lien avec les paramètres physiques du semi-conducteur. Le paramètre RD est celui qui présente la plus grande sensibilité aux variations de températures et mérite donc un intérêt particulier. Rappelons son équation en fonction des paramètres physiques des composants en carbure de silicium [11]:

nc

BD

E

VR

µε 3

2*4=

Dans le cas du polytype 4H-SiC, les valeurs des

paramètres issues de la littérature [12] sont :

Paramètres 4H-SiC VB (V) : tension de claquage 1200 EC (V/cm) : champ électrique critique

3*106

µn (cm2/V.s): mobilité des électrons

950

εr : permittivité relative 10

Table 2. Valeurs des paramètres physiques pour les semi-conducteurs en carbure de silicium

A partir de ces éléments, on constate une relation

inversement proportionnelle entre la résistance dynamique RD et la mobilité µn des porteurs puisque tous les autres paramètres peuvent être considéré comme constants.

A travers les mesures de RD, on peut accéder aux lois de dépendance entre mobilité et température [13].

5. Conclusions et perspectives

Ce travail a permis de débuter des recherches sur la fiabilité et la robustesse de nouveaux composants en carbure de silicium haut niveau de tension.

Le comportement du composant, pour une plage de

températures de fonctionnement définie, a été étudié et un premier modèle électrique proposé.

Une première campagne de test a mis en évidence le

vieillissement accéléré du composant et un type de comportement singulier pour un stress thermique très sévère.

Aucun phénomène de relaxation n’a pu être observé,

les transformations subies semblent donc être irréversibles.

De nombreuses pistes de travail sont ouvertes par ces

travaux notamment pour comprendre le comportement singulier des composants à haut niveau de stress thermique.

Deux hypothèses sont alors posées : soit la dégradation s’est produite au niveau des différents éléments d’assemblage (puce, fils de connexion, broches, ...) du composant, soit les défauts introduits sont localisés au sein même de la puce.

Grâce aux moyens disponibles au GPM, les

composants seront désencapsulés par ablation laser puis par attaque chimique. La localisation du défaut par microscopie à photoémission permettra l’identification de la zone d’intérêt et de procéder à une analyse structurale de la puce grâce à une coupe transversale réalisée par faisceau d’ions focalisés (FIB).

En parallèle, la seconde campagne de test mise en

place, avec un stockage thermique moins sévère mais défini à la limite haute de la recommandation du fabricant (175°C), permettra d’accéder à la compréhension des phénomènes et de proposer une modélisation électrique et physique du composant étudié en vieillissement thermique.

Références

[1] K. Kriegel; A. Melkonyan; M. Iturriz; O. Tachon, “Synergies in Power Electronics between Aerospace and Industry/Automotive Applications”. MOET Project Consortium, 2009.

[2] G. Spiazzi; S. Buso, et al, “Performance Evaluation of a Schottky SiC Power Diode in a Boost PFC Application,” Power Electronics Specialist Conference Proceedings, Cairns, Queensland, Australia, June 23-27, 2002.

[3] I. Abuishmais, S. Basu and T. Undeland, “On Driving SiC Power JFETs”. 14th International Power Electronics and Motion Control Conference, EPE-PEMC 2010.

[4] B. Sahan, S. V. Araújo, T. Kirstein, L. Menezes, P. Zacharias, “Photovoltaic converter topologies suitable for SiC-JFETs”. Power Electronics Europe - Issue 5 - July/August 2009.

[5] L. M. Tolbert, B. Ozpineci, S. K. Islam F. Z. Peng, "Impact of SiC Power Electronic Devices for Hybrid Electric Vehicles," SAE 2002 Transactions Journal of Passenger Cars - Electronic and Electrical Systems, pp. 765-771, September 2003.

[6] R. Singh, “Reliability and performance limitations in SiC power devices ”. Microelectronics Reliability 46 (2006) 713–730, 2005.

[7] P. Friedrichs, “Selected technological improvements of SiC power devices in order to achieve high performance combined with outstanding ruggedness” CS MANTECH Conference, Portland, Oregon, USA, May 17th-20th, 2010. [8] M. Chinthavali, L. M. Tolbert, B. Ozpineci, H. Zhang, "High Temperature Power Electronics – Application Issues of SiC Devices," IMAPS International Conference on High Temperature Electronics, Santa Fe, New Mexico, May 15-18, 2006. [9] B. Ozpineci, L. M. Tolbert, “Characterization of SiC Schottky Diodes at Different Temperatures”. IEEE Power Electronics Letters, Vol 1, NO. 2, June 2003. [10] L. M. Tolbert, H. Zhang, B. Ozpineci, M. S. Chinthavali, “SiC-Based power converters”, MRS Spring meeting, 2008. [11] B. J. Baliga, “Modern Power Devices”, John Wiley & Sons, 1987. [12] D. Tournier, “Composants de puissance en SiC – Technologie”, Techniques de l’Ingénieur – D3120, 2007. [13] R.Raghunathan, D.Alok, and B.J. Baliga, “High Voltage 4H-SiC Schottky Barrier Diodes”, IEEE Electron Device Letters, pp.226-227, 1995.

Système de récupération d’énergie mécanique de déformation basse fréquence

Pierre GASNIER CEA / LETI Minatec

Département Système et Intégration des Systèmes 17, rue des Martyrs

38054 Grenoble Cedex 9

Jean-Jacques CHAILLOUT Sébastien BOISSEAU Jérome WILLEMIN CEA / LETI Minatec

Email : pierre.gasnier@cea.fr

Résumé

Avec la miniaturisation des capteurs embarqués et leur diminution en consommation, l’un des principaux objectifs actuels est de les rendre autonomes en énergie. Depuis quelques années, une attention toute particulière s’est portée sur la récupération de l’énergie mécanique ambiante. Il est vrai que le rayonnement solaire offre la plus grande densité d’énergie disponible (15 mW.cm-3), mais pour des applications en ambiance obscure, l’énergie mécanique est plus appropriée [1]. Afin de concevoir un système autonome en énergie, une approche système est nécessaire et ce du transducteur jusqu’à l’application. Ce document présente les différents étages d’un système de récupération d’énergie mécanique très basse fréquence et ses problématiques, en se concentrant plus particulièrement sur la conversion de puissance entre un transducteur piézoélectrique et le stockage d’énergie électrique. Un circuit électronique de principe est détaillé en vue d’une future intégration dans un ASIC (Application-Specific Integrated Circuit).

1. Introduction

Tous les récupérateurs d’énergie mécanique, quel que soit le mode de conversion, ont la structure suivante (figure 1) :

Figure 1. Schéma de principe d’un récupérateur d’énergie mécanique

Le dispositif mécanique d’absorption (DMA) absorbe une partie de l’énergie disponible dans l’environnement et la transmet au transducteur. Ce dernier convertit l’énergie mécanique absorbée en énergie électrique. Pour finir, un système électronique se doit de convertir l’énergie électrique fournie par la structure de récupération d’énergie en une forme d’énergie stockable ou

directement exploitable par l’application. Améliorer au mieux les trois rendements (absorption, conversion et mise en forme) permet l’optimisation du rendement global.

Il existe plusieurs façons de convertir l’énergie mécanique en électricité. Les principes de conversion les plus utilisés sont les suivants : la piézoélectricité, l’électrostatique et l’électromagnétisme. Le principe de conversion choisit ici est la piézoélectricité pour les raisons principales suivantes :

- sa bonne densité d’énergie, même lorsque son volume est réduit

- sa facilité de mise en œuvre - son assez bon niveau de développement - sa disponibilité sur le marché

Il faut souligner que ces matériaux présentent quelques inconvénients : leur fragilité, leur vieillissement et leur plage d’utilisation en température (qui doit être inférieure à ≈ 100 ºC).

L’objectif de ce document est de montrer comment, à partir d’une force mécanique d’entrée conséquente (1000N), de fréquence très basse (entre 2 et 10 Hz) nous comptons générer grâce à un transducteur piézoélectrique, de l’énergie électrique utilisable par un système électronique basse consommation (consommant environ 200 µW). Il est nécessaire de comprendre le fonctionnement de la source d’énergie piézoélectrique dans le cadre d’une excitation basse fréquence afin d’être à même de construire un système électronique de récupération dédié et optimisé. Ensuite, sera évoquée la principale problématique : la mise en forme de l’énergie électrique.

2. Conversion d’énergie mécanique

2.1 Optimisation du coefficient de couplage

Le coefficient de couplage k du matériau piézoélectrique, racine du rapport de l’énergie transformée sur l’énergie apportée, caractérise l’aptitude du matériau à transformer l’énergie électrique Econvertie en énergie mécanique (effet direct) et inversement. On peut alors, en négligeant les pertes diélectriques et la variation de capacité du matériau, approximer ce coefficient de couplage par :

Convertisseur mécano - électrique

Système électronique de Récupération et de Stockage

Dispositif Mécanique d’Absorption (DMA) ou structure

Application

Eabsorbée

Energie Mécanique

Energie Electrique

Econvertie

Emise_en_forme

Eméca

2

2

2121

Kx

CV

Es_mécaEs_elec

apportée Energieetransformé Energie

k ≈≈=

Avec C la capacité piézoélectrique, V sa tension, K la raideur du matériau et x la déformation relative. On peut dire que, à même quantité d’énergie élastique apportée, optimiser k, et donc la conversion, revient à maximiser la tension électrique et donc la charge. Ce point constitue un des éléments clefs pour maximiser l’énergie récupérable.

2.2 Le régime quasi-statique des matériaux piézoélectriques

Dans notre cas, les matériaux fonctionnent en conversion dite « directe » sous sollicitation « quasi-statique » : les éléments piézoélectriques sont directement sollicités par une structure sans stockage intermédiaire d’énergie sous forme mécanique [2]. Dans ce régime de fonctionnement et à très basses fréquences, le transducteur est équivalent à une source de courant proportionnelle à la dérivée de la force appliquée en parallèle avec une capacité (celle des armatures) [3]. Le circuit équivalent du générateur piézoélectrique (figure 2.b) ainsi que ses formes de forces (2.c) et de tensions (2.c) sont illustrés ci-dessous :

Figure 2. Schéma équivalent du GPE

Notre source d’énergie électrique a les caractéristiques suivantes :

- une fréquence très faible (1-10Hz) - une tension crête située entre 50 et 70 V - une source essentiellement capacitive (de 10 à 50

nF), donc d’impédance très importante aux fréquences de fonctionnement

De ces caractéristiques découlera une architecture de circuit électronique dédiée à la mise en forme et à la récupération d’énergie.

3. Mise en forme de l’énergie électrique

Opter pour une démarche dite « conventionnelle » de conversion, nous conduirait à l’utilisation du schéma de principe de la figure 3 : c'est-à-dire une conversion de type AC-DC, un filtrage capacitif, suivi d’une conversion DC-DC de type linéaire, à capacités commutées ou hacheurs. Les régulateurs linéaires sont écartés d’emblée du fait de leurs très mauvais rendements lorsque les tensions d’entrée et de sortie sont largement différentes. La solution à capacités commutées n’est elle aussi pas envisageable du fait de son rapport de conversion fixe et de la diminution drastique de son rendement lorsque que le courant de sortie augmente.

Pour réaliser cette conversion DC/DC (continu-continu), une seule famille de convertisseur a été jugée pertinente : les convertisseurs hacheurs (ou « SMPS » :

Switch Mode Power Supply). D’autant que les hacheurs permettent le contrôle du transfert d’énergie entre une source et une charge de nature capacitive ou inductive [4].

Figure 3. Schéma de principe d’une conversion AC/DC

Toute la difficulté réside dans le fait de convertir une haute tension alternative de faible fréquence en faible tension continue (de 2,5V à 3,3V) et ce à faible puissance. Les hacheurs série (Buck), à accumulation inductive (Buck-Boost) et le hacheur asymétrique Flyback sont des candidats potentiels pour la conversion d’une tension d’entrée en une tension de sortie largement inférieure. Le Flyback (figure 4) a été retenu pour les raisons suivantes :

- son isolation galvanique - son adaptation en impédance si les niveaux de

tension d’entrée et de sortie sont très différents - sa simplicité de mise en œuvre

Figure 4. Schéma du convertisseur « Flyback »

Le Flyback n’appartient pas à la famille des transformateurs puisque le transfert d’énergie du primaire au secondaire se fait en deux temps. Le composant magnétique correspond à deux inductances couplées par un circuit magnétique avec entrefer. En mode continu, c'est-à-dire dans le cas où la démagnétisation du noyau est incomplète, le cycle de fonctionnement est le suivant : pendant tp = αT, l’interrupteur Kp est passant et le courant évolue sous forme de rampe dans l’inductance magnétisante du primaire. Pendant ts = T(1-α), le courant du primaire amorce sa décroissance, ce qui inverse les tensions ep et es et rend la diode D passante. Pour éviter les pertes résistives dans la diode lors de la commutation primaire/secondaire, nous la remplacerons par un autre interrupteur commandé Ks (un transistor CMOS par exemple), afin de commuter à tension nulle (et ainsi éviter les pertes résistives dynamiques) par l’introduction d’un temps de garde tg entre tp et ts. Il est maintenant nécessaire d’adapter la commande de cette structure à notre application de récupération d’énergie.

4. Récupération d’énergie

Cette partie décrit l’architecture du circuit de récupération choisie, son principe de fonctionnement

Ip Cp

F

t

Vp

t

(2.a) T

m

Kp

D CL ep es es VmV

αα−

=1

αT

eV

(2.b) (2.c)

Charge

tp t

t

t

Cmd Kp

t

grandement inspirée de [5], son dimensionnement ainsi qu’un schéma de principe du futur circuit intégré de récupération.

4.1 Décharge du piézoélectrique dans le primaire

Dans le cadre de notre application, nous voulons transformer l’énergie récupérable Es-elec = ½CpVmax

2 en ½LpI

2, énergie qui sera stockée essentiellement dans l’entrefer. De plus, il nous faut optimiser le coefficient de couplage du générateur piézoélectrique et ce en transférant toute l’énergie électrostatique disponible (sur la capacité des armatures) lorsqu’elle est maximale, c'est-à-dire lorsque la tension du piézoélectrique est à son maximum. Il faut donc adapter le schéma du Flyback pour notre application. Nous pouvons alors décharger Cp de deux façons : une décharge en un seul coup (« mono-coup ») ou en plusieurs décharges successives (« multi-coups »). La figure 5 montre les courbes simplifiées pour le cas mono-coup et pour les cas multi-coups. Le cas multi-coup a été illustré en montrant 2 transferts d’énergie, chacun de ½ Es-elec.

Figure 5. Décharge du piézoélectrique dans le prima ire en mono-coup (a) et multi-coups (b)

Le cas (a) est simple : pendant tp, temps pendant lequel Kp est passant, on décharge complètement le matériau dans l’inductance du primaire. Juste après que le courant dans la bobine ait atteint sa valeur maximale (E = ½LpImax

2), on ouvre Kp, puis on ferme Ks : toute l’énergie est transférée au secondaire. Il faut donc fixer tp au quart de la pseudo période du circuit LpCp (moment où le courant est maximal). Concernant la décharge en deux coups (b), il est préférable de transférer la même quantité d’énergie à chaque coup dans l’entrefer pour des raisons d’utilisation optimales du circuit magnétique (cf. partie 3.2). Dans ce cas, les temps de commutation ont pour expression :

ppp CLt2π= )t(tt ppp 2

121

21 ==

(a) (b)

En négligeant les pertes capacitives, résistives et inductives dans Lp et Kp, à chaque fermeture de Kp, le courant Ip et la tension Vp ont les expressions suivantes :

)t.sin(L

V)t(i p

pp

initialep ω

ω= )t.cos(V)t(v pinitialep ω=

Avec pω la pulsation du circuit LpCp. Par exemple, en

prenant comme grandeurs d’entrée l’énergie maximale récupérable Es-elec = 25 µJ, la fréquence de travail du circuit magnétique Fmag de 200 kHz, et la capacité Cp de 20 nF. L’inductance Lp nécessaire pour un transfert « mono-coup » est d’environ 127 µH. Si nous voulons diminuer la valeur de l’inductance Lp (et donc l’encombrement de cette dernière) tout en transférant la même quantité d’énergie, il est nécessaire de diminuer le temps de commutation tp. Notons qu’à tp correspond la fréquence de travail du composant magnétique (Fmag = 2/tp) et donc les pertes associées. Ainsi, à 400 kHz, l’inductance choisie pour un transfert « mono-coup » sera de 32 µH.

Pour la décharge de la capacité en n coup, transférant la même quantité d’énergie à chaque coup (c'est-à-dire Es_elec/n), le courant maximal est réduit par rapport au courant maximal du mode « mono-coup », ce qui nous permet de, réduire la taille du circuit magnétique et/ou la valeur de l’inductance du primaire. On remarque que le temps de transfert de l’énergie se voit modifié pour chacun d’eux, demandant un pilotage intelligent de Kp et Ks. Le tableau 1. donne une brève comparaison des deux modes de transfert :

Tableau 1. Influence du nombre de transferts à inductance fixe sur F mag et Imax

(pour L p= 127 µH, Cp = 20 nF et Vmax = 50V)

4.2 Dimensionnement du Flyback

A partir des grandeurs du cahier des charges (Courant efficace, Fmag , Es-elec , Lp …) choisies et fixées, nous déterminerons les paramètres du composant magnétique (noyau + bobinage) à partir de la méthode simplifiée présentée dans [4]. Voici les étapes importantes de cette dernière : choix des conducteurs à partir d’une valeur arbitraire de la densité de courant, comparaison avec l’épaisseur de peau, détermination du produit des aires SF et SB (figure 6) fonction de la forme du courant, de l’inductance et de l’induction maximale (elle aussi choisie de façon arbitraire), choix du noyau en fonction du produit SF x SB, estimation des pertes fer, calcul du nombre de spires de chaque bobinage et estimation des pertes joules. Le calcul de l’entrefer est ensuite effectué en fonction de l’inductance, du nombre de spires et de la surface SF.

Mode 1 coup 2 coups ETransférée

chaque coup 25µJ 12,5 µJ

Temps de fermeture min

de Kp

tp = 2,5 µs Fmag = 200kHz

tp1 =1,25 µs Fmag = 400kHz

Courant max 628 mA 444 mA

Temps de transfert complet

tp + tg + ts tp1 + tp2 + 2. tg 2.ts

Ip

t

Cmd Kp

tp1 tp2

Vp

t

Ip

Vp

(a) (b)

Figure 6. Flyback à deux enroulements

Ce sont le temps de commutation et le courant maximum qui déterminent respectivement la fréquence de travail Fmag du circuit magnétique et l’induction maximale BM. Ces paramètres sont des acteurs déterminants dans l’évaluation des pertes fer. Le volume Ve de l’entrefer est donc à dimensionner en fonction de l’énergie que l’on veut y stocker à chaque transfert. Un compromis rendement/encombrement en fonction de la fréquence de fonctionnement, des dimensions du circuit magnétique et du nombre de commutations nécessaires pour transférer l’énergie est le principal verrou à lever.

L’influence de l’inductance de fuite ramenée au primaire dont la présence est due à l’imperfection du couplage est considérable dans le cas du Flyback. Nous devons alors dimensionner l’interrupteur Kp en conséquence ou, en dernier recours, utiliser des dispositifs d’écrêtage pour limiter les surtensions de blocage intrinsèques.

On privilégie le mode discontinu (démagnétisation complète du noyau magnétique) car il réduit les valeurs de Lp et Ls (et donc le volume) et diminue le phénomène de recouvrement par rapport au mode de conduction continue. Néanmoins, ce mode oblige de surdimensionner l’interrupteur KP [4] et induit de plus fortes ondulations de courant d’entrée et de sortie (ip et is sont discontinus), menant à une valeur de CL plus importante pour absorber les pics de courant.

On remarque aussi que la tension de sortie dépend de la charge RL, et qu’une régulation de tension est à priori indispensable derrière le Flyback qui est, avant tout, une source de puissance dans ce mode.

4.3 Schéma de principe du futur circuit intégré

En tenant compte de ce qui a été dit précédemment, le futur circuit intégré de récupération doit réaliser deux fonctions importantes :

- la détection du maximum de tension - la génération d’impulsions de durées précises et

contrôlées pour le primaire et le secondaire Ce circuit nécessite uniquement l’emploi en externe de l’inductance couplée, de l’interrupteur, d’un pont de diode et d’une capacité de stockage. Le schéma de principe du circuit intégré de mise en forme que nous comptons réaliser est présenté figure 7.

Figure 7. Schéma de principe du circuit intégré de

mise en forme

5. Conclusions

Après avoir énuméré les différents étages importants d’un système de récupération d’énergie mécanique nous avons rappelé le principe de conversion piézoélectrique en basse fréquence et les contraintes qu’il impose sur l’électronique de conversion. Le convertisseur Flyback à été choisi pour réaliser la conversion d’une forte tension en une tension 10 à 30 fois plus basse. La décharge du matériau piézoélectrique s’effectue en un ou plusieurs coups selon la quantité d’énergie jugée optimale à transférer, ce qui a des conséquences importantes sur le dimensionnement de l’inductance couplée et plus généralement sur les autres composants.

Pour des problématiques d’intégration plus que de consommation, nous avons choisi de réaliser ces fonctions dans un ASIC. De plus, la fonction de génération d’impulsion de ce circuit intégré sera programmable et ajustable en temps réel dans le but de convenir à d’autres principes de récupération d’énergie mécanique et notamment les structures capacitives.

Références

[1] C. Jean-Mistral and S. Basrour, "Récupération de l’énergie des vibrations mécaniques pour générer de l’électricité", Techniques de l’ingénieur RE135 (2010).

[2] A. Badel, "Récupération d’énergie et contrôle vibratoire par

éléments piézoélectriques suivant une approche non linéaire", (thèse soutenue en 2008)

[3] G. Poulain "Contribution au développement d’un

générateur piézoélectrique pour applications nomades", (thèse soutenue en 2004)

[4] J-P. Ferrieux and F. Forest, "Alimentation à découpage,

convertisseurs à résonance" Dunod (2006) [5] G. Despesse, "Etude des phénomènes physiques utilisables

pour alimenter en énergie électrique des micro-systèmes communicants, (thèse soutenue en 2005)

Approche de la modélisation distribuée appliquée à la diode PIN de puissance utilisant le langage VHDL-AMS

A. HNEINE1, J. L. MASSOL1,2, P. TOUNSI1,2, P. AUSTIN1,2 1 CNRS ; LAAS ; 7 avenue du colonel Roche, F-31077 Toulouse, France

2 Université de Toulouse ; UPS, INSA, INP, ISAE ; LAAS ; F-31077 Toulouse, France Email : ahneine@laas.fr

Résumé

Cet article présente l’une des premières implémentations en VHDL-AMS d’une modélisation distribuée appliquée à la diode PIN de puissance. Cette modélisation est basée sur une approche unidimensionnelle de l’équation de diffusion ambipolaire décrivant le comportement des charges dans la zone faiblement dopée. La méthode permet de transformer cette équation dans l’espace et le temps en un ensemble fini d’équations différentielles en temps. L’adaptation de l’approche au langage VHDL-AMS est démontrée par l’implantation du modèle dans le simulateur Questa-AMS. Pour valider le modèle, des résultats de simulation seront comparés avec des résultats expérimentaux. La cohérence des résultats obtenus à partir de la simulation de la diode dans un circuit hacheur simple montre l’efficacité et la robustesse du modèle.

1. Introduction À l’heure actuelle, la demande de l'électronique de

puissance ne cesse d'augmenter pendant que les applications de faible puissance se développent. En conséquence, la performance, la fiabilité et l'intégration sont de plus en plus importants et correspondent à des préoccupations actuelles de la communauté de recherche. Les dispositifs à semi-conducteurs doivent donc rester efficaces non seulement dans des conditions normales de fonctionnement, mais aussi dans des conditions extrêmes. Ces conditions inhabituelles de fonctionnement sont par exemple la surcharge transitoire, le régime de court-circuit, le champ électromagnétique, le stress thermique, etc…[1]

La simulation des systèmes a un rôle majeur pour vérifier le bon fonctionnement d'un circuit électronique. Le processus de simulation des systèmes nécessite un langage qui permette de décrire de façon adaptée les différents éléments du système.

VHDL-AMS (IEEE 1076-1999) permet de décrire des modèles multi-abstractions, multi-disciplinaires (diagrammes d’états, modèle Spice, modélisation thermique, modèles électromécaniques, etc..), hiérarchiques à temps continu et à évènements discrets dans les librairies externes. Il permet de gérer aussi bien en numérique qu'en analogique les abstractions comportementales (la fonction), structurelle (la netlist de modèles) et signal-flow (sous forme de boites noires). [2]

Une des tendances principales dans la communauté VHDL-AMS est la modélisation des objets élémentaires

dans les domaines physiques appropriés (électronique, optique, mécanique) et comment ces objets peuvent être reliés ensemble d'une manière simple par l'ingénieur. De plus la puissance de VHDL-AMS se fonde sur le fait qu'elle permet au concepteur de détailler seulement les équations constitutives des sous-modèles internes constituant le système global (fig.1).

Figure 1. Stratégie de modélisation pour la simulation d'un système global en VHDL-AMS

2. Modèle électrique des composants bipolaires de puissance

2.1 Equation de diffusion ambipolaire Avec les hypothèses simplificatrices

d'unidimensionnalité, quasi-neutralité et haute injection, le comportement des porteurs dans la région de base large est décrit par l'équation classique et fondamentale de diffusion ambipolaire.

D !p2 (x, t)!x2

=p(x, t)!

+!p(x, t)!t

(1)

où p(x, t) est la concentration des porteurs, ! leur

durée de vie et D est la constante de diffusion ambipolaire. D et ! sont supposées indépendantes de la position x.

La solution de l'équation de diffusion ambipolaire est connue en statique, mais en dynamique, aucune solution analytique n'existe. Pour cela, un développement en série

de Fourrier (éq. 2) peut être utilisé comme solution de l'équation.

p(x, t) =V0 (t)+ Vk (t)cosk! (x ! x1)(x2 ! x1)k=1

"

# (2)

Cette formulation [3] permet à l'équation de diffusion ambipolaire (éq.1) de se convertir en un ensemble infini d'équations différentielles du premier ordre suivant la valeur de k.

• Pour k=0

(x2 ! x1)(dV0 (t)dt

+V0!) =

D "p(t)"x

x2 !"p(t)"x

x1#

$%

&

'(! I0 (t)

(3)

avec I0 (t) = Vn (t)dx1dt

! (!1)n dx2dt

"

#$

%

&'

n=1

(

) (4)

• Pour k≠0

x2 ! x1( )2

dVkdt

+Vk1!+

Dk2" 2

(x2 ! x1)2

"

#$

%

&'

(

)**

+

,--=

D (!1)k .p.x

x2 !.p.x

x1"

#$

%

&'! Ik

(5)

Ik =Vk4d(x1 ! x2 )

dt+

n2Vnn2 ! k2

dx1dt

! (!1)k+n dx2dt

"

#$

%

&'

n=1n(k

)

* (6)

Ces équations peuvent être représentées à l'aide d'un circuit électrique équivalent constitué de deux lignes paire et impaire. Ces lignes sont composées d'une infinité de cellule RC élémentaires où la tension aux bornes de chaque cellule représente un coefficient Vk (t) de la série de Fourier (fig.2).

Figure 2. Circuit électrique équivalent à la répartition des porteurs dans la base

Ces cellules élémentaires de rang k sont composées d'une résistance Rk , d'un condensateur Ck et d'une

source de courant Ik (t) mise en parallèle.

• Pour k=0

C0 = x2 ! x1

R0 =!

x2 ! x1

"

#$

%$

(7)

• Pour k≠0

Ck =x2 ! x12

Rk =2

x2 ! x1

11!+k2! 2D(x2 ! x1)

"

#

$$$

%

$$$

(8)

Les deux lignes paire et impaire sont excitées par une source de courant Iepair (t) et Ieimpair (t) dont

les expressions on fonction des courants d'entrée et de sortie sont données par les équations (9) et (10).

Iepair (t) =I p1 ! I p2qS

(9)

Ieimpair (t) =D2qS

In1 + In2Dn

!I p1 + I p2Dp

"

#$$

%

&'' (10)

2.2 Modèle de la diode de puissance La figure 3 représente la structure de la diode de

puissance, indiquant les principaux phénomènes physiques pris en compte. De trois à cinq régions distinctes doivent être considérées, selon les conditions de fonctionnement [4]. Entre ses régions citons quelques unes :

Les émetteurs fortement dopés, qui injectent les porteurs dans la base large et faiblement dopée en polarisation directe. Ces émetteurs ne sont pas parfaitement efficaces et une partie du courant circulant à travers les jonctions émetteur est due au courant de recombinaison des porteurs minoritaires ( In1 et I p2 ).

La région de base qui contient la zone de stockage des porteurs et aussi les couches adjacentes de charge d'espace qui apparaissent au recouvrement inverse lors du phénomène de désaturation. L'évolution de la distribution de la concentration des porteurs au recouvrement inverse est indiquée dans la figure 3.

R0 C0I0(t)

V0(t)

Vnmax-1(t)

Rnmax-1 Cnmax-1

Raddpaire

Iepair(t)

Inmax-1(t)

R1 C1I1(t)

V1(t)

Vnmax(t)

Rnmax Cnmax

Raddimpaire

Ieimpair(t)

Inmax(t)

Figure 3. Structure d'une diode PIN faisant apparaitre les principaux phénomènes physiques et l'évolution de la distribution des porteurs au recouvrement inverse

3. Avantage du langage VHDL-AMS pour la simulation des systèmes

Parmi les divers avantages de ce langage de description nous pouvons noter en particulier :

• Elégante solution aux problèmes électroniques et thermiques en ajoutant un nœud thermique à n’importe quel élément du circuit qui à son tour peut être branché à un environnement thermique.

• Vérification en temps réel du champ de validité des modèles en utilisant l’instruction « assertion and report statements » qui teste si les conditions sont satisfaites sur les variables du modèle.

• Réalisation d’un logiciel superviseur pour échanger des données entre une simulation électrique et un simulateur 3D (thermique, électro-mécanique, électro-magnétiques).

• Description des diagrammes paramétriques de bas niveau utilisés dans la spécification des divers systèmes et dans des outils d’intégration et de simulation comme « SysML », par exemple.

4. Résultats de simulation Le circuit électrique utilisé pour la simulation de la

diode de puissance PIN est un simple hacheur [5] (fig.4). Les valeurs des paramètres électriques du circuit sont :

I f =1A ,E = 30V , dI fdt

=13A /µs .

Figure 4. Circuit électrique de test utilisé pour la simulation de la diode PIN de puissance

Les figures 5 et 6 montrent les résultats de simulation de la diode PIN au recouvrement inverse à 300 K et 400 K respectivement.

La figure 7 montre l’intérêt de cette modélisation du fait que les paramètres physiques peuvent être pris en compte, comme la durée de vie des porteurs.

Figure 5. Caractéristique IAK et VAK de la diode PIN au recouvrement inverse pour T=300K

Figure 6. Caractéristique IAK et VAK de la diode PIN au recouvrement inverse pour T=400K

Figure 7. Simulation de la diode PIN en fonction de la durée de vie des porteurs pour T=300K

5. Conclusions Dans cet article nous présentons une approche de

modélisation distribuée appliquée à la diode PIN de puissance mise en œuvre, pour la première fois en VHDL-AMS. La modélisation de la diode PIN est la première étape. En effet à terme, VHDL-AMS permettra la modélisation des systèmes d’alimentation complets, car

E

D'

L

L'

IFV

I+

K

D

Cou

rant

(A) Tension (V

)

Temps (µs)

Coura

nt (A

) Tensio

n (V

)

Temps (µs)

V totalI total

41ns

99ns

200ns

Tens

ion

(V)

Temps (µs)

il est bien adapté à la modélisation et la simulation des systèmes mixtes.

Les étapes suivantes sont la modélisation de l’IGBT et de l’environnement électrothermique afin de simuler des convertisseurs complets.

Ces modèles permettent une étude des composants dès la phase de conception en analysant les interactions entre les différents éléments du circuit. L’avantage offert par ces modèles permet leur intégration facile dans un environnement de conception complet.

Références

[1] P. Austin and J. Sanchez, Distributed Modeling Approach Applied to the IGBT. Springer, 2010. [2] P. Ashenden, G. Peterson, and D. Teegarden, The system designer’s guide to VHDL-AMS: analog, mixed-signal, and mixed-technology modeling. Morgan Kaufmann Pub, 2003. [3] P. Gillet, M. KALLALA, J. MASSOL, and P. LETURCQ, “Résolution analogique de l’équation de diffusion ambipolaire = Analog reslution of the ambipolar diffusion equation,” Comptes rendus de l’Académie des sciences. Série II, Mécanique, physique, chimie, astronomie, vol. 321, no. 2, pp. 53–59, 1995. [4] P. Leturcq, M. Berraies, and J. Massol, “Implementation and validation of a new diode model for circuit simulation,” in Power Electronics Specialists Conference, 1996. PESC’96 Record., 27th Annual IEEE, vol. 1. IEEE, 2002, pp. 35–43. [5] G. Bonnet, “Approche distribuée des structures de type bipolaire adaptée à la conception des systèmes de l’électronique de puissance,” Ph.D. dissertation, 2003.

Conception et caractérisation d'un diode PiN 6500Ven carbure de silicium

Runhua HUANGUniversité de Lyon – INSA de Lyon

Laboratoire Ampère – CNRS21 avenue Jean Capelle

69 621 Villeurbanne CEDEX

Pierre BROSSELARDGabriel CIVRAC

Pascal BEVILACQUADominique PLANSON

Email : runhua.huang@insa-lyon.fr

Résumé

Des diodes 6500V bipolaires en SiC-4H ont été conçues par le laboratoire AMPERE. La première étape de ce premier travail est le dessin des masques qui a servi à leur fabrication. La société IBS a eu en charge cette phase. La caractérisation électrique a été réalisée au laboratoire AMPERE. En absence de la passivation secondaire, la tenue en tension exacte des composants n'a pu être déterminée. En revanche des paramètres du matériau comme la durée de vie des porteurs ont pu être estimés. Les premiers rendements de fabrication sont de l'ordre de 45% pour les diodes de 8 et 24 mm2 et 60% pour les diodes de 2 mm2. Ces résultats sont très encourageants pour le futur du projet (SiCHT2)et notamment sur la possible mise en place d'une filière technologie de composants haute tension SiC en France.

1. Introduction

L’électronique de puissance se développe aujourd’hui autour de 3 thématiques : l’intégration, les ambiances sévères (haute température) et la haute tension. L’une des principales limites du développement des convertisseurs est la partie dispositifs actifs. Ils sont principalement à base de Silicium. En effet, le silicium a des limites en termes de température d’utilisation, fréquence de commutation et de tenue en tension. Une alternative au Si peut être les semi-conducteurs à grand gap [1]. Le plus noble d’entre eux est le diamant mais il connaît des limites en terme de disponibilités de substrats et de maturité de la technologie qui font qu’aujourd’hui ce semi-conducteur est peu avancé Le Carbure de Silicium est quant à lui le semi-conducteur à grand gap le plus avancé en termes de disponibilités de substrats et de maturité technologique. En effet, depuis 2001, Infineon et Cree commercialisent des diodes Schottky SiC 300V- 600V et 1200V [2-3]. Un handicap majeur pour le SiC est le coût élevé du matériau du fait d’une seule source de matériau fiable au monde, Cree. Le Nitrure de Gallium peut être une autre alternative mais du fait de l’absence de substrat GaN, il ne peut être réalisé des composants ayant une tension de rupture supérieure à 1200V avec une résistance à l’état passant suffisamment faible.

Cette étude présente la conception à base de simulation à éléments finis d'une diode PiN 6500 V en carbure de silicium. Ce travail s'inscrit dans le cadre du projet SiCHT2. L'objectif est de réaliser un diode PiN 6500 V avec un courant en direct de 10A. La conception du composant aboutit à l'élaboration du jeu de masque pour fabriquer le composant. La quatrième partie de cet article présente les différentes étapes technologiques pour la fabrication d'un tel dispositif. Ce partie se termine par les caractéristiques électriques des diodes réalisées.

2. Conception de la diode 6500V en SiC-4H

La diode PiN développée est illustrée par la figure 1. A ces niveaux de tenue en tension, le composant a une conduction verticale. L'anode se trouve en face avant quant à la cathode, elle se trouve en face arrière. La protection périphérique du composant est quant à elle, défini par une MESA (gravure du SiC) et une zone P nommée JTE (Junction Termination Extension). En effet, ces 2 protections permettent d'écarter les lignes équipotentielles et donc d'obtenir une tenue proche de celle obtenue en théorie (tenue en tension d'une jonction PN semi-infinie). La passivation primaire définie par une couche de SiO2 d'une épaisseur de 1,5 μm quant à elle permet de limiter l'arcage dans l'air lorsque la diode est polarisée en inverse.

Fig. 1 : Vue en coupe de la diode PiN

La simulation à base d'éléments finis permet de définir les différents paramètres de couches telles que (eN-, ND) mais aussi de donner une allure de la tenue en tension en fonction des paramètres (Detch, LJTE et P-JTE).

2.1 Simulation par éléments finis.

La simulation à base d'éléments finis (logiciel SentaurusTM), repose sur la résolution en chaque noeud (point d'un maillage définissant la structure) de l'équation de Poisson (4), et les deux équations de transport des électrons (5) et des trous (6) :

∇⋅S∇P =−q p−nN D−N A−trap (4)avec n et p les concentrations respectives en électrons et en trous, ND et NA les dopages respectivement donneur et accepteur, et φ le potentiel électrostatique au point considéré. C'est cette valeur qui sera calculée dans la résolution de cette équation de Poisson. P est la polarisation ferroélectrique, trap la densité de charges piégées ou fixes.

∇⋅J n=q Rnetq∂n∂t

(5)

−∇⋅J p=q Rnetq∂ p∂ t

(6)

avec Rnet le taux de recombinaison.

2.2 Tenue en tension de 6500 V

Tout d'abord, il faut définir les paramètres de la zone de drift (eN-, ND) en réalisant des simulations en inverse et en direct de la diode. La figure 2 présente l'évolution de la tenue en tension en fonction du dopage (ND) pour différentes épaisseurs (eN-) de la couche N-. Pour avoir un point optimal, il faut se placer au niveau du coude de la courbe coté plateau correspondant à un niveau de dopage de 5x1014 cm-3. En ce qui concerne l'épaisseur de la couche, la tenue en tension du composant sera de plus en plus grande si l'épaisseur de la couche augmente au détriment du régime direct. C'est pour cela que nous choisissons une solution pour laquelle un compromis entre les régimes direct et inverse. Les paramètres sont donc : eN- = 80 μm et ND = 5x1014 cm-3.

Fig. 2 : Tenue en tension de la diode semi-infinie en fonction du dopage (ND) de la zone de drift pour

différentes épaisseurs (eN-).

Les paramètres retenus permettent d'obtenir un composant ayant une tenue en tension de 12 kV. Une marge de sécurité a été prise due à l'efficacité de la protection périphérique et à la passivation. Le dimensionnement de la protection périphérique s'est appuyé sur les travaux de thèse de P. Brosselard [4]. La

figure 2 illustre la tenue en tension de la diode protégée par MESA/JTE en fonction de la dose d'implantation de la JTE pour différentes profondeurs de gravure. Lorsque la dose de la JTE est élevée, la tenue en tension diminue car les lignes équipotentielles se resserrent en bout de poche. Au contraire, lorsque la dose est faible, les lignes équipotentielles se resserrent en bord de jonction P+/N. Cette tendance se confirme par le fait que l'augmentation de la profondeur de gravure contribue uniquement à la diminution de la sensibilité de la dose sur la tenue en tension pour des faibles doses.

Fig. 3 : Tenue en tension de la diode protégée par MESA/JTE en fonction de la dose de la JTE pour

différentes profondeur de gravure (Detch).

A partir de la dose optimale, des simulations de l'influence des charges fixes à l'interface SiO2/SiC ont été réalisées aussi bien pour des charges positives que négatives. D'après la figure 4, il en résulte que la tenue en tension est bien plus sensible aux charges positives que négatives. En effet, les charges positives facilitent la désertion de la JTE rendant ainsi cette dernière moins efficace. Le signe des charges est très difficile à maintenir constant au fur et à mesure de la répétabilité de la procédure de fabrication c'est pour cela que nous avons opté pour une marge de sécurité entre la tenue en tension théorique du composant (12000V) et celle désirée (6500V).

Fig. 4 : Tenue en tension de la diode protégée par MESA/JTE en fonction de la densité de charge fixe

(positives ou négatives) à l'interface SiC/SiO2.

Les paramètres des différentes couches et zones sont ainsi déterminés. La grosse partie du travail a été faite en régime bloquée. La prochaine partie aborde le dessin des masques des diodes 6500V.

2.3 Dessin des masques

La figure 5 représente le dessin du champ de base des diodes PiN 6500V. Ce champ de base (14,8 mm x 14,8 mm) se compose de 4 sous parties (7,4 mm x 7,4 mm). La disposition des puces est optimisée pour une mise en parallèle des composants (4 diodes sur une puce ou 2 diodes rectangulaires) pour montrer si la mise en parallèle dans le cas du SiC est facilement réalisable. Différent rayons de courbures ont été implémentées sur le masque. Expérimentalement, nous pourrons déterminer quel sera le rayon de courbure optimale pour une tenue en tension de 6500V. Sur un wafer de 3", il y aura environ 68 diodes de petite taille (2 mm2), 33 diodes rectangulaires (8 mm2) et 35 diodes (24 mm2) de grande taille qui seraient susceptibles de fonctionner.

Fig. 5 : Champ élémentaire du masque des diodes 6500V

3. Réalisation des composants

Pour fabriquer les composants, au total huit niveaux photo-lithographiques sont nécessaires. Les premières étapes sont des gravures du SiC par plasma de type RIE afin de déterminer les motifs d'alignements et la protection périphérique Mesa. Ensuite, une multi-implantation d'aluminium est nécessaire pour la réalisation de la JTE. En effet, en technologie SiC, le mécanisme de diffusion des dopants n'existe pas. Afin d'obtenir une jonction P/N en volume, il faut implanter les dopants sous forte énergie. A titre d'exemple, pour définir la JTE, il faut 5 implantations ioniques dont la dose cumulée ne dépasse pas les 1013 cm-2 et l'énergie maximale est de 320 keV. Par la suite, une implantation d'azote est nécessaire pour le channel stopper. Cet anneau a pour rôle de fixer le potentiel de la cathode en périphérie du composant. Ceci permet d'obtenir un meilleur rendement des diodes. Pour la mise en site des dopants et recristalliser la surface, un recuit de 30 min à 1650°C est nécessaire. Un dépôt de 1,5 μm de SiO2 a été réalisé par PECVD. Ensuite, cette couche a été gravée localement afin de prendre contact. Le métal de la cathode est 100 nm de Ni et celui de l'anode un alliage Ti/al/Ti/Ni (5/60/30/100 nm). Ces métaux ont été recuits à 950°C pendant 2 min. Afin de pouvoir encapsuler les composants, un métal épais doit être déposé en face avant et arrière. Pour ces composants, une couche de Ti/Ni/Ag (20/100/4000 nm) a été déposée. Pour le moment, la fabrication des composants est arrêtée à ce niveau. Il manque en fait la couche de passivation finale qui est en

cours d'optimisation. Malgré cela, différentes caractérisations électriques ont été réalisées.

4. Caractérisations électriques

La fabrication des composants n'étant pas tout à fait achevée seules des caractérisations électriques sous pointes ont été réalisées. Les résultats présentés dans ce papier ont été faits après l'étape de métallisation.

4.1 Caractérisation en régime direct

Les diodes ont été caractérisées en mode DC. La figure 6 représente le courant IA en fonction de VAK pour une diode de 2 mm2. Nous remarquons que la tension de seuil est de 3V par rapport à 0,7 V pour une diode en Silicium. Ceci est du au fait que le SiC à une largeur de bande interdite (3 eV) supérieure à celle du Si (1,1 eV).

Fig. 6 : I(V) en régime direct pour une diode de 2 mm2

expérimental (symbole carré) et en simulation (ligne pleine)

En utilisant la méthode des éléments finis, la diode a été simulée en direct. Afin d'obtenir des résultats identiques entre simulation et expérience, les paramètres de durée de vie (τn et τp) et résistance du contact ont été ajustée. Les valeurs obtenues sont 3,4 Ω pour la résistance de contact, 2,5 μs pour τn et 500 ns pour τp. La résistance spécifique ainsi obtenue est de 70 mΩ.cm2 ce qui donne une résistance de contact acceptable pour un dopage de 8×1018 cm-3 pour la zone P+. Un composant unipolaire de surface identique possède une chute de potentiel de 30V. En effet, la résistance de la couche N-

est de 1 Ω.cm2. En conclusion, pour ce calibre en tension (6500V), la

diode bipolaire est le meilleur candidat qu'une diode Schottky si nous travaillons à une densité de courant de 30 A.cm-2.

4.2 Régime en inverse

Les diodes ont été également caractérisées en inverse sous air. Etant donné que la passivation finale n'a pas été réalisée, nous nous sommes limités à une tension de 400 V en inverse. Toutefois, toutes les diodes du wafer de 3'' ont été caractérisées afin de déterminer les composants qui ont une tenue en tension supérieure à 400 V. A cet effet, un traceur de courbes Agilent B1505 a été utilisé afin d'appliquer la tension de 400 V en inverse. La

figure 7 illustre le montage entre la station sous pointes qui est pilotée par le B1505.

Fig. 7 : Photo du B1505 pilotant la station sous pointes Cascade.

La figure 8 quant à elle illustre la cartographie de l'échantillon avec les diodes polarisées en inverse. Les diodes qui ont une tenue en tension supérieure à 400V sont représentées en couleur clair (vert). Les autres couleurs sont décrites dans la légende. En règle générale, les courants de fuite sont inférieurs au nA pour les diodes de 2 et 8 mm2. Quant aux diodes de 24 mm2, les courant de fuites sont compris entre 5 et 10 nA. L'augmentation de ce courants de fuite est due à l'effet de surface qui provient de la présence de défauts structuraux dans le matériau.

Fig. 8 : Cartographie du wafer 3'' de diode PiN en régime inverse.

A partir de ces mesures des premiers rendements peuvent être exprimées. Dans les pourcentages qui suivent, seules les diodes présentant un courant de fuite inférieur à 10 nA sont considérées comme opérationnelles. Pour les diodes de 2 mm2, 63% des composants sont opérationnelles contre 43% et 47% pour les 8 mm2 et 24 mm2 respectivement. Ces résultats montrent que la technologie a peu d'influence sur les caractéristiques des composants du fait que les rendements sont relativement indépendants des surfaces actives.

5. Conclusion et perspectives

Les diodes bipolaires en SiC-4H 6500V ont été réalisées. Les premiers rendements de fabrication sont définis pour des tensions de 400V. Afin de déterminer la tenue en tension exacte des composants, il faut achever la fabrication en déposant une couche de diélectrique épais (passivation secondaire). Dans un futur proche, les diodes seront découpées et encapsulées afin de pouvoir les caractériser en faisant varier la température. Les performances dynamiques pourront être aussi définies ainsi que la fiabilité du composant.

6. Bibliographie

[1] J. Millán, Wide Band-gap Power Semiconductor Devices, Proc. Of International Seminar on Power Semiconductors, August 2006, Prague, pp. 19-26

[2] Data sheets available online at: http://www.infineon.com.[3] Data sheets available online at:

http://www.cree.com/products/power.asp. I .[4] P. Brosselard, Conception, réalisation et caractérisation

d'interrupteurs (thyristors et JFET) haute tension (5 kV) en carbure de silicium, thèse de doctorat, INSA de Lyon, 2004

7. Remerciements

Les auteurs remercient la DGCIS pour le soutien financier du projet SiCHT2. Grâce au travail de Mrs Grégory GROSSET et Lionel DUPUY de la société IBS, les composants ont pu voir le jour.

Analyse des contraintes thermomécaniques des fils de connexion d'un Module IGBT en régime de courant constant et variable.

Email : hassen.medjahed@enit.com

Résumé

La fiabilité des modules de puissance est devenue au cours de temps un sujet d'étude majeur en électronique de puissance. Le principal mode de défaillance des modules de puissance IGBT est la fatigue thermomécanique.

L’échauffement thermique dû au passage de courant électrique provoque des contraintes mécaniques. L’intérêt de ce travail réside dans la détermination de ces contraintes en régime permanent et variable. L'originalité de notre étude consiste à créer un cycle de sollicitation thermique par circulation du courant électrique. Nous définissons ainsi les contraintes thermomécaniques par cyclage actif. Un modèle numérique 3D a été développé et une validation expérimentale par mesure infrarouge thermique est exposée. Ceci est une première étape vers une simulation qui liera les phénomènes électriques, thermiques et mécaniques permettant ainsi une optimisation de l'intégration lors de la phase de dimensionnement.

1. Introduction

Dans une chaine de traction ferroviaire, certains des équipements électriques entre la caténaire et le moteur permettent la conversion d'énergie. Il s'agit des modules d’électronique de puissance. Depuis plusieurs années, des études visent à intégrer des modules de plus en plus puissants dans des volumes de plus en plus faibles. Plusieurs problèmes se posent alors pour cette intégration notamment en termes de fiabilité. Effectivement la densité de contraintes vues par ces systèmes augmente considérablement.

L’un des points faibles, pour ce qui concerne la durée de vie, pour les modules de puissance actuels est la connexion par fils de bonding entre la puce et la métallisation [1]

La fatigue engendrée par les contraintes thermomécaniques induites par la circulation du courant électrique dans ces fils provoque la rupture de ces derniers.

Les travaux présentés ici proposent une mise en évidence de la détermination des contraintes mécaniques

subies par les fils de connexion lors du passage de courant électrique en régime continu et variable. Le module utilisé pour définir notre cas d'étude est représenté sur la figure 1. Il s’agit d’un module IGBT de type triphasé 1500A – 3300 V constitué de 18 transistors IGBT et de leurs diodes de roue libre.

2. Modes de défaillances des modules IGBT

Dans le cadre de fonctionnement des modules de puissance, les modules IGBT subissent généralement des contraintes multiples et complexes qui conduisent à leur défaillance. Les causes de défaillances sont dues à différents phénomènes : électriques, thermiques, mécaniques.

Ce travail est focalisé sur la fatigue des modules IGBT due au cyclage thermique. Les études liées à ce mode de sollicitation des assemblages de puissance sont les plus étudiées parce qu'il constitue la cause de défaillance principale de ces systèmes. Dans ce mode de sollicitation, la forte disparité des coefficients de dilatation thermiques (CTE) des matériaux employés dans le package, et l'inhomogénéité des gradients de température au sein des matériaux induisent des contraintes thermomécaniques qui conduisent à la défaillance. Le cycle thermique appliqué devrait être obtenu par interaction entre la commutation du courant électrique et le système de refroidissement.

Hassen MEDJAHED Université de Toulouse

INP Toulouse LGP

47, avenue d’Azereix 65016 TARBES Cedex

Paul Étienne VIDAL Université de Toulouse

INP Toulouse LGP

47, avenue d’Azereix 65016 TARBES Cedex.

Bertrand NOUGAREDE Université de Toulouse

INP Toulouse LAPLACE – CNRS UMR 5213,

2, rue Charles Camichel BP 7122, 31071 Toulouse Cedex 7

Figure 1. Exemple de module IGBT gamme1500 A – 3.3 KV

2.1 Modes de défaillances des fils de connexion

Dans le périmètre de notre cas d'étude, les fils de connexion sont des connecteurs en aluminium qui permettent la circulation du courant électrique. Ils ont un diamètre compris généralement entre 100 – 500µm et sont soudés par ultrasons sur la puce IGBT.

Ces fils sont l’un des points faibles de la structure des modèles de puissance. On rencontre deux types principaux de défaillance des fils de connexion : la déconnexion et la cassure. C’est la localisation des fissurations initiales qui fait que nous avons un mode de défaillances plutôt qu’un autre.

En effet, le décollement est du à l’apparition de microfissures au niveau de l’interface, fil de connexion –métallisation. La différence du coefficient de dilatation thermique entre le fil de connexion et la métallisation induit des contraintes thermiques qui engendrent des microfissurations qui se propagent et conduit à la déconnexion au cours du cyclage thermique. Des simulations par éléments finis de l’assemblage fil de connexion – métallisation pour déterminer ces contraintes ont été réalisées [2].

Si la soudure fil de connexion – métallisation n’a pas lâché au cours du cyclage thermique, des fissurations peuvent apparaitre au niveau du coude inférieur du fil conduisant ainsi à sa cassure.

Lorsque le fil est soumis à un cyclage thermique, le fil se dilate ce qui induit une flexion du fil puisque ce dernier est encastré sur les deux extrémités. Par exemple, pour un fil de 1 cm de longueur, une variation de température de 50°C provoque un allongement de 10µm et une augmentation de 0.05° de l’angle du fil par rapport à la métallisation [3]. Schaft a réussit à déterminer une loi analytique qui donne le nombre de cycles admissibles avant la cassure du fil en fonction de la déformation [4].

2.2 Autres modes de défaillances

Il existe également d’autres modes de défaillances qui concernent d’autres parties du module IGBT. On peut citer par exemple la déformation de la céramique . En effet, lors du cyclage thermique, des efforts de tension et de compression sont appliqués à la métallisation. La différence du coefficient de dilatation entre la puce de silicium et la métallisation engendre des efforts dépassant la limite d’élasticité, dans ces conditions la relaxation du phénomène peut provoquer le fluage de la métallisation [5].

Les substrats en céramique peuvent aussi être l’origine d’une défaillance à cause de leurs fragilités. Ceci est dû à la présence de microfissures dépassant une certaine longueur critique et suffisante pour engendrer la rupture [6].

La fatigue des brasures représente le mode de défaillance le plus fréquent. Elles sont présentent dans deux endroits des modules IGBT, entre la puce et le substrat et entre le substrat et la semelle. Cette dernière est la plus critique puisque c’est dans cette interface que la différence de CTE entre les deux matériaux est le plus fort et la surface de contact la plus large.

3. Maquette expérimentale

Afin de réaliser des essais expérimentaux sur la mesure de l’échauffement des fils de connexions, nous avons conçu une platine de test. Cette platine est constituée d’une plaque en céramique. Sur les deux faces de la céramique sont brasées des pistes en cuivre.

Sur la partie supérieure de celles-ci nous soudons deux fils en aluminium. Des connecteurs sont également soudés sur les plaques en cuivre pour relier l’alimentation en courant (figure 2).

L’intérêt d’une telle structure est l'isolation du fil de son environnement, ce qui nous permettra de focaliser notre étude uniquement sur le fil de connexion. Nous regarderons plus précisément les coudes d’inclinaison car c'est sur cette partie du fil que les modes de défaillances sont localisés.

4. Simulation

4.1 Présentation ABAQUS

Les simulations sont réalisées avec ABAQUS [7], un logiciel de calcul par éléments finis. Ce logiciel nous permet d’effectuer dans un premier temps des simulations électrothermiques en utilisant ce mode spécifique de calcul. Par la suite un couplage température – déplacement sera utilisé pour réaliser des simulations thermomécaniques. Nous obtiendrons ainsi la répartition et l’amplitude des contraintes mécaniques de Von Mises sur le fil dues à l’échauffement thermique. Nous pourrons ainsi comparer les valeurs obtenues avec la valeur de la limite d'élasticité pour un matériau donné. Modèle numérique

Un modèle élément fini est construit à partir du modèle CAO importé dans ABAQUS. Nous utilisons des éléments 3D tétraèdre – 4 nœuds pour réaliser le maillage. Les interfaces entre les objets étant supposées parfaites, nous ne tenons pas compte, par exemple, de la résistivité thermique des contacts (Figure 3).

L’ensemble est sous une température ambiante de 25°C qui constitue la température initiale. Le refroidissement du système est assuré par convection naturelle.

Figure 2 : Platine expérimentale

Coude supérieur

Coude inférieur

Le tableau 1 résume les propriétés électriques,

thermiques et mécaniques des matériaux utilisés dans ce modèle.

Nous utilisons une loi linéaire élastique pour simuler le comportement mécanique des fils de connexion. La loi linéaire se justifie du fait de la faible sollicitation en contrainte (10 MPa maximum) et donc la faible déformation élastique de l'aluminium ne justifiant pas l'utilisation de lois plus complexes. Ces propriétés sont supposées constantes en fonction de la variation de la température.

Tableau 1. Propriétés électrique, thermiques et mécanique

5. Moyens de mesures

Afin de mesurer l’échauffement des fils de connexion nous avons utilisé une caméra infra rouge, modèle FLIR SC 7000 ayant une précision de 7 m°C. Celle-ci est connectée à un ordinateur portable équipé d’un logiciel spécifique qui nous permet de visualiser la variation de la température en temps réel.

6. Résultats de simulation et expérimentaux

Nous présentons dans cette partie les résultats de simulation et expérimentaux (échauffement et contraintes mécaniques). Ces résultats sont obtenus lors d’une circulation de courant en régime constant puis variable.

6.1 Régime permanent

6.1.1 Echauffement thermique La figure 5 représente le résultat de simulation et

expérimental de la répartition du champ de température sur le fil de connexion, obtenu pour une intensité de courant de 10 A. Cette valeur de courant est calculée à partir de la valeur nominale théorique de courant total commuté par un module IGBT et ramené à un seul fil.

En observant l’échauffement des fils de connexion, le maximum de température (38°C) est localisé au centre du fil.

Cet échauffement est dû au fait que la chaleur est mieux dissipée sur l’extrémité du fil. A ce niveau, les fils sont en contact avec les plaques en cuivre. De plus, le transfert de chaleur s’effectue par conduction entre le fil, le cuivre et la céramique. La céramique possède une bonne conductivité thermique associée à une large surface d'échange. Cette orientation de la chaleur est assurée par la condition limite appliquée sur la surface inférieure de la plaque en cuivre (T=25°C).

Par ailleurs, la chaleur est moins dissipée par convection naturelle sur les zones du fil éloignées du contact, où des coefficients de convection naturelle sont appliqués pour chaque objet.

Une comparaison de l’amplitude de température entre le résultat de simulation et celui obtenu par la mesure a été faite (figure 6). Elle atteste de la bonne conformité entre les deux résultats. La courbe obtenue a une forme d’une cloche. Ainsi, dans ce contexte de test et en régime permanent, l'échauffement du fil n'est pas homogène.

Propriétés Al Cu ALN

Conductivité thermique λ ( W m-1

°K-1 ) 237 401 180

Conductivité électrique σ ( s m-1 ) 3.69 10+7

5.96 10+7

10-14

Densité volumique ρ( kg m3 ) 2700 8900 3260

Chaleur spécifique Cp (J kg-1 °K-1) 897 380 740

Module de Young E (MPa) 6.6 104 110000 310000

Coefficient de poisson ν 0.35 0.343 0.24

Coefficient de dilatation thermique α (23)°

2.3 10-5 3 10-5 4.5 10-6

Figure 4. Caméra infrarouge

Figure 3. Modèle numérique

Fils de connexions

Plaque en céramique

Connecteurs

Plaques en cuivre

Figure 5. Résultats expérimental et de simulation de l'échauffement du fil de

connexion.

6.1.2 Contraintes mécaniques En partant du constat que notre modèle numérique a

donné des résultats cohérents, nous avons obtenu numériquement le champ de contraintes de Von Mises de l'assemblage. La figure 7 montre qu'un échauffement du fil tel qu'obtenu expérimentalement maximise la contrainte au niveau du coude inférieur du fil de connexion.

Cette constatation nous permet de mieux appréhender l'occurrence du mode de défaillance à cet endroit pour les fils de connexions. L'amplitude de la contrainte maximale est de 10MPa alors même que les contraintes résiduelles dues à la mise en œuvre du fil ont été négligées. Cette même figure fait aussi apparaitre la corrélation entre la géométrie du fil et la contrainte obtenue. Une étude déjà menée permet de démontrer que l'angulation du fil de bonding impacte fortement l'amplitude de la contrainte dans cette zone [8].

6.2 Régime variable

Tous les résultats obtenus jusqu'à présent concernent le régime permanent. Or en réalité, le courant qui traverse le fil est variable. Nous allons donc étudier le comportement électro-thermomécanique en régime variable.

6.2.1 Résultats de simulation Afin d’obtenir le profil réel de courant nous avons

réalisé une simulation d'un onduleur de tension à Modulation de Largeur d'Impulsion sous PSIM. Nous créons ensuite un circuit électrique qui doit reproduire ce

profil de courant et permettre de l'appliquer à un fil de connexion isolé (Figure 2).

Le circuit électrique et le profil réel de courant sont représentés sur la figure 8. Le courant obtenu correspond à l’alternance positive d’une sinusoïde d’amplitude maximale de 10 A hachée à une fréquence de 1 kHz. Ce courant sera par la suite introduit dans Abaqus afin de simuler l’échauffement en régime dynamique.

Nous avons donc relevée la courbe d’évolution

temporaire de la température dans le fil de connexion. La figure 9 montre que la température évolue sous

forme de paliers pour atteindre le régime permanent au bout de 2 s. Ces paliers sont dus à la différence qui existe entre les constantes de temps électrique et thermique. Lorsque le courant électrique augmente la température suit avec un certain retard; dès que le courant s’annule, la température diminue plus faiblement. Ainsi nous visualisons globalement une croissance de la température du fil de connexion.

Nous remarquons également que l’amplitude de la

température est faible par rapport à celle obtenue en régime permanent. Cela est dû essentiellement à la faible valeur efficace du courant en régime alternatif.

Figure 8. Circuit électrique et profil de courant

Figure 7. Évolution de la température en régime Var iable

T = 1s ∆T=1.55°C

95% ∆T

Figure 7. Répartition des contraintes sur le fil

Figure 6. Superposition des résultats expérimentaux et de simulation.

6.2.2 Maquette expérimentale Des essais expérimentaux de mesure de température

ont été effectués afin de valider les résultats de simulation. Pour cela nous avons réalisé une carte électronique pour obtenir le même profil de courant représenté sur la figure 10. Cette carte est constituée d’un transistor IGBT pour commuter le courant et d’une diode de roue libre. Nous avons également utilisé différents composants électriques pour réaliser la commande du transistor. Le signal de commande de l’IGBT est généré par un système dSPACE.

Pour mesurer l’intensité du courant qui traverse le fil de connexion, nous avons utilisé un capteur de courant. L’ensemble est soudé sur une carte qui nous sert de support, des bornes sont réservées pour l’alimentation ainsi que les différentes composant de puissance (inductances et résistances). Nous avons également utilisé un radiateur pour l’évacuation de la chaleur associé à un ventilateur.

Nous avons donc inséré cette carte dans un montage

électrique incluant la charge qui correspond à une inductance montée en série avec une résistance. Le fil de connexion ainsi qu’une alimentation à courant variable sont également reliés à cette carte.

6.2.3 Résultats expérimentaux Le résultat de l’évolution temporaire de la température

obtenu avec la caméra infrarouge est représenté sur la figure 12.

Nous constatons que nous avons obtenu la même tendance que le résultat de simulation. Cela est vérifié également pour la variation de l’amplitude de la température. Par contre on remarque une différence dans le temps de montée pour atteindre le régime permanent. En fait, en simulation le temps de montée est plus faible que celui qu’on obtient en mesure.

7. Conclusion

L’objectif de notre travail est de déterminer les contraintes mécaniques sur les fils de connexion lors d’une circulation de courant électrique en régime permanent et variable.

Les résultats obtenus montrent le bon accord entre la simulation numérique et l’expérimental. Ce qui nous a permet de valider le modèle numérique et par la suite de faire confiance aux résultats de simulation qu’on ne peut pas vérifier expérimentalement. D’ailleurs, c’est dans ce cadre que nous avons déterminées les contraintes mécaniques de Von Mises dus à l’échauffement thermique en régime constant. Nous avons donc constaté que ces contraintes sont concentrées au niveau du coude du fil de connexion, là ou les modes de défaillances sont principalement rencontrés.

En régime variable, une maquette expérimentale à été conçue pour générer le profil réel de courant. Les résultats obtenus montrent encore une fois la bonne concordance entre la simulation et la mesure. En revanche, nous avons obtenu une faible variation de la température qui est dû à la faible valeur efficace du courant électrique.

Références

[1] H. A Schafft, “Faillure analysis of wire bonds” Institute for Applitd Technology National Bureau of Standards , Washington,

[2] S. Ramminger, P. Türkes et G. Wachutka “Crack Mechanism in wire bonding joints”, Microelectronics Reliability, 38 (1998) pp 1301-1305.

[3] M. Ciappa, “Some Reliability Aspects of IGBT Modules for High-Power Apllications . Thèse de doctorat, Swiss Federal Institute of Technology, Zurich.(2000).

[4] H. A. Schafft, “Testing and fabrication of wire bonds electrical connections - a comprehensive survey”, National

Bureau of Standards (1972), pp. 106-109 [5] M. Ciappa, “Selected failure mechanisms of moder power

modules”, Microelectronics Reliability (2002), pp 653–667. [6] A. Micol, “Approche probabiliste dans la conception des

modules de puissance”, Thèse de doctorat, Université de Toulouse – ENI TARBES (2007).

[7] A. Ghaei , M R. Movahhedy, ”Die design for the radial forging process using 3D FEM”, Journal of Materials Processing Technology, 182 (2007), pp 534–539.

[8] H. Medjahed, P-E. Vidal et B. Nogarede, “Déterminations des contraintes thermomécaniques dues à la circulation d'un courant électrique dans les fils de connexion des modules IGBT“, Electronique de Puissance de Future (2010).

Alimentation

Carte électronique

Résistance

Inductance

Carte dSPACE

Fil de connexion

Figure 11. Maquette expérimentale servant à la caractérisation en régime variable

Figure 10. Carte électronique pour la commande de l'IGBT

∆t=5.5s

∆T = 1.5°C

Figure 12. Évolution de la température mesurée en régime variable

95%∆T

Qualification des MOSFET de puissance dédiés aux

applications spatiales

M. NACEUR

Université Montpellier II, UMR-CNRS 5214, CC 083, Place Eugène Bataillon,

34095 Montpellier, FRANCE

Email : mehdi.naceur@ies.univ-montp2.fr

Résumé

Des irradiations par ions lourds ont été réalisées

sur des structures SiO2-Si et des MOSFET de

puissance issus du même process technologique. Les

topographies AFM réalisées sur les structures SiO2-

Si ont montré la présence de modifications

structurelles nanométriques sur la surface de

l’oxyde.

Les MOSFET de puissance irradiés ne présentent

aucune variation de paramètres électriques alors

qu’une diminution de la durée de vie et de la charge

de claquage des composants est constatée.

Cependant, une analyse de fiabilité montre que ces

variations sont sans conséquence sur leur

fonctionnement.

Cette diminution de la durée de vie des

composants sans signature électrique (i.e. variation

de VTh, courant de fuite) est expliquée par la

présence de modifications structurelles dans l’oxyde

de grille de ces MOSFET.

1. Introduction

Le fonctionnement de l’électronique en

environnement radiatif spatial est soumis à la

présence de flux de différentes particules, dont les

ions lourds (Z>2). Des études ont montré que le

passage d’un seul ion énergétique peut induire une

défaillance totale ou partielle du composant. Ces

phénomènes sont connus sous le nom d’événements

singuliers (SEE, Single Event Effect)[1].

Sur les transistors MOS de puissance,

constituant le cœur des systèmes de gestion de

l’énergie des satellites, le passage d’un seul ion peut

provoquer une perte totale et irréversible du

composant due, soit au claquage de l’oxyde de grille

(SEB, Single Event Gate Rupture) [2, 3] ou bien à

un emballement thermique localisé résultant de la

combinaison du déclenchement d’un transistor

bipolaire (NPN) parasite et du mécanisme

d’avalanche (SEB, Single Event Gate Rupture).

La qualification des MOS de puissance dédiés

aux applications spatiales est donc une étape

primordiale pour assurer le bon déroulement d’une

mission. De ce fait, plusieurs standards de test

existent pour le test de ces composants (JEDEC,

ESA, standard militaire américain…). Le but de ces

tests est de déterminer des gammes de tensions

courants, pour différents types d’ions, où le transistor

peut évoluer en toute sécurité (SOA, Safe Operating

Area). Cependant, seul le standard de test du

département de défense américaine, MIL-STD-750E

method 1080, préconise d’effectuer un test post

irradiation visant à mettre en évidence la présence de

défauts latents. Ces défauts sont révélés par

l’application d’un stress en tension sur la grille à des

tensions supérieures ou égale à celle appliquées

durant l’irradiation. Cependant, le test post radiatif

actuel indique seulement s’il y a eu claquage ou non

du composant, cela ne nous permet en aucun cas

d’identifier la nature ou l’origine des défauts créés

ainsi que leurs impacts sur la fiabilité du composant.

Des études récentes [4-6] réalisées sur des

dispositifs SiO2-Si ont montré que les ions lourds

peuvent générer des modifications structurelles le

long de leurs passages à travers la couche d’oxyde

(SiO2) ainsi qu’à son interface avec le silicium (SiO2-

Si). Des études réalisées sur des capacités MOS [6,

7] ont montré également que ces modifications

structurelles d’une dizaine de nanomètres sont à

l’origine de défauts précurseurs causant la

fragilisation de l’oxyde et des pertes de fiabilité après

irradiation et, de ce fait, avoir le rôle de défaut latent.

Cependant, l’impact sur la fiabilité des MOSFET de

puissance, pour des fluences (nombre de particules

reçues par le composant par unité de surface)

représentatives de l’environnement spatial, reste à

quantifier pour élucider l’origine du claquage post

radiatif prématuré.

Dans ce but, notre démarche consiste à

appliquer des méthodes de test accélérées [8, 9] sur

des dispositifs vierges et irradiés et d’extraire les

paramètres de fiabilité qui sont les seuls vrais

indicateurs sur la durée de vie des composants. Les

premiers résultats obtenus nous permettent de

proposer un protocole de test plus adapté au test de

ce type de composant.

2. Dispositif expérimentale :

Afin de corréler la présence des modifications

structurelles générées par le passage de l’ion et leurs

impacts sur le fonctionnement et la durée de vie des

MOSFET, nous avons réalisé dans un premier temps

des caractérisations surfaciques à l’échelle

nanométrique, représentées par des topographies

AFM sur des structures SiO2-Si irradiées, suivies de

caractérisations macroscopiques (ID(VG), IG(VG),

stress électrique) réalisées sur les MOSFET de

puissance vierges (non irradiés) et irradiés. A noter

que les structures SiO2-Si et les MOSFET de

puissance sont issus du même process technologique,

de ce fait ils possèdent un oxyde identique (même

process d’oxydation) et de même épaisseur.

Figure 1. Modifications structurelles nanométriques induites

par des ions 208Pb sur la surface du SiO2.

2.1 Irradiations

Les expériences d’irradiations ont été réalisées au

Grand Accélérateur National d’Ions Lourds

(GANIL) à CAEN [10]. L’ion choisi est le plomb

(208

Pb) avec une énergie de 952 MeV ce qui

correspond à une valeur de LET (perte d’énergie

électronique dans le matériau) de 104 MeV.cm2.mg

-

1. Les MOSFET de puissance sont irradiés toutes

pattes en l’air (en absence de polarisation). Leurs

caractéristiques électriques sont les suivantes :

VDS=100V et VGS=20. La fluence (nombre de

particules par unité de surface) choisie pour les

MOSFET de puissance est de 105 particules/cm

2. A

titre indicatif, dans l’espace cette valeur correspond à

un flux total d’une mission de 10 ans. Les structures

SiO2-Si sont irradiées quant à elles à des fluences

beaucoup plus importantes que celles des MOSFET

de puissance, afin d’avoir beaucoup d’impacts et de

faciliter l’observation des traces dues aux passages

des ions par imagerie AFM.

2.2 Observations AFM

La Figure1 correspond à une image

topographique de la surface de nos structures

obtenue en mode contact sur une surface de SiO2

avec une épaisseur de 47 nm. Afin de visualiser les

traces sur la surface de la couche d’oxyde, la

structure a été irradiée avec un angle d’incidence de

1° par rapport à la normale. Ce qui permet une

visualisation directe de traces verticales le long de la

surface. Ces traces sont représentées sur la Figure 1

par les lignes verticales jaunâtres. Le nombre de

traces comptées sur l’image correspond bien à la

fluence choisie et verifie celle-ci.

2.3 Dispositif expérimental

Après avoir mis en évidence la présence des

modifications structurelles sur des structures SiO2-Si

(Figure 1), on s’intéresse désormais à voir si les

irradiations ont un impact sur les performances et la

durée de vie des dispositifs.

La Figure 2 représente le dispositif expérimental

dédié au test et à la caractérisation des MOSFET de

puissance. Ce dispositif est composé d’un boitier

Agilent (utilisé comme support de test pour le

composant et permettant d’atténuer le bruit durant la

mesure) relié à un HP4145B via 3 SMU (Source

Measure Unit). Ces SMU reliées à la grille, drain et

source du composant, permettent d’appliquer une

contrainte (tension ou courant) et de réaliser la

mesure simultanément (mesure du courant dans le

cas d’une contrainte en tension et vice et versa).

Une interface logicielle reliée à l’appareil de

mesure par l’intermédiaire d’un câble GPIB nous

permet de réaliser les caractéristiques courant-

tension ID(VG) et IG(VG) et l’application d’un stress

électrique sur le composant. Figure 2. Dispositif de test et de caractérisation des MOSFET

de puissance.

2.4 Impact sur les performances du

composant

Afin de vérifier si les irradiations ont un effet ou

non sur les performances du composant, des

caractéristiques ID(VG) et IG(VG) ont été réalisées sur

les MOSFET de puissance vierges et irradiés. Les

caractéristiques ID(VG) permettent de voir l’évolution

relative de la tension de seuil et des charges dans

l’oxyde et à l’interface SiO2-Si [11]. Les

caractéristiques IG(VG) permettent quant à elles de

mesurer les courants de fuites, et du coup, sur la

qualité de l’oxyde.

Les caractéristiques obtenues sur les dispositifs

vierges (vierges et irradiés) montrent qu’on a aucune

évolution significative de charges, ni de courant de

fuites de grille dus aux irradiations. Ce qui nous

permet de dire que les irradiations à des fluences de

105 particules/cm

2 ne causent aucune évolution de

charges, ni dans l’oxyde, ni à son interface.

2.5 Stress électrique et analyse de fiabilité

De façon générale, un diélectrique soumis à une

contrainte électrique atteint le claquage quand il perd

brusquement ses propriétés diélectriques [8, 9]. Selon

la contrainte appliquée, le claquage peut être détecté

soit par une chute brutale de la tension, soit par une

augmentation du courant le traversant. Le temps

correspondant au point de détection du claquage

représente le temps de claquage, symbolisé par tBD et

la quantité de charges injectées durant la contrainte,

jusqu’à l’instant tBD, représentant la charge de

claquage, QBD.

Le phénomène de claquage de l’oxyde est soumis

à une variabilité intrinsèque. Une expérience de

fiabilité consiste donc à répéter une contrainte

identique sur un nombre défini de composants afin

d’estimer expérimentalement la distribution de

fiabilité liée soit au temps, soit à la charge de

défaillance.

Afin de quantifier l’impact des ions lourds sur la

fiabilité des MOSFET de puissance, on a choisi des

composants, tous issus du même process

technologique. Ces composants ont été partagés en

deux lots : un lot constitué de dispositifs vierges et

un second constitué de dispositifs irradiés avec les

spécificités décrites précédemment. Ces composants

ont été tous soumis à la même contrainte représentée

par un stress électrique à tension constante, plus

connu sous l’abréviation CVS, pour Contant Voltage

Stress. La tension choisie permet d’avoir une valeur

de champ électrique transversale fixe à travers

l’oxyde égale à 9,5 MV/cm. A cette valeur de

champ, le mécanisme de conduction dominant est du

type FN (Fowler Nordheim), ce qui nous permet

d’avoir des durées assez raisonnables pour chaque

test. Le courant de fuite de grille est monitoré

pendant toute la durée du stress jusqu'à

l’augmentation brusque de la valeur du courant, qui

correspond à l’instant du claquage. Ainsi, les

caractéristiques du point de claquage BD (tBD, QBD)

sont extraites pour chaque composant. Les valeurs

obtenues sont représentées dans les tableaux 1 et 2,

où les composants sont représentés avec un ordre

croissant de la charge de claquage.

Figure 3. Evolution du courant de grille durant un stress CVS. Les deux composants possèdent un tBD presque identique mais des

valeurs de QBD différentes.

La Figure 3 représente l’évolution du courant de

grille durant le stress électrique pour les composants

2 et 3 du tableau 1 (composants non irradiés). En

considérant les rapports des temps et charges de

claquage pour les deux composants, on constate que

pour un temps de claquage presque similaire, la

charge de claquage peut varier avec un rapport de

80%. Comme indiqué précédemment, cela est dû à

une variabilité intrinsèque de l’oxyde et explique les

résultats représentés dans le tableau 1 et 2, où il est

montré que le composant possédant la charge de

claquage la plus importante, ne possède pas

forcement le temps de claquage le plus élevé

(sachant que les composants sont classés avec un

ordre croissant de la charge de claquage).

Lot 1 QBD tBD

1 0,171 3350

2 0,206 6452

3 0,237 6194

4 0,26 6340

5 0,283 10185 Tableau 1 : Temps et charge de claquage pour les MOSFET

de puissance non irradié.

Lot 2 QBD tBD

1 0.118 2227

2 0.174 4050

3 0.18 5052

4 0.21 4580

5 0.233 4405 Tableau 2 : Temps et charge de claquage pour les MOSFET

de puissance irradié.

Afin d’étudier la variabilité du phénomène de

claquage sur nos composants, on utilise la

distribution du modèle statistique de Weibull [12].

Cette distribution nous permet d’avoir un aperçu sur

la variabilité du lot et sur les différents paramètres de

fiabilité, cela grâce aux paramètres β et η représentés

dans l’équation (I). Pour une variable x désirée, la

densité de probabilité selon la loi de Weibull s’écrit

sous la forme suivante :

(I)

β et η représentent respectivement le paramètre de

forme et le paramètre d’échelle. La valeur de β nous

donne une indication sur le type de défauts, selon les

cas suivants :

β<1 : pannes précoces.

β=1 : taux de défaillance constant, les

pannes sont dues au hasard.

β>1 : panne d’usure.

La fonction de défaillance de la loi de Weibull s’écrit

sous la forme suivante :

(II)

(III)

La représentation de la distribution et le calcul

des paramètres β et η passe par le calcul de F à

partir des observations expérimentales. F(x)

représente la fraction de composant défaillant à un

instant t (x=t) ou à une charge Q (x=Q) donnée.

Généralement, dans le domaine de la fiabilité, une

valeur de F=1 (correspondant à 100% de composants

défaillants) ne peut être représentée. Cependant pour

représenter la totalité des points et éviter des

estimations biaisées, on utilise généralement la loi

suivante pour le calcul de F [13] :

(IV)

A partir de l’équation (III), pour x=η, on

obtient , η représente donc une valeur

d’usure de 63% de nos composants. La

représentation graphique de la distribution selon cette

équation nous permet le calcul du β qui représente la

pente de la distribution. Les Figures 4 et 5

représentent les distributions de Weibull des temps

et charges de claquage des MOSFET de puissance

des deux lots.

Figure4. Distribution de Weibull des temps de claquage des

MOSFET de puissance vierge (courbe rouge) et irradiés (courbe

bleu).

Figure5. Distribution de Weibull des charges de claquage des

MOSFET de puissance vierge (courbe rouge) et irradiés (courbe

bleu).

3. Discussions

Les Figures 4 et 5 montrent une dispersion des

lots pour les dispositifs vierges et irradiés, que ce soit

pour le temps ou la charge de claquage. Ces résultats

montrent bien que les ions lourds sont à l’origine

d’une réduction de fiabilité des MOSFET de

puissance.

Comme décrit dans la partie 2.4, les irradiations

par ions lourds n’ont causé aucune évolution

significative au niveau des charges dans l’oxyde et à

l’interface. De ce fait, et en accord avec les travaux

antérieurs, on peut dire que les modifications

structurelles sont la seule cause probable de cette

diminution de la durée de vie.

Malgré le caractère aléatoire du phénomène de

claquage, on remarque bien qu’on a une réduction

assez homogène que ce soit pour la charge ou le

temps de claquage avec des réductions entre 85% et

94% pour les valeurs de QBD et entre 60% et 89%

pour les valeurs de tBD. Les valeurs du paramètre β

obtenues pour chaque distribution sont supérieures à

1, indiquant que les composants des deux lots sont

soumis au même type d’usure, représenté par des

défauts de vieillesse.

Les paramètres de fiabilité représentés dans les

distributions sont extraits à des valeurs de champs

(9,5 MV/cm) largement supérieures aux valeurs

maximales spécifiées par le fabriquant (4MV/cm).

Pour évaluer l’impact des diminutions observées sur

la fiabilité, une extrapolation aux conditions

normales d’utilisation est nécessaire.

Sachant que les distributions des charges de

claquage sont indépendantes de la contrainte [8, 14],

c’est à dire, quel que soit le type de stress appliqué

(tension constante, courant constant …) la

distribution des QBD est unique. Un calcul simple de

la fraction de la charge moyenne durant le stress

CVS par le courant de fuite à la condition maximale

d’opération (pire cas d’utilisation) nous permet

d’obtenir un facteur d’accélération FA (équation V)

permettant de calculer le temps d’utilisation aux

conditions normale tun.

(V)

(VI)

En considérant la charge de claquage la plus

faible des composants irradiés, qui représente le pire

cas de dégradation, on retrouve une durée

d’utilisation de 600 ans pour le composant le plus

dégradé. Ce qui est 30 fois supérieur à la durée

moyenne d’une mission spatiale. Sur ce fait, on peut

dire que l’impact des irradiations est négligeable en

terme de fiabilité.

4. Conclusion

Les modifications structurelles dues au(x)

passage(s) des ions lourds, sont à l’origine de la

diminution de la durée de vie et de la charge de

claquage des MOSFET de puissance.

L’application d’un stress électrique accéléré sur

des dispositifs irradiés montre bien que les

composants irradiés sont plus susceptibles au

claquage même s’il ne représente aucune évolution

de charges dans l’oxyde ni à son interface.

Les modifications structurelles jouent le rôle de

défauts latents, i.e. défauts sans signature électrique,

et sont à l’origine du claquage prématuré des

MOSFET. Pour des fluences représentatives de

l’environnement spatial (et préconisées par les

normes tests de qualification), ces défauts n’ont

aucun impact en absence de polarisation.

Cette étude, réalisée en l’absence de toute

polarisation du composant pendant irradiation, met

en évidence le rôle du matériau (oxyde) sur la

création des défauts. Cependant, pour conclure sur

l’impact réel des irradiations par ions lourds sur le

fonctionnement des MOSFET de puissance en

environnement spatial, cette étude doit être

complétée par des tests sur des dispositifs irradiés

polarisés. Ces polarisations doivent être

représentatives du pire cas de fonctionnement

rencontrés dans l’application, c'est-à-dire les

polarisations les plus favorables au claquage et à la

création de défauts, ce qui peut apporter une

amélioration notable à la compréhension du

phénomène de claquage post radiatif et aux normes

de tests et de qualifications.

5. Références bibliographiques

[1] S. Anderson, R. Schrimpf, K. Galloway et al.,

“Exploration of heavy ion irradiation effects on

gate oxide reliability in power MOSFETs,”

Microelectronics and Reliability, vol. 35, no. 3,

pp. 603-608, 1995.

[2] M. Allenspach, C. Dachs, G. H. Johnson et al.,

“SEGR and SEB in N-channel power

MOSFETs,” IEEE Transactions on Nuclear

Science, vol. 43, no. 6, pp. 2927-2931, 1996.

[3] J. L. Titus, and C. F. Wheatley, “Experimental

studies of single-event gate rupture and burnout

in vertical power MOSFET's,” IEEE

Transactions on Nuclear Science, vol. 43, no. 2,

pp. 533-545, Apr, 1996.

[4] A. Touboul, J. Carlotti, M. Marinoni et al.,

“Growth of heavy ion-induced nanodots at the

SiO2-Si interface: Correlation with ultrathin gate

oxide reliability,” Journal of Non-Crystalline

Solids, vol. 351, no. 52-54, pp. 3834-3838, 2005.

[5] A. Carvalho, A. D. Touboul, M. Marinoni et al.,

“Single swift heavy ion-induced trail of

discontinuous nanostructures on SiO2 surface

under grazing incidence,” Thin Solid Films, vol.

517, no. 1, pp. 289-292, Nov, 2008.

[6] M. Marinoni, A. D. Touboul, D. Zander et al.,

“Contribution of Latent Defects Induced by

High-Energy Heavy Ion Irradiation on the Gate

Oxide Breakdown,” IEEE Transactions on

Nuclear Science, vol. 56, no. 4, pp. 2213-2217,

2009.

[7] M. Marinoni, A. D. Touboul, D. Zander et al.,

“High-Energy Heavy Ion Irradiation-Induced

Structural Modifications: A Potential Physical

Understanding of Latent Defects,” IEEE

Transactions on Nuclear Science, vol. 55, no. 6,

pp. 2970-2974, 2008.

[8] A. Strong, E. Wu, R. Vollertsen et al., Reliability

Wearout Mechanisms in Advanced CMOS

Technologies: Wiley-IEEE Press, 2009.

[9] D. Dumin, Oxide reliability: a summary of

silicon oxide wearout, breakdown, and

reliability: World Scientific Pub Co Inc, 2002.

[10] http://www.ganil-spiral2.eu/

[11] P. J. McWhorter, and P. S. Winokur, “SIMPLE

TECHNIQUE FOR SEPARATING THE

EFFECTS OF INTERFACE TRAPS AND

TRAPPED-OXIDE CHARGE IN METAL-

OXIDE-SEMICONDUCTOR

TRANSISTORS,” Applied Physics Letters, vol.

48, no. 2, pp. 133-135, Jan, 1986.

[12] W. Weibull, “Wide Applicability,” Journal of

applied mechanics, 1951.

[13] W. Nelson, Accelerated testing: statistical

models, test plans and data analyses: Wiley

Online Library, 1990.

[14] J. Verweij, and J. Klootwijk, “Dielectric

breakdown I: A review of oxide breakdown,”

Microelectronics Journal, vol. 27, no. 7, pp.

611-622, 1996.

Low Noise Micro-Power Chopper Amplifier

For MEMS Gas Sensor

Jamel Nebhen1, Stéphane Meillère

1, Mohamed

Masmoudi2

1Aix-Marseille Université, IM2NP-CNRS-UMR 6242

Avenue Escadrille Normandie Niemen - Case 152, 13397

Marseille Cedex 20, France

jamel.nebhen, stephane.meillere , jean-luc.seguin,

herve.barthelemy, khalifa.aguir@im2np.fr

Jean-Luc Seguin1, Hervé Barthelemy

1, Khalifa Aguir

1

2EMC Research Group-National Engineering, school of Sfax,

Electrical Engineering Department, Route de Soukra Km 2.5,

BP. 1173 – 3038, Sfax, Tunisia

Mohamed.masmoudi@enis.rnu.tn

Abstract— We describe in this paper a low-noise, low-power and

low-voltage analog front-end amplifier dedicated to high

resistive gas sensor detection. A mobile sensor system for very

low level signals such as gas spikes detection is required to

implement with a scaled CMOS technology. For a key circuit of

these systems, a Chopper Stabilization Amplifier (CHS) which

suppresses DC offset and 1/f noise figure of MOS devices is

commonly used. This CHS operates from a modest supply

voltage of ±1.25 V, drawing 4 µA of current thus consuming 5

µW of power. The resulting equivalent input referred noise is

0.194 /nV Hz for a chopping frequency of 210 kHz.

Key words: Gas sensor, low-noise, low-power, chopper

modulation, analog integrated circuits.

I. INTRODUCTION

Typical sensor output signals are in the microvolt range and have bandwidths ranging from DC up to a few kilohertz. One of the main challenges in weak sensor signals data acquisition systems are low-frequency 1/f noise and DC-offset [1]. To achieve the sub-microvolt level both for offset and noise, the CHS has been found a prime candidate to meet these requirements [2][3]. CHS is employed in the amplification stage to eliminate the non-ideal low frequency effects, such as the flicker noise and DC-offset voltage [4]. The purpose of this CHS is aimed to eliminate the flicker noise and DC-offset voltage from Gas-signal analog-front-end interface [5].

This paper reports on the design of a fully integrated chopper stabilization amplifier suitable for MEMS gas sensor. We show that this CHS rejects DC offset at the input and offers the best power-noise tradeoff of any MEMS gas sensor detection.

II. BASIC PRINCIPLE

Chopper Stabilized Amplifiers are low-noise continuous-time amplifiers useful for amplifying dc and very low frequency signals, mainly used for instrumentation application such as Gas sensor detection. Often the design objective is to reach the microvolt level for both offset and noise, with a bandwidth limited to a few hundred Hz while maintaining the low power consumption. Chopper Stabilized Amplifiers are best suited for low-power, portable, very low-noise, very

small offset and offset drift, high performance applications such as Gas sensors.

The CHS technique uses an AC carrier to amplitude modulate the input signal. The principle of chopper amplification is illustrated in Fig. 1 [6] with input Vin, output Vout, and A is the gain of a linear amplifier. The signal m1(t) and m2(t) are modulating and demodulating carriers with period T=1/fchop where fchop is the chopper frequency. Also, VOS and VN denote deterministic DC-offset and 1/f noise. It is assumed that the input signal is band limited to half of the chopper frequency fchop so no signal aliasing occurs. Basically, amplitude modulation using a square-wave carrier transposes the signal to higher frequencies where there is no 1/f noise, and then the modulated signal is demodulated back to the base band after amplification.

To recover the original signal in amplified form, the demodulated signal is applied to a low-pass filter with a cut-off frequency slightly above the input signal bandwidth. In this case, a half of the chopper frequency. Noise and offset are modulated only once.

Figure 1. Chopper stabilization amplifier principle

By employing the CHS, the impact of 1/f noise can be drastically reduced. The 1/f noise power spectral density (PSD) can be referred to the wideband thermal noise floor S0, and the noise corner fc:

1/ 0( ) c

f

fS f S

f= (1)

Let Sn denote the noise PSD of the amplifier. For an amplifier with a DC-gain A0, it can be shown that the output noise PSD for the CHS is given by:

( )2

2

0 2

2 1( )

n

y n chop

nnodd

S f A S f nfnπ

=+∞

=−∞

= −

∑ (2)

Where, the summation indicates the spectrum foldover components. Inserting Eq. (1) in Eq. (2), results in the following expression for the CHS output 1/f noise:

2

0 0.1/ 2

2 1( )

nc

y f

n chopnodd

A S fS f

n f nfπ

=+∞

=−∞

=

− ∑ (3)

Numerical analysis of Eq. (3) reveals that the first order

aliased components 1n = ± are responsible for more than

95% of the aliased noise. For our implementation, the noise corner was observed to be located at approximately 2 kHz, and typically a chopping frequency of 210 kHz was employed.

A good approximation of the resulting effective thermal noise floor can be extracted by adding only the first order terms to the thermal noise. Assuming a flat inband 1/f noise contribution and taking the magnitude at DC, an approximate expression for the effective thermal noise can be found:

2

. 0 0 2

8( ) 1 c

th eff

chop

fS f A S

fπ

≈ +

(4)

Equation (4) reveals that less than 10% increase in effective thermal noise can be expected for chopping

frequencies 10chop cf f⟩ .

III. CIRCUIT DESIGN

A. Chopper modulator/demodulator

Passive chopper circuits are easily implemented in MOS technology as only four switches are needed for a fully differential chopper implementation as shown in Fig. 2. Here, the sign inversion is accomplished simply by alternating the

signal path using a clock Φ , and it’s counter phase Φ . The charge injection qinj, as the switch MOS changes state, is a major contributior to dynamic offset [1][6]. For fast switch clock waveforms, the channel charge wil split equally to the source and drain terminals [1], hence to compensate for the charge injection, half sized dummy MOS with shorted drain-source are inserted in the signal path. By using the clock counterphase for the dummy switches, the dummy MOS charge will cancel the main switch charge to a first order approximation.

Figure 2. Chopper modulator/demodulator

B. Amplifier design

For achieving the necessary high overall gain in a controlled manner, two amplifying stages are used. Most of the gain is achieved in the first stage as this stage is noise critical, whereas the second stage brings the signal to the desired final level.

1) First stage The architecture that has been used to implement the first

stage 2nd order band-pass filter is Sallen-Key Topology as shown in Fig. 4. This was chosen because of its simplicity. The Active-RC Sallen-Key filters have a range of advantages when used for lower order of the filter: have excellent linearity, have low power dissipation and are easy to design and analyze.The schematic of a classical OTA-Miller integrated circuit implemented with CMOS transistors is illustrated in Fig. 3 [7]. It consists of a basic differential pair implemented with PMOS transistors (M1 and M2), which has a single-ended current source as active load implemented with NMOS transistors (M3 and M4). This stage is biased with the current mirror formed with PMOS transistors M5 and M6, whose reference current source is IREF=200 nA. The second stage is a basic common source amplifier with an NMOS transistor (M7) acting as amplifier and a PMOS transistor (M8) acting as a current source load. We assign the values indicated in Table I to the transistor sizes such as length L and width W. This OTA-Miller is designed to drive a load capacitor, CL, of 5pF. It is biased with voltage sources VDD = -VSS = 1.25 V. The process parameters for the transistors used in this work correspond to the AMS 0.35µm Technology.

The results of circuit maker simulation for the 2nd order Active-RC Sallen-Key band-pass filter are shown in Fig. 5. The filter design has passband frequency of 40 kHz, a center frequency of about 203 kHz, a passband gain of about 12.2, a quality factor Q of 5, a low cut-off frequency of 185 kHz, a high cut-off frequency of 225 kHz, a Total Power Dissipation, TPD, at the starting point is 1.28 µW.

Figure 3. Schematic of a classical CMOS OTA-Miller

Figure 4. Second order Sallen-Key band-pass filter

Figure 5. Response of the second order Sallen-Key band-pass filter

2) Second stage and low pass filter The CMOS OTA-Miller is used in the first stage bloc and

in the second amplifier gain stage simultaneously to obtaining a good trade-off between power consumption and input noise.

The schematic of the second stage is illustrated in Fig. 6. The gain of the second stage is about 40 dB.

The low-pass filter is implemented with a simple R-C cell. The 3-dB cut-off frequency of the filter is chosen to be 10 kHz.

Figure 6. Second gain stage schematic

IV. EXPERIMENTAL RESULTS

The chopper amplifier was simulated in the AMS 0.35 µm Technology. The magnitude frequency response of the CHS is shown in Fig. 7. The input signal has 100 µV amplitude and 10 kHz frequency. The chopping frequency has been set to 210 kHz. The output signal has 2.1 mVamplitude and 10 kHz frequency. Thus, a gain of 26.5 dB is achieved from the CHS. The output noise PSD of the CHS is depicted in Fig. 8. The

effective noise floor referred to the input is 0.194 /nV Hz .

Figure 7. Input and Output waveforms for the CHS

The measured current of the circuit was 4 µA. For a supply voltage of ± 1.25 V, this yields a power consumption of 5 µW. A summary of the measured CHS performance is given in Table I.

Figure 8. Input-referred voltage noise spectrum

V. DESIGN COMPARISON

In this section, we compared a low-power low-noise CMOS amplifier for neural recording applications [8] and a 2

µW 100 /nV Hz chopper stabilized instrumentation

amplifier for chronic measurement of neural field potentials [9] to our low noise micro-power chopper amplifier for high resistive MEMS Gas sensor [10].

The performance comparison between the proposed CHS and published CHSs is summarized in Table I. In the proposed CHS, the low power consumption and the low equivalent input referred noise are considered. From the table I we can see the proposed CHS achieved relatively low equivalent input referred noise compared to published CHS in [8] and in [9]. It has a supply voltage lower than the referred CHS [8] but a little high power consumption than the referred CHS [9]. In both published CHSs, if the power consumption decreases the equivalent input referred noise increase. The contrary is true. The power consumption is inversely proportional to the equivalent input referred noise. However, This CHS achieves a good trade-off between power consumption and input noise.

TABLE I. COMPARISON OF THE REFERENCE AMPLIFIER AND THIS

WORK

THIS

WORK REF. [8] REF. [9]

SUPPLY VOLTAGE (V) 2.5 5 1.8 to 3.3

EQUIVALENT INPUT REFERRED

NOISE ( /nV Hz ) 0.194 21 100

POWER CONSUMPTION (µW) 5 80 2

APPLICATION MEMS

Gas sensor

EEG

amplifier

EEG

amplifier

VI. CONCLUSION

A fully integrated low voltage analog front-end preamplifier dedicated to implantable gas sensors is presented. The chopper modulation technique was chosen to reduce the low-frequency noise and DC offset. It is an efficient way to implement sensors that transduce very weak input signals. The CHS is designed in AMS 0.35 µm technology at a 2.5 V power supply. It consumes a 5 µW. It achieves a noise floor of

0.194 /nV Hz within the frequency range from 1 kHz to 10

kHz. This CHS achieves a good trade-off between power consumption and input noise. The circuit features very low offset, low noise, and low power consumption.

ACKNOWLEDGMENT

This work was financial supported by the Integrated Action of the Franco-Tunisian Ministry of Foreign and European Affairs and the Ministry of Higher Education, Scientific Research and Technology of Tunisia (project 09G1126).

REFERENCES

[1] Enz, C.C., Temes, G.C., “Circuit techniques for reducing the effects of op-amp imperfections: autozeroing, correlated double sampling, and chopper stabilization”, Proceedings of the IEEE , Vol. 84, No. 11, pp.1584 – 1614, Nov.1996.

[2] Menolfi, C. and Huang, Q., “A fully integrated, untrimmed CMOS instrumentation amplifier with submicrovolt offset.” IEEE J. Solid-State Circuits 34, pp. 415–420, March 1999.

[3] Y. Hu and M. Sawan, “CMOS front-end amplifier dedicated to monitor very low amplitude signal from implantable sensors.” Analog Int. Circ. Signal Proc., vol. 33, pp. 29–41, Oct. 2002.

[4] Nielsen, Jannik Hammel ; Bruun, Erik., “A CMOS low-noise instrumentation amplifier using chopper modulation” IEEE Analog Integrated Circuits and Signal Processing , vol: 42, issue: 1, pages: 65-76, 2005.

[5] R. Wu, K.A.A. Makinwa and J.H. Huijsing, “A Chopper Current-Feedback Instrumentation Amplifier with a 1mHz 1/f Noise Corner and an AC-Coupled Ripple Reduction Loop,” J. Solid-State Circuits, vol. 44, is. 12, pp. 3232 – 3243, Dec. 2009.

[6] Menolfi, C., Qiuting Huang, “A Low-Noise CMOS Instrumentation Amplifier for Thermoelectric Infrared Detectors”, IEEE J. Solid-State Circuits, Vol. 32, No. 7 , pp. 968–976, July 1997.

[7] L. N. Pérez-Acosta, J. E. Rayas-Sánchez and E. Martínez-Guerrero, “Optimal design of a classical CMOS OTA-Miller using numerical methods and SPICE simulations,” in XIII International Workshop Iberchip (IWS2007), Lima, Peru, Mar. 2007, pp. 387-390.

[8] R.R. Harrison and C. Charles, "A low-power low-noise CMOS amplifier for neural recording applications," IEEE Journal of Solid-State Circuits, 38: 958-965, June 2003.

[9] Tim Denison, K. Consoer, W. Santa, A. Avestruz, J. Cooley and Andy Kelly, “A 2 µW 100 nV/rtHz Chopper-Stabilized Instrumentation Amplifier for Chronic Measurement of Neural Field Potentials”.” IEEE Journal of Solid-State Circuits, vol.42, No.12,pp.2934-2945, Dec.2007.

[10] J. Guérin, M. Bendahan, K. Aguir, “A dynamic response model for the WO3-based ozone sensors”, Sensors and Actuators B: Vol. 128-2, pp 462-467, 2008.

A Low Power Consumption CMOS Differential

Ring VCO for a Wireless Sensor

Hanen THABET

Aix-Marseille Université

IM2NP-CNRS-UMR 6242, Avenue Escadrille Normandie Niemen

Case 152, 13397

Marseille Cedex 20

Email : hanen.thabet@gmail.com

Abstract

This paper describes a three-stage Voltage Controlled ring

Oscillator (VCO) based on 0.35 µm CMOS standard technology.

The VCO was designed for a transmitter operating in the 863–870

MHz European band for Wireless Sensor applications. A voltage

VCTRL controls the oscillation frequency of the VCO. Simulation

results of the fully differential VCO with positive feedback show that

the estimated power consumption, at desired oscillation frequency

and under a supply voltage of 3.3 V, is only 7.48 mW. The proposed

VCO exhibits a phase noise lower than -126 dBc/Hz at 10 MHz

offset frequency.

1. Introduction

Nowadays Wireless Sensor Networks (WSNs) constitutes a promising research field. In fact, they realize rapid integration in many applications such as telemedicine, precision agriculture, military surveillance and environmental monitoring. WSNs are composed by tiny nodes named sensors. These sensors, when deployed in the environment, communicate wirelessly to collect process and disseminate information about their physical or chemical environment to a point of interest. With the increasing demand on security, reliability and autonomy for WSNs applications, low power and low cost highly Integrated Circuit’s Wireless Sensor are needed. To design a fully integrated RF autonomous sensor for typical applications such as home automation and automatic meter reading, sensors should be able to operate for more than five years under battery energy supply. The 863-870 MHz band, which is available only in Europe, is a good field to test new ideas and concepts toward the development of a low power communication system for these low data-rate and short-range applications [1].

This work deals with the design of a VCO for a sensor based wireless transmitter, which is presented with details in [2]. The VCO, which is an important component, can be used in several transmitters. The transmitter uses the direct conversion architecture for its simplicity, monolithic integration, as well as its low power consumption and low manufacturing cost [2], [3].

This paper is organized as follows : the circuit design of the proposed Ring VCO is presented in section 2. Simulation results are given in section 3. Section 4 presents discussion and

design comparison with recently published VCOs. Finally, the conclusion is given in section 5.

2. Circuit Design

The designed oscillator must generate the center frequency of the 863-870 MHz band [2]. The integrated oscillator must meet some important specifications such as low power consumption, low phase noise and small die size [2], [3]. According to the literature, there are two oscillator’s types: harmonic and relaxation [4]. The advantage of Harmonic oscillators is their excellent phase noise. But they can not always be fully integrated. Indeed, for this type of oscillators, we must have a technology that allows integration of the passive inductance on the silicon that can be not compatible with standard CMOS technology. In the case of an LC oscillator for frequencies below 1 GHz, silicon area required by the inductor is too high with a relatively low quality factor [5]. For relaxation oscillators the most answered ones for integration are Ring oscillators. Although Ring oscillators present a relatively high phase noise, they usually have wider oscillation frequency range, smaller die size and lower power consumption. Therefore, Ring oscillator topology is the most suitable for our application.

The designed fully differential Ring VCO uses a three cells structure as shown in Fig.1. The use of three stages was chosen to increase the oscillation frequency (Fosc) and reduce power consumption at the same time. In fact, minimizing the number of stages reduces consumption and according to equations presented later in this section, it increases Fosc. The basic structure of each cell of the Ring VCO is based on a differential pair with positive feedback. The differential mode is used to reduce substrate noise. Two transistors controlled by the gate voltage (VCTRL) of two other cross-coupled transistors form this cell presented by Fig. 2. This voltage controls the output frequency of the structure. The polarization of the differential structure is provided by a polysilicon resistor. Positive feedback has been added to a fully differential CMOS

amplifier to reduce the delay time and increase the speed of operation. If we use negative feedback, we improve the speed. However, for the same improvement, the negative feedback requires a much higher value of resistance. This is less favourable for integrated circuit technology [6].

Figure 1. Architecture of the three-stages Ring VCO

Fig.2 illustrates the circuit schematic of the proposed delay cell. In this circuit, the NMOS transistors M1 and M2 form the input pair to increase the transconductance to capacitance ratio and achieve higher frequency of operation. The loads of the delay cell include controllable PMOS transistors (M5 and M6) by the gate voltage (VCTRL) and the two cross-coupled PMOS transistors M3 and M4. These two transistors (M3 and M4) are used to provide positive feedback for oscillation. The use of the polarization resistance for the differential pair, avoids the use of current mirrors, and consequently additional transistors, which minimize the circuit area.

Figure 2. Proposed delay cell implementation

Designing the three-stage Ring VCO at central band frequency requires a compromise that must be obtained between frequency of oscillation, power consumption and noise performances. Therefore, theoretical analysis of the proposed cell is necessary to find the relationship between frequency of oscillation, control voltage and circuit’s parameters. To calculate the operating frequency of the oscillator, a half-circuit of the delay cell can be considered. In fact, the oscillation frequency of N stages ring oscillator is

equal to12 −

dNT, where Td is the large signal delay of each

stage [4], [6]. This delay is roughly proportional to τ which denotes the constant of time at each cell’s output node of the oscillator.

LeqCR=τ (1)

Where Req is the equivalent resistor at outputs OUT+ or OUT-and CL denotes total capacitance seen at each cell’s output node to ground. Thus, the oscillation frequency is given by:

Leq

oscCNR

F2

1= (2)

According to half-circuit of the delay cell, the equivalent

output resistance is: 050301 //// rrrReq ≈ (3)

Where r0J is the drain-source resistance of transistor MJ. In saturate mode of operation [4], the resistance r05 can be approximate to:

( )( )2

5

505 TDDCTRLppds VVVL

WKIr +−

=≈ λλ (4)

Where λ , VT and Kpp are respectively the channel length modulation factor, the threshold voltage and the process transconductance parameter. It is proportional to the product of the carrier mobility and the gate capacitance per unit area. According to equations (2) and (4), the oscillation frequency can be varied by changing the value of r05 and r06, which is controlled by VCTRL. Indeed, when VCTRL increases, the drain current of transistor M5 (Ids5) and r05 increase. Thus, Fosc decreases and equals to Fmin. On the other side, if the control voltage decreases, the oscillation frequency increases and is equal to Fmax. Thus, in this design, the output frequency can be simply tuned by controlling the channel conductance of PMOS transistors M5 and M6 via the control voltage. Moreover, the value of R can slightly vary Fosc but it widely affects both power consumption and phase noise of the VCO. That is why the circuit parameters are sensitive to the choice of the value of R.

3. Simulation results

The process parameters for the transistors used in this work correspond to the AMS 0.35 µm Technology. The design of the CMOS VCO starts by defining the design specifications in terms of the performance parameters of interest, such as low power consumption and low phase noise. Table I. presents size parameters of the optimized delay cell Ring VCO. These sizes were calculated using equations already presented and taking into account the optimization of power consumption and phase noise.

TABLE I. TRANSISTOR SIZES OF DELAY CELL

Components Type Size W/L (µm/µm)

M1-M2 NMOS 15/0.4

M3-M4 PMOS 5/0.4

M5-M6 PMOS 20/0.4

R rpolyhc 5.85/5.85

The layout of the VCO, which is designed in Cadence

Virtuoso Analog Design Environment, is shown in Fig .3. The

chip area of the proposed Ring VCO without the pads is about

30 µm x 130 µm. To determine the tuning range and the

linearity of the proposed VCO, a parametric analysis in which

the oscillation frequency is simulated for several control

voltages, is performed. This data is presented in Fig.4 by the

curve TM. As shown in this figure, the tuning range of the

VCO Layout is 381 MHz to 1.15 GHz when the control

voltage is varied from 1.8 V to 3.3 V. Considering 866.5 MHz

as the central frequency, the simulated tuning range of about 89

%. The oscillator has good linearity for a control voltage

between 1.8 V and 2.2 V and the VCO gain is around -783

MHz/V. As the VCO is prepared for manufacturing, further

simulation was done to ensure that even with process variations

the circuit keeps his performances. Therefore, three cases were

considered taking into account worst simulation conditions like

variation of the temperature, the supply voltage and the MOS

behaviour. The first case (TM) presents the most typical one. It

considers that all transistors have a typical model, supply

voltage is equal to 3.3 V and the circuit is operating at a

temperature of 27° C. The second one (WP) presents the worst

power conditions where VDD equals to 3.3 V + 10 %, the

temperature is -60° C and transistors are using the worst-case

power condition model. The third case (WS) resumes the worst

speed one. In fact, transistors use the worst-case speed

condition model, VDD equals to 3.3 V - 10 % and the

temperature is about 60° C. Fig. 4 shows the variation of the

frequency of oscillation depending on the control voltage at

these three cases presented previously. It is obvious to note that

the Ring VCO can always oscillate at required frequency

which is Fosc=866.521 MHz by a simple adjustment of the

value of VCTRL.

Figure 3. VCO layout

The transient response of the VCO at a frequency of 866.521

MHz when the control voltage equals to 2V is depicted in

Fig.5. It can be seen that the output signals VOUT+ and

VOUT- of the designed VCO have large amplitude. At this

control voltage, the power consumption of the Ring VCO is

only 7.48 mW. Hence, power dissipation varies with control

voltage, it is equal to 4.44 mW at 3.3V and the maximum

power dissipation is 9.24 mW at operating frequency of 1.15

GHz under control voltage of 1.8V.As shown in Fig. 6, the

single sideband phase noise at a frequency of 866.521 MHz has

a value of about -106 dBc/Hz at an offset frequency of 1 MHz

and a value of -126 dBc/Hz at an offset frequency of 10 MHz.

Figure 4. VCO tuning range characteristic (Worst cases simulation)

Figure 5. Transient response of the VCO at 866.521 MHz

Figure 6. Phase noise at central band frequency

4. Discussion and design comparison

The performance of the proposed Ring VCO designed is summarized in Table II along with the reported results of other recent published oscillators. Compared in various aspects to Ring oscillators using CMOS process and operating at similar

frequencies, the proposed circuit provides good post-layout simulation results. In addition to a low phase noise value, a wide frequency tuning range and even a low power consumption, its area is small.

Compared to [7], which is designed under closest conditions to those of the VCO presented in this paper such as technology, number of stages and offset frequency, our Ring VCO has -126 dBc/Hz of phase noise value which is -10 dBc/Hz higher and the power consumption is about 6 times smaller than [7]. In term of power consumption, the presented VCO has the lowest value although [8], [9], [10] and [11] operates at lower supply voltage.

TABLE II. PERFORMANCE SUMMARY AND DESIGN COMPARISON

Parameter [7] [8]

[9]

[10]

[11] This

Work

Number

of stages

3 2 2 4 2 3

Technology

[µm]

0.35 0.18 0.09 0.18 0.18 0.35

Tuning

range

[GHz]

0.92-

0.925

0.73-

1.43

1.57-3.57 0.62-

1.5

0.186-

1.576

0.381-

1.15

Central

Frequency

[MHz]

-

900

-

1350

850

866.521

Power

[mW]

42.9 65.5 16.8 41 11.38 7.48

Phase Noise

[dBc/Hz]

-116

-106.1

-90

-126

-113.5

-126

Offset

[MHz]

10 0.6 0.6 1 0.6 10

Design

Level

Tested

Tested

Simulated Tested Simulated Simulated

4. Conclusion

A 863–870 MHz Band, three-stage CMOS Ring oscillator with positive feedback and presenting wide frequency range with good linearity was detailed in this paper. The VCO is designed in 0.35 µm CMOS technology and operated on a 3.3V supply voltage. At the oscillation frequency of 866.5 MHz, the power consumption of the circuit is only 7.48 mW and the phase noise at an offset frequency of 10 MHz is about -126 dBc/Hz. Post-Layout simulation results show that the proposed Ring VCO has advantages of very low power dissipation, large amplitude and small area. In addition, it was shown that the circuit is able to keep its performances even in critical conditions (worst cases).

Références

[1] Electronic Communications Committee (ECC) “Strategic plans for the future use of the frequency bands 862-870 Mhz and 2400-2483.5 Mhz for short range devices,” within the European Conference of Postal and Telecommunications Administrations (CEPT), Helsinki, may 2002.

[2] Bouzid Gh., Trabelsi H., Derbel F., Masmoudi M. "Wireless Sensor Transmitter Design For Spread-Spectrum Direct Conversion" Journal of Transactions on Systems, Signals & Devices TSSD, volume 4, number 3, 2009.

[3] James Chang, “An Integrated 900 MHz Spread-Spectrum Wireless Receiver in 1-µm CMOS and a Suspended Inductor

Technique”, Electrical Engineering Department, University of California, Los Angeles, CA 90095-1594, March 1998.

[4] Razavi B. Design of analog CMOS integrated circuits. New York,USA: McGraw-Hill, 2001.

[5] A.A. Abidi, " RF CMOS Cames of Age", IEEE Journal of Solid-State Circuits, vol.39, no 4, April 2004.

[6] Sun Ling, Tang Lu, Jing Wei-ping and Xia Jun, “CMOS ring VCO for UHF RFID readers”, Journal of China Universities of Posts and Telecommunications, issue 3, pages 20-23, June 2010.

[7] Zhi-Qiang Lu, Jian-Guo Ma and Feng-Chang Lai, “A low-phase-noise 900-MHz CMOS ring oscillator with quadrature output”, Analog Integrated Circuits and Signal Processing Journal, Volume 49, Issue 1, pages 27-30, June 2006.

[8] J.K.Panigrahi, D.P.Acharya, “Performance Analysis and Design of Wideband CMOS Voltage Controlled Ring Oscillator”, IEEE 5th International Conference on Industrial and Information Systems Proceedings, ICIIS 2010, Jul29-Aug01, 2010, India.

[9] Sang-yeop Lee, Shuhei Amakawa, Noboru Ishihara and Kazuya Masu, “Low-Phase-Noise Wide-Frequency-Range Differential Ring-VCO with Non-Integral Subharmonic Locking in 0.18µm CMOS”, 3rd European Wireless Technology Conference Proceedings, 27-28 September 2010, Paris, France.

[10] Luciano Severino de Paula, Sergio Bampi, Eric Fabris and Altamiro Amadeu Susin, “A High Swing Low Power CMOS Differential Voltage-Controlled Ring Oscillator”, 14th IEEE International Conference on Electronics, Circuits and Systems Proceedings, ICECS 2007, 11-14 December 2007, Marrakech.

Emetteur très faible consommation pour implant cochléaire

Yannick Vaiarello1,2

, Yves Leduc3, Nicolas Veau

2, Gilles Jacquemod

1

Email : yvaiarello@neurelec.com

Résumé

Cet article présente un système d’émission-réception pour

implant cochléaire, l’accent est mis sur la partie acquisition

du signal audio et la transmission du signal RF. Ce système

autonome en énergie doit être implanté dans un faible

volume : 5x6x8 mm3. La consommation très faible du système

complet doit être inférieure à 1 mA pour une puissance de

sortie de l’ordre de -10 à 0 dBm.

1. Introduction

Au cours des dernières années, le développement de

l‟électronique a connu une forte augmentation dans le

domaine du biomédical. Afin d'aider à améliorer le

diagnostic, le suivi médical et le confort du patient, de

nombreuses études se concentrent sur la réalisation

d'implants biomédicaux dans le corps humain pour des

applications diverses comme les stimulateurs cardiaques,

les capteurs de pression ou plus récemment les implants

oculaires ([1]-[4]). Outre les pacemakers, les implants

cochléaires ont été parmi les premiers dispositifs

implantés dans le corps humain. Ils permettent un

recouvrement de l‟audition à de nombreux patients

souffrant de surdité grave à profonde [5].

Les systèmes d'implants cochléaires actuels intègrent

une partie du dispositif à l'extérieur du corps humain au-

dessus du pavillon de l'oreille (cf. Fig. 1). Dans ce

système, le signal audio perçu par un microphone est

traité numériquement par un processeur permettant de

différencier l‟intensité du signal à chaque fréquence et

finalement envoyé à l‟implant cochléaire par un couplage

inductif. L‟implant reçoit alors ces informations, et

génère, avec une intensité dépendant du signal audio, des

impulsions électriques sur l‟électrode (stimulant la

cochlée) qui correspond à la bonne fréquence.

Le principal inconvénient de ces implants est la taille

de l'appareil externe peu attractif pour le patient. En

conséquence, certaines personnes souffrent d‟anxiété

sociale et refusent de porter l‟appareil. Nous proposons

de remplacer cette architecture afin de rendre ce système

invisible en introduisant la partie microphone dans le

conduit auditif.

Figure 1. Implant cochléaire actuel à liaison inductive

La figure 2 présente la nouvelle architecture où le

microphone est introduit dans le conduit auditif avec son

électronique de traitement/émission. En effet, ce système

sera toujours décomposé en deux parties (externe et

implantée), toutefois les fonctionnalités seront déplacées.

Ainsi, la partie extérieure comprendra l‟acquisition du

son par un microphone et un émetteur RF alors que

l‟implant sera composé d‟un récepteur RF, du processeur

traitant les données audio et du circuit de stimulation.

Figure 2. Localisation de l’émetteur et du récepteur dans la nouvelle architecture

Cet article présente la nouvelle partie externe, appelée

MicRa, de cet implant cochléaire. La deuxième section

exposera le cahier des charges du système, la troisième,

expliquera l‟architecture du circuit et la quatrième, la

conception de ce système. La cinquième partie conclura

cet article.

1 Université de Nice Sophia-Antipolis

LEAT UMR CNRS 6071

250 Avenue A.Einstein

06560 Valbonne, FRANCE

2 Neurelec

2720 Chemin Saint Bernard

06224 Vallauris, FRANCE

3 DREAM IT / Polytech‟Nice-Sophia

1645 Route des Lucioles

06410 Biot, FRANCE

2. Cahier des charges du système

Nous définissons dans ce chapitre les spécifications du

système Micra. Les principales contraintes proviennent

de son implantation dans le conduit auditif et de la

nécessité d‟autonomie en énergie.

2.1 Intégration mécanique et Consommation

Le système MicRa devant être introduit dans le

conduit auditif, sa taille ne doit pas dépasser 5x8x6 mm3.

Un effort important de miniaturisation est donc demandé

pour pouvoir intégrer le circuit électronique, le

microphone (bande passante de 500 Hz à 8 kHz),

l‟antenne d‟émission et la batterie (cf. Fig.3). Dans la

première version du prototype réalisé, nous avons préféré

utiliser une batterie externe, plutôt que d‟intégrer un

dispositif de récupération d‟énergie. De ce fait, la

capacité de stockage de la batterie est réduite et afin

d‟avoir une durée d‟utilisation acceptable (4 jours

minimum), la consommation du système entier, alimenté

par une batterie de 100 mWh, ne devra pas dépasser

1mA. Selon les patients, la consommation pourra être

ajustée par la suite pour augmenter la durée de vie [6].

Figure 3. Différents blocs présents dans MicRa

2.2 Environnement de communication

Afin de prendre en compte les pertes dans le canal de

propagation, nous avons modélisé et simulé, sous HFSS,

le cas typique où l‟onde électromagnétique doit traverser

respectivement 1 mm de peau, 4 mm de cartilage et 34

mm de graisse [6]. Dans ce cas représentatif du corps

humain, nous avons obtenu une atténuation du signal de

l‟ordre de 34 dB. Ainsi, en utilisant un récepteur

commercial offrant une sensibilité de -50 dBm, nous

pouvons estimer, en prenant une marge de 6 dB, que la

puissance d‟émission doit être au moins de -10 dBm.

Le Tableau 1 donne un récapitulatif des spécifications

du système MicRa.

Paramètres Spécifications

Bande Passante Microphone 500 Hz – 8 kHz

Taille de MicRa 5x8x6 mm3

Puissance Emission minimale -10 dBm

Consommation maximale 1 mA

Tableau 1. Spécification du système MicRa

3. Architecture du système

La figure 4 illustre le système complet où nous

retrouvons la partie émission incluant le microphone et la

partie réception/stimulation où le signal audio traité par le

DSP doit être au préalable numérisé. Ce procédé pourrait

se faire par un CAN dans le module externe MicRa suivi

d‟un mélangeur pour obtenir la modulation désirée pour

la Partie RF. L‟inconvénient d‟une telle architecture est

sa consommation excessive due principalement à la partie

numérique du CAN et au mélangeur. De ce fait, la

numérisation s‟effectuera dans les deux parties du

système, qui regroupées par une liaison RF, formeront un

CAN (de type simple rampe). Ce partitionnement de la

numérisation est fait dans le but d‟économiser un

maximum d‟énergie dans l‟émetteur. Le récepteur, bien

qu‟implanté, possède une batterie de taille plus

importante et rechargeable. De plus, les éléments compris

dans l‟implant consomment beaucoup plus d‟énergie que

ceux de la partie numérique de notre CAN. Ainsi, la

consommation du système globale ne sera pas affectée

par cette tâche supplémentaire qui par contre, aurait un

impact critique sur la consommation de l‟émetteur.

3.1 L’émetteur

L‟émetteur comprend la première partie (générateur

de rampe et comparateur) du CAN (Convertisseur

analogique-temporel uniquement) ainsi que l‟émission

RF. Une comparaison est faite entre le signal audio

amplifié et une rampe générée à 44 kHz (fréquence

d‟échantillonnage). Cette comparaison permet une

conversion du signal analogique en un signal MLI

(Modulé en Largeur d‟Impulsions ou PWM). Ce signal

commande un amplificateur de puissance en ON/OFF

connecté entre un générateur de porteuse à 2,45 GHz

(Bande ISM [7]) et l'antenne d‟émission. Le signal audio

est ainsi transféré vers le récepteur avec une double

modulation: PWM et On/Off Keying (OOK à 2,45 GHz).

3.2 Le récepteur

La partie numérique du CAN est, comme nous l‟avons

vue précédemment, reportée dans le récepteur. Ainsi,

après la réception du signal RF, ce dernier est amplifié

Figure 4. Architecture du système

par un LNA (Low Noise Amplifier), puis démodulé de sa

forme OOK par un détecteur d‟enveloppe. Le signal en

largeur d‟impulsions, trouvé en sortie, est envoyé dans un

compteur (en utilisant par exemple un Timer du DSP)

transformant ce signal en une valeur numérique sous 10

bits. Ce nombre de bits ne dépend que de la fréquence

d‟horloge du DSP et peut donc être facilement modifié.

Ce signal numérique pourra alors être traité par la

fonction FFT du DSP afin d‟obtenir l‟ordre de

stimulation des électrodes.

Le récepteur étant essentiellement fait avec des

composants du commerce, la suite de cet article ne

développera que la partie émettrice.

4. Conception d’un émetteur faible

consommation

4.1 Conception des sous blocs du système

A. Partie Radio Fréquence

La partie RF de MicRa est composée d‟un oscillateur

à 2.45 GHz (bande ISM) et d‟un amplificateur de

puissance.

Pour l‟oscillateur, nous avons choisi une topologie

type oscillateur en anneau de 3 étages, illustré par la

figure 5, afin d‟obtenir la plus faible consommation

possible (111 µA).

Figure 5. Oscillateur en anneau à 3 étages proposé

Le miroir de courant (N1-N3 et P1-P5) permet de

limiter la consommation et d'augmenter la réjection

d'alimentation. De plus, le fait de connecter chaque

inverseur de l‟oscillateur en anneau en un même point

d‟alimentation permet de réduire le courant de fuite des

inverseurs. La fréquence d‟oscillation de ces blocs (N4-

N6 et P6-P8) dépend de la capacité parasite Cgs des

transistors NMOS et PMOS et des capacités parasites de

connexion Cp. Les équations (1) à (3) montrent les

relations entre la fréquence d‟oscillation fosc, le délai τ de

propagation d‟une porte inverseur, le nombre d'étages N

de l‟oscillateur, l'amplitude d'oscillation Vosc, le courant

de contrôle Ictrl, la capacité de grille parasite Cg ([8], [9])

et la capacité parasite du métal de connexion Cp.

..2

1

Nfosc

ctrl

pgsosc

I

CCV ).(

).(..2 pgsosc

ctrlosc

CCVN

If

Pour l‟amplificateur de puissance (cf. Fig.6), nous

utiliserons une topologie, toujours dans un but de faible

consommation, constituée de buffers permettant

d‟accroitre la puissance du signal tout en contrôlant sa

consommation (755 µA) [10]. De plus, deux de ces

buffers sont contrôlé par des interrupteurs reliés

directement au signal PWM. Ce système permet donc de

générer le signal de sortie RF avec une modulation OOK

et de réduire la consommation moyenne de cet

amplificateur. Il convient de rappeler que cet étage étant

le plus gourmand en consommation, ces deux inverseurs

seront désactivés lors d‟un état bas en entrée.

Figure 6. Topologie de l’amplificateur de puissance modulé avec le signal PWM

B. Génération de la modulation PWM

La génération de modulation PWM comporte 3 blocs.

Un oscillateur à 44 kHz permettant de fixer la fréquence

d‟échantillonnage, un intégrateur générant une rampe de

référence et un comparateur créant la modulation PWM

en comparant la rampe de référence au signal audio pré-

amplifié. L‟amplificateur audio n‟est pas étudié dans cet

article.

L'oscillateur, constitué également avec une topologie

en anneau à 7 étages (4,4 µA), nécessite un rapport

cyclique d'environ 13% afin de permettre la

réinitialisation de la rampe de référence. Ainsi, nous

réduisons ce rapport avec un circuit numérique, présenté

sur la figue 7 et basé sur le retard de propagation d‟un

inverseur. En effet, ce circuit permet une sortie à l‟état

haut qui correspond au retard que nous avons généré.

.

Figure 7. Circuit numérique fixant le rapport cyclique

Le générateur de rampe (cf. Fig. 8 (a)) est composé

d'un amplificateur différentiel à deux étages avec

compensation Miller (cf. Fig. 8 (b)), une source de

courant et une capacité d'intégration. Pour échantillonner

le signal audio, la rampe est réinitialisée, au rythme de la

fréquence d‟échantillonnage, toutes les 22,73 µs.

Pour l'OTA-Miller (cf. Fig. 8 (b)) et le comparateur

(cf. Fig. 9), nous avons utilisé des topologies classiques

en privilégiant la consommation (respectivement 247 µA

pour l‟intégrateur entier et 41 µA) [11].

(1)

(3)

(2)

Figure 8. Générateur de rampe : (a) Architecture et (b) OTA Miller

Figure 9.Topologie du comparateur

4.2 Résultats de simulation

A. Simulations transitoires

Pour valider l‟architecture proposée à la figure 10,

nous avons réalisé dans un premier temps des simulations

au niveau système sous Matlab/Simulink. Afin d‟avoir

des résultats plus réalistes, nous avons réalisé sous

Cadence des simulations Spice (Spectre) en utilisant la

technologie CMOS RF 13 nm de STMicroelectronics.

Sur la figure 11, on peut observer la fréquence

d‟horloge à 44 kHz (ou fréquence d‟échantillonnage (a)),

le signal d‟entrée ou signal audio (sinusoïde à 3 kHz (b))

comparé à la rampe (b), puis le signal de sortie PWM

ainsi généré (c). La figure 12 montre alors le signal de

sortie RF, signal OOK sur porteuse à 2,45 GHz, sur une

impédance 50Ω (représentant l'antenne d‟émission). On

observe une puissance de sortie du système de -1,2 dBm

lors d‟un état haut de la largeur des impulsions et une

puissance de -40,2 dBm dans l‟autre cas. Cette puissance

a été volontairement augmentée par rapport au cahier des

charges du chapitre 2 pour vérifier lors des mesures le

canal de propagation. Le fait d‟avoir une puissance de

sortie non nulle lors de l‟état bas des impulsions n‟est pas

gênante car en prenant en compte les pertes dues aux

antennes miniatures et au canal de propagation, celles-ci

ne seront pas détectées par l‟amplificateur faible bruit se

trouvant en réception au vue de sa sensibilité.

Figure 10. Topologie du système d’émission

(a)

(b)

(c)

Figure 11. Simulation Spectre : génération du signal PWM

Figure 12. Simulation Spectre : génération du signal OOK

B. Variabilité en procédé

Les principaux critères de caractérisation du système

sont les suivants : les fréquences d‟oscillation de

l‟échantillonnage et de la porteuse, la puissance attaquant

l‟antenne d‟émission et la consommation. Le tableau 2

montre les résultats de simulation sur ces critères en

fonction de la variabilité du procédé de notre technologie.

Ces résultats sont suffisamment stables pour notre

application. Néanmoins, il est possible d‟en raffiner

quelques uns (telles que les fréquences d‟oscillations)

très facilement en appliquant une calibration plus précise.

Procédé TT FF SS SF FS

Consommation du

système (mA) 1.41 1.13 1.67 1.05 1.68

Fréquence

échantillonnage

(kHz)

44.17 43.87 44.22 44.05 43.95

Fréquence de la

porteuse (GHz) 2.44 2.46 2.46 2.46 2.44

Puissance de sortie

(état ON) (dBm) -1.4 -8.3 0.8 -7.65 0.77

Puissance de sortie

(état OFF) (dBm) -40.2 -39.2 -34.1 -40.3 -35.6

Tableau 2. Variation des spécifications du système en fonction du procédé de fabrication

C. Réjection d’alimentation et Bruit

Ce système possède une alimentation stable à environ

2% sous 1, 2V. La rejection d‟alimentation étant l'un des

points faibles de la topologie d‟oscillateurs en anneau,

nous avons effectué ce test sur les générateurs de

fréquences : échantillonnage et porteuse. Cette dernière

est respectivement de 5 kHz/V et 700 MHz/V. Nous

observons une variation inférieure à 1% pour la fréquence

d'échantillonnage, ce qui permettra au DSP de traiter les

données numériques convenablement. De même, la

fréquence de porteuse est correcte puisque qu‟elle reste

dans la bande ISM avec une variation inférieure à ±1%,

soit entre 2,44 et 2,46 GHz.

(a) (b)

Nous avons effectué des simulations supplémentaires

en rajoutant le bruit intrinsèque des transistors afin de

prendre en compte le bruit de phase sur les fréquences

d‟oscillation. Celui-ci n‟affecte pas notre système car il

correspond à une gigue temporelle, respectivement de

« 10 MHz » sur la porteuse et de « 70 Hz » sur la

fréquence d‟échantillonnage.

Le principal défaut de notre système provient de sa

robustesse face aux autres appareils travaillant dans la

bande ISM (WIFI, Bluetooth, …). Afin d‟identifier notre

signal, plusieurs solutions peuvent être envisagées. La

plus simple consiste à déterminer si le signal reçu

comporte une signature à 44 kHz. Par contre ce procédé

ne prendra pas en compte des erreurs pouvant se rajouter

sur la conversion analogique-temporelle (rallongement

du „ON‟ du signal PWM). Une solution plus complexe

consiste à rajouter une signature supplémentaire dans

l‟onde transmise à l‟aide de modulation simple telle que

la modulation d‟amplitude (AM) ou du FSK.

4.3 Implémentation sur silicium

Le circuit, réalisé en technologie RF CMOS 130 nm,

comporte des capacités de type MIM, des transistors à

haute vitesse (faible VT) et à faible fuite vers le substrat

(fort VT). La figure 13 présente le circuit complet sans les

plots de connexion, sa taille est de 0,28x0,15 mm² (soit

environ 0,52x0,41 mm² avec les plots).

Figure 13. Dessin des masques du système MicRa

Pour faciliter les tests lors des prochaines mesures,

nous avons intégré sur la puce, le système entier ainsi

que chaque bloc séparément. En incluant tous les

différents plots (alimentation, entrée/sortie et tests), la

taille de la puce est de 0,92x1,23 mm². La figure 14

montre le dessin des masques de la puce entière et des

véhicules de test. Certains d‟entres eux ont été encapsulés

dans un package QFN24 afin de réaliser des mesures

comprenant l‟émetteur et le récepteur.

5. Conclusions

Au travers de cet article, un système complet

d‟émission-réception pour des applications d‟implant

cochléaire a été présenté. La partie très basse

consommation de l‟émetteur a été mis en valeur dans cet

article et les résultats de simulations proposés montrent la

faisabilité d‟un tel système. La puce étant encore en

fabrication par l‟intermédiaire du CMP, les circuits

prototypes doivent revenir fin février. Nous devrions

donc être en mesure de présenter des résultats de mesure

lors de la conférence.

En outre, un second prototype est déjà en conception

avec une amélioration de la consommation, en

remplaçant l‟OTA-Miller par un simple amplificateur de

transimpédance.

Figure 14. Dessin des masques de la puce dans son boitier QFN24

Remerciement Les auteurs tiennent à remercier la Plateforme

Conception CIM-PACA pour son support technique et la

Région PACA pour son support financier.

Références [1] A Wong, L.S.Y.; Hossain, S., Ta, A.; Edvinsson, J.,Rivas,

D.H.and Naas, H., “A very low-power CMOS mixed-signal IC for implantable pacemaker applications “, IEEE Journal of Solid-State Circuits,vol. 39 Issue 12, 2004, p 2446-2456.

[2] Wahab, Y., Zayegh, A., Begg, R.K.,” Comparison and silicon realization of custom designed MEMS biomedical pressure sensors”, International conference on Microelectronics, 2009,p 418-421.

[3] J Coulombe,S Carniguian, M Sawwan, “A Power Efficient Electronic Implant for a Visual Cortical Stimulator”, Artificial Organs J., Vol 29, no.3, 2005, pp.233-238.

[4] Y Hu, M Sawan, “A Fully-Integrated Low-Power BPSK Demodulator for Implantable Medical Devices”, IEEE Transactions on CAS-I, Vol.52, no.12,2005, pp.2552-2562.

[5] Fan-Gang Zeng, Stephen Rebscher, William Harrison, Xiaoan Sun, and Haihong Feng, “Cochlear Implants: System Design, Integration, and Evaluation”, BIOMEDICAL ENGINEERING, VOL. 1, 2008, p 115.

[6] William Tatinian, Yannick Vaiarello, Gilles Jacquemod, “Battery lifetime modelling for a 2.45GHz cochlear implant application”, 2010 IEEE International Behavioral modeling and Simulation Workshop BMAS 2010, p48-52.

[7] ETSI EN 300 440-1/2

[8] R. Chebli, X. Zhao and M. Sawan, “A Wide Tuning Range Voltage-Controlled Ring Oscillator dedicated to Ultrasound Transmitter”, IEEE International Conference of Microelectronics, ICM 2004 Proceeding

[9] F. Cilek, K Seemann, D. Brenk and Gerald Holweg, “Ultra Low Power Oscillator for UHF RFID Transponder”, IEEE International Frequency Control Symposium, 2008

[10] S. Caufape, J. Figueras, “Power Optimization of Delay Constrained CMOS Bus Driver”, European Design and Test Conference, 1996.ED&TC 90. Proceedings.

[11] Philip E. Allen and Douglas R. Holberg,”CMOS Analog Circuit Design Second Edition”, Oxford Ed, 2002