MAÏCHMAÏCH ANALOGANALOG

ÖÙNG DUÏNG IC 565 CUÛA MAÏCH KHOÙA PHA

(PLL)

GVHD: NGUYEÃN THÒ HOÀNG HAØ

MUÏC LUÏCMUÏC LUÏCI-CAÁU TAÏO

PLL LAØ GÌ ?SÔ ÑOÀ KHOÁI: Maïch doø pha Boä loïc voøng Maïch dao ñoäng theá kieåm IC CUÛA PLL

II-ÖÙNG DUÏNG CUÛA IC 565SÔ ÑOÀ KHOÁI MAÏCH NHAÂN 5DAÏNG SOÙNG

I-Caáu taïo:I-Caáu taïo:PLL (Phase Locked Loops) là 1 mạch làm đồng

bộ các tín hiệu ra (do bộ dao động tao ra) với 1 tín hiệu vào tham chiếu, hoặc theo pha trong trạng thái đồng bộ, thường được gọi là trạng thái khóa. Lỗi pha (phase error) giữa tín hiệu ra và tín hiệu tham chiếu là bằng 0, hoặc là rất nhỏ. Nếu lỗi pha xuất hiện, bộ dao động sẽ có 1 cơ chế điều khiển để làm cho lỗi pha nhỏ đi đến 1 mức tối thiểu. Trong 1 hệ thống điều khiển như vậy, pha của tín hiệu ra thật sự bị khóa và pha của tín hiệu tham chiếu.

• Một hệ thống PLL bao gồm 3 khối chức năng cơ bản được trình bày trong sơ đồ sau:

+ Mạch dò pha (Phase Dectector): Cho ra 1 tín hiệu phụ thuộc vào hiệu pha (hiệu tần

số) của 2 tín hiệu vào hay nói cách khác là so sánh f in và f out của VCO và cho ra 1 điện thế DC tỉ lệ thuận với độ sai pha giữa 2 tần số.

+ Mạch lọc vòng (The Loop Filter): Cho qua tín hiệu tần số thấp, nén thành tần số

cao. Bảo đảm cho PLL bắt nhanh và bám được tín hiệu

khi tần số thay đổi, nghĩa là nó phải có tốc độ đáp ứng đủ cao.

+ Mạch dao động thế kiểm (VCO) Là mạch dao động mà tần số dao động có thể

được điều khiển bằng cách cấp 1 điện thế DC ngoài. Nó có chức năng phát ra tần số tỉ lệ thuận với điện thế ngõ vào.

IC tiêu biểu của vòng khóa pha là họ SE/NE 560 (560, 561, 562, 564, 565 và 567)

+ Sơ đồ nối kết bên trong của mạch PLL 565:

- Tần số trung tâm của mạch PLL được xác định bằng tần số có dạng tự do của mạch VCO:

Fout=1,2/(4 )Hz fout có thể được điều chỉnh bằng R1, C1 ở trung tâm

của khoảng tần số ngõ vào (2K<RL<20K) - Một tụ C2 nối qua chân 7 và nguồn dương (chân 10) tạo

thành 1 lọc thấp qua bậc 1 với điện trở nội 3,6K. PLL 565 có thể khóa và dẫn tín hiệu vào trên băng

thông 60% theo tần số ngõ ra fout là tần số trung tâm với: Dải khóa: fl= Hz

Dải bắt: fc= Hz Dải khóa thường tăng theo lượng gia tăng điện thế ngõ

vào nhưng giảm theo lượng gia tăng các điện thế nguồn. Các chân 2 và 3 là các ngõ vào của PLL 565. Tín hiệu ngõ

vào có thể nối trực tiếp, chứng tỏ rằng không có sai biệt về điện thế DC giữa 2 chân 4 và 5 nối từ ngõ VCO fout đến mạch so pha và so sánh fout và fin.

R1C1

8fout2Vccfl23, 6103C2

II-Ứng dụng PLL 565 _ Mạch nhân tần

+ Sơ đồ khối:

Một bộ chia tần số (Divide by N counter) được chèn thêm vào giữa mạch VCO và mạch dò pha.

Vì ngõ ra của mạch chưa được khóa ở tần số ngõ vào fin, nên mạch VCO chạy ở bội số lần tần số vào.

Số bội số có thể thu được bằng cách chọn 1 mạch chia cho N phù hợp với N là số nguyên.

Tùy theo yêu cầu của mạch, cần phải xác định dải tần số ngõ vào. Sau đó dùng R1, C1 điều chỉnh tần số dao động tự do fout của mạch VCO để tần số ngõ ra của mạch chia nằm giữa dải tần số ngõ vào được xác định trước.

+ Mạch nhân tần 5:

N=5 fout = 5fin . IC 7490 (mạch đềm nhị phân 4bit) dùng để

làm mạch chia 5. . Transistor Q1 được dùng như 1 tầng kích

của NE 565. . Tụ C3= 1000pF nối giữa chân 7 và 8 để khử

các dao động ngoài ý muốn. . Nguồn cấp điện có thể là 10V hoặc 5V. Dạng sóng vào chân 2 hoặc 3 có thể là sin

hoặc vuông. Trong mạch này fout được điều chỉnh từ 1,5

kHz -> 15 kHz bằng biến trở R1 Suy ra fin nằm trong khoảng 300 Hz -> 3 kHz.

Daïng soùng:Daïng soùng: