Fotonické sítě na čipech Photonic NoCs

Pavel Krátký

FIT VUT v Brně, ACH – Architektura procesorůPrezentace - MICRO IEEE (Photonic NoCs, ISSN: 0272-

1732)11/2009

Vícejádrové procesoryPracovní frekvence jsou na hranici limitů:

Další zvyšování rychlosti vede k dosažení fyzikálních limitů

Spotřeba energie a emitované teplo dále roste téměř exponenciálně

Vícejádrové procesoryŘešením a současným trendem je použití

více jader místo zvyšování frekvence. Výrobci se zaměřují na optimalizaci výkon/watty

pomocí více paralelních procesorů s nižšími frekvencemi

BottleneckBěhem následujících let se výkon bude

zvyšovat pomocí zvyšování počtu jaderKomunikační struktura uvnitř čipu bude hlavním

„úzkým místem“Výzvy, které je potřeba brát v úvahu

Enormní datový tokNízká latenceEnergetická náročnost

Nízká latence a vysoký datový tokKomunikace pomocí paketů

Propojovací síť s přepínačiPředstavuje sdílené médium, které je vysoce

škálovatelnéPoskytuje dostatečně široké pásmo

Ale...Komunikační infrastruktura je hlavním

konzumentem energieBude dosaženo energetického limitu

Fotonické technologieFotonické propojovací síťe

Nízké výkonové ztráty, nezávislé na kapacitěUltra vysoká propustnostMinimální přístupová doba

Proč tedy menší spotřeba?Jakmile je ustavena fotonická cesta, potom jsou

data přenášena bez potřeby opakování, regenerace a bufferování

Fotonická technologieJe fotonická technologie dostatečně levná?

Již od roku 2006 je vysokorychlostní optická komunikace přímo na křemíku dostupná za cenu srovnatelnou s tradičními elektronickými spoji

ArchitekturaFotonické NoCHybridní přístup

Fotonická komunikační síť Přenáší zprávy ve vysokém datovém toku

Elektronická kontrolní síť Topologicky totožná s fotonickou sítí Ovládá fotonické sítě pomocích malých kontrolních

zpráv

ArchitekturaFotonické NoCPřed přenosem fotonické zprávy je

elektronický kontrolní paket (nastavuje cestu)směrován v elektronické sítizískává a nastavuje cestu pro pro fotonické

zprávyFotonická zpráva je přenášena bez

bufferování, jakmile je získána cesta

ArchitekturaFotonické NoCHlavní výhoda fotonických cest je jejich

bitová transparentnost Fotonické přepínače se vypínají nebo zapínají

jednou za každou zprávu nezávisle na velikostiEnergetické ztráty nezávisí na počtu

přenesených bitůKlasická metoda

Tradiční CMOS routery přepínájí s každým přeneseným bitem

ArchitekturaFotonické NoCDalší výhodou jsou nízké ztráty v optickém

přenosuEnergetické ztráty fotonického spojení jsou

nezávislé na vzdálenosti přenosuNezaleží zda jsou 2 jádra vzdálená 2mm nebo

2cm

ArchitekturaFotonické NoC2X2 fotonické přepínače

Schopny přepínat zprávy za méně než nanosekundu

Přepínače jsou uspořádány jako 2D matice a organizovány ve skupinách po čtyřechKaždá skupina je ovládána elektronickým

směrovačem pro vytvoření 4x4 přepínače

ArchitekturaFotonické NoCKaždý uzel obsahuje síťovou bránu a slouží

jako rozhraní fotonické sítěElektronické/Optické (E/O) and

Optické/Electronické (O/E) převodySynchronizace hodin a obnovaSerializace/deserializace

Vlnový multiplex (WDM) je používán v síťových branách k zvýšení datové kapacityOptický ekvivalent k paralelnímu přenosu

Síťové prvky Širokopásmový fotonický přepínač (PSE)

OFF State ON State Rychlé - 30ps přepínací čas Malé - 12 μm velikost prvku Nenáročné - <0.5 mW (ON), ~0

(OFF)

Síťové prvky Router, 4x4, skupiny po čtyřech

70 μm X 70 μm

Síťová topologie – příklad cesty

Porovnání s klasickou elektronickou technologií (16-ti uzlový CMP) Referenční elektronická síť

PW=765W Fotonická síť

PW=30W (o 96% nižší zpotřeba)

ZávěrVýhody fotonické technologie

Vysoké přenosové rychlostiNízká energetická náročnost

Současné pokroky tvoří z fotonické technologie vhodnou technologii k použití v sítích na čipechVýroba křemíkových fotonických zařízeníIntegrace fotonických zařízení v elektronických

obvodech CMOSPříští generace NoCs bude pravděpodobně

využívat fotonické technologie

Reference Photonic NoCs: System-Level Design Exploration

Michele Petracca, Benjamin G. Lee, Keren Bergman, and Luca P. Carloni

W. Haensch. Is 3D the next big thing in microprocessors? In Intl. Solid State Circuits Conf., February 2007.

Y. Hoskote, S. Vangal, A. Singh, N. Borkar, and S. Borkar. A 5-GHz mesh interconnect for a teraflops processor. IEEE Micro, 27(5):51–61, Sept.-Oct. 2007.

B. E. Lemoff, M. E. Ali, G. Panotopoulos, G. M. Flower,B. Madhavan, A. F. J. Levi, and D. W. Dolfi. MAUI: Enabling fiber-to-the-processor with parallel multiwavelength optical interconnects. J. Lightw. Technol., 22(9):2043–2054, September 2004.