コンピュータアーキテクチャ...コンピュータの制御 11 2013/12/04...
TRANSCRIPT
コンピュータアーキテクチャ第11週 制御アーキテクチャ・メモリの仕組
2013年12月4日
金岡 晃
授業計画
1
第1週
(9/25)
授業概要・2進数表現・論理回路の復習
第2週
(10/2)
2進演算(数の表現)
第3週
(10/9)
演算アーキテクチャ(演算アルゴリズムと回路)
第4週
(10/16)
休講
第5週
(10/23)
休講
第6週
(10/30)
ノイマン型コンピュータ・命令とは・命令の使い方
第7週
(11/6)
命令セットアーキテクチャ(命令の表現・命令の実行の仕組)
第8週
(11/13)
中間試験
第9週
(11/20)
休講
第10週
(11/27)
ハーバードアーキテクチャ・RISCとCISC・制御アーキテクチャ
第11週
(12/4)
メモリの仕組
第12週
(12/11)
キャッシュメモリと仮想メモリ
第13週
(12/18)
割込みアーキテクチャ
第14週
(1/8)
パイプライン
第15週
(1/17)
入出力アーキテクチャ・まとめ
1/22-2/8 期末試験
2013/12/04 コンピュータアーキテクチャ
【復習】第10週ハーバードアーキテクチャ・RISCとCISC・制御アーキテクチャ
コンピュータアーキテクチャ
2 2013/12/04 コンピュータアーキテクチャ
本日の到達目標と概要
• 到達目標
– 命令セットやメモリ構造の違いによるコンピュータの種類について理解する
• 概要
– ハーバードアーキテクチャ
– RISCとCISC
3 2013/12/04 コンピュータアーキテクチャ
ハーバードアーキテクチャ
• ハーバードアーキテクチャの特徴– 命令とデータを格納するメモリを個別に用意– 非ノイマン型コンピュータ
• 広義のノイマン型コンピュータとも– プログラム可変内蔵方式、逐次処理
2013/12/04 コンピュータアーキテクチャ4
CPUメインメモリ
CPU
命令メモリ
データメモリ
命令用キャッシュメモリ
データ用キャッシュメモリ
CPUメインメモリ
ノイマン型アーキテクチャ
ハーバードアーキテクチャ
現在のコンピュータ
ハーバードアーキテクチャの例
• マイクロチップテクノロジー社の制御用マイコンPIC(PeripheralInterface Controller)
– PIC16F84A
2013/12/04 コンピュータアーキテクチャ5
教科書P.36の表4.1
「PIC16F84Aのピン」参照
PIC16F84Aのアーキテクチャ
2013/12/04 コンピュータアーキテクチャ6
プログラムメモリ(フラッシュROM)
プログラムカウンタ
スタック
ファイルレジスタ(RAM)
データメモリ(EEPROM)
命令レジスタ
デコード、制御
タイミング発生
パワーアップタイマ
クロックスタートアップタイマ
パワーオンリセット
ウオッチドッグタイマ
FSR
STATUS タイマ
I/Oポート
W
選択
アドレス選択
ALU
OSC1, OSC2
MCLR Vpp, Vss
RA0-3
RB0-7
RA4/T0CKI
RISCとCISC
2013/12/04 コンピュータアーキテクチャ7
RISC(Reduced Instruction Set Computer)
CISC(Complex Instruction Set Computer)
縮小命令セットコンピュータ。簡単な命令セットだけを用意することでコンピュータの構成を簡単化し、高速化は開発期間の短縮を実現。複雑な処理では多くの命令を組み合わせる必要が生じる。
RISCが提案された後、これまでの命令セットコンピュータを複雑命令セットコンピュータ(CISC)と呼ぶようになった。
CISCの実例:H8マイコン
2013/12/04 コンピュータアーキテクチャ8
H8/3052Fの外観
OP Rn Rm EA
OP CC EA
OP Rn Rm
OPOPのみ
OPとレジスタ
OPとレジスタ、EA拡張
OPとCC、EA拡張
H8/300HCPUの命令形式
H8/300HCPUの命令セットは
教科書P.38の表4.3を参照
• 77個の命令数• 350を超える命令
の記述法
RISCの実例:PIC16F84A
2013/12/04 コンピュータアーキテクチャ9
PIC16F84Aの命令セットは
教科書P.39の表4.4を参照
• 35個の命令数• 命令長は14ビット
で固定
PIC16F84Aの外観
OP b f
OP k
OP d f
OPOPのみ
OPとd, f
OPとb, f
OPとk
PIC16F84Aの命令形式
第11週制御アーキテクチャ・メモリの仕組み
コンピュータアーキテクチャ
10 2013/12/04 コンピュータアーキテクチャ
コンピュータの制御
2013/12/04 コンピュータアーキテクチャ11
制御の流れ• メインメモリ(主記憶装置)に格納されている命令を
CPU内の命令レジスタに取り出した後、デコーダで解読する
• デコーダから出力されるデコード情報は、ALU(算術論理演算装置)やPC(プログラムカウンタ)、汎用レジスタなどに与えられる
デコード情報をどのようにして処理して制御を実現するか
制御アーキテクチャ
• ワイヤードロジック制御(Wired Logic Control)• 布線論理制御方式、または配線論理制御方式とも
• マイクロプログラム制御(Micro-programmed Control)
ワイヤードロジック制御
• デコード情報を配線によって直接的にALUやPC、汎用レジスタなどに与える方法
• モデル
– 図6.3→貼る
• セレクタの動作
– 表6.1→作る
• レジスタの動作
– 表6.2→作る
• 各機能の動作
– 表6.3→作る
• 命令セットの構成例
– 表6.4→貼る
2013/12/04 コンピュータアーキテクチャ12
ワイヤードロジック制御
2013/12/04 コンピュータアーキテクチャ13
デコード情報を配線によって直接的にALUやPC、汎用レジスタなどに与える方法
入力 出力
S1 S0 Y
0 0 レジスタA
0 1 オールゼロ
1 0 入力ポート
1 1 オールゼロ
セレクタの動作
モデル
制御信号
動作
0 ロード(データを読み取る)
1 • PCは、+1(カウントアップ)
• A、出力は、ラッチ• (データの保持)
レジスタの動作
ワイヤードロジック制御
2013/12/04 コンピュータアーキテクチャ14
機能 動作
PC、レジスタA、出力レジスタ、F、命令レジスタ
クロック信号に同期して動作する順序回路
メインメモリ、デコーダ、FA、セレクタ
入力の変化に応じて出力も変化する組合せ
入力ポート スイッチ(ラッチ機能あり)
出力ポート LED(ラッチ機能なし)
各機能の動作
ワイヤードロジック制御
2013/12/04 コンピュータアーキテクチャ15
命令セットの構成例
命令実行時の動作:LD命令
2013/12/04 コンピュータアーキテクチャ16
LD命令時のデコーダ入出力
LD命令実行時の動作
命令実行時の動作:JPF命令
2013/12/04 コンピュータアーキテクチャ17
JPF命令時のデコーダ入出力
JPF命令実行時の動作
マイクロプログラム制御方式
2013/12/04 コンピュータアーキテクチャ18
メインメモリに格納されている命令(マクロ命令)の実行は、制御メモリ(CS:Control Storage または CM:Control Memory)と呼ばれるメモリに格納されているマイクロプログラム(マイクロ命令の集合)によって処理される。
マイクロプログラム制御方式
2013/12/04 コンピュータアーキテクチャ19
マイクロ命令の方式
– 水平型
• 各ビットがそのまま制御信号
• デコーダ必要としない
– っ垂直型
• 1語あたりのビット幅は短く手良い
• マイクロプログラムのステップ数は長くなる
メモリ装置の機能と分類
2013/12/04 コンピュータアーキテクチャ20
メモリ装置の機能
• データをメモリ媒体に格納して保持する(書き込む、Write)機能• メモリ媒体に格納されているデータを取り出す(読み取る:Read)機能
メモリ装置にアクセス(Access)する:メモリ装置を用いてデータの書き込みや読み取り操作を行うこと
メモリ装置の分類
• 主記憶装置/補助記憶装置• メモリ媒体の種類• 半導体、磁性材料• 揮発性/不揮発性• 可搬性
• RAM(Random Access Memory)/ROM(Read Only Memory)
• アクセス方式• シーケンシャル(順次)アクセス
(Sequential Access)• ランダム(直接)アクセス(Random
Access)
メモリ装置の階層
2013/12/04 コンピュータアーキテクチャ21
ICメモリ
2013/12/04 コンピュータアーキテクチャ22
ICメモリの分類
RAM
2013/12/04 コンピュータアーキテクチャ23
スタティックRAM(SRAM:Static RAM)
• 電源を投入していれば記憶内容を保持可能• 種類
• バイポーラ(Bipolar)型• MOS(Metal Oxide Semiconductor)型
ダイナミックRAM(DRAM:Dynamic RAM)
• 電源を納入していても一定時間を過ぎると記憶内容が消失してしまう• 再書き込み操作(リフレッシュ、Refresh)が必要• 種類
• SDRAM(Synchronous DRAM)• DDR SDRAM(Dual Data Rate SDRAM)
MOS型SRAM
2013/12/04 コンピュータアーキテクチャ24
MOS型SRAMの1セル(1ビット分)の基本構造
FET(Field Effect Transistor)
ゲート電位が0のときは非導通、1のときは導通
MOS型DRAM
2013/12/04 コンピュータアーキテクチャ25
MOS型DRAMの1セル(1ビット分)の基本構造
ROM
2013/12/04 コンピュータアーキテクチャ26
EEPROM(Erasable Programmable ROM)
EEPROM(Electrically Erasable Programmable ROM)
フラッシュメモリ
フラッシュメモリの原理
補助記憶装置:ハードディスク装置
2013/12/04 コンピュータアーキテクチャ27
磁性体を塗布した硬質(Hard)の円盤(Disk)を高速で回転させてデータの読み書きを行う
データを読み書きする原理
ハードディスク装置の機械的な動作時間
2013/12/04 コンピュータアーキテクチャ28
平均位置決め時間(Seek Time)
ヘッドが目的のトラック上へ移動するのに要する平均時間
平均回転待ち時間(Search Time)
アクセス対象の領域がヘッド下部に到達するまでの平均回転待ち時間
平均回転待ち時間 𝑠 =60
回転数 min−1×1
2
補助記憶装置:光ディスク装置
2013/12/04 コンピュータアーキテクチャ29
レーザ光を用いてデータにアクセスする補助記憶装置の総称
CD(Compact Disc)装置
DVD(Digital Versatile Disc)装置
BD(Blu-ray Disc)装置
CD-ROM、CD-R(CD-Recordable)、CD-RW(CD-rewritable)
DVD-ROM、DVD-R、DVD-RW、DVD+R、DVD+RWなどの規格
補助記憶装置:光ディスク装置
2013/12/04 コンピュータアーキテクチャ30
光ディスク装置の比較
本日の到達目標と概要
• 到達目標
– コンピュータの内部構造の1つである制御アーキテクチャを理解する
– メモリの種類や構造を理解する
• 概要
– 制御アーキテクチャ
– メモリの機能と種類
– ICメモリ
– 補助記憶装置
31 2013/12/04 コンピュータアーキテクチャ