1

レベルシフト回路の解析

群馬大学 工学部 電気電子工学科 通信処理システム工学第二研究室

96305033 黒岩 伸幸

指導教官 小林 春夫 助教授

2

ー発表内容ー

１．研究の目的

２．レベルシフト回路の原理

３．レベルシフト回路の動作条件

４．レベルシフト回路のダイナミクスの解析

５．まとめ

3

１．研究の目的

4

研究の目的

→信号レベルを変換するレベルシフト回路の

設計法を確立する。

このために、次の事を行う。

〇レベルシフト回路の動作条件式の導出

〇レベルシフト回路のダイナミクスの理論

およびシミュレーションによる解析

5

２．レベルシフト回路の原理

6

レベルシフト回路とは

• 入力波形と相似で

• 振幅レベルが異なる

信号を出力する回路

⇒DCレベル変換回路

ddLV

ddHV

●実際の回路への使用例

→チャージポンプ回路等

出力電圧

(例:20V)

入力電圧(例:5V)

時間

時間

7

レベルシフト回路の実現法

•入力 Vin: ０ or

•出力 Vout1、Vout2: ０ or

•MP1、MP2の

ポジティブフィードバック

ddLV

ddHV

MP2MP1

MN1 MN2

ddHV

Vin(0 orddL

V )

Vin

Vout2Vout1

(例:20V)

(例:5V)

8

回路の動作説明

ddLV ddHV =５ｖ、 =２０ｖとする

①初期状態

２０ｖ

５ｖ ０ｖ

０ｖ

⇒

０ｖ ０ｖ

０ｖ

０ｖ

０ｖ ５ｖ ５ｖ

５ｖ

０ｖ

⑤最終状態

ON

②入力を反転

ON ON

５ｖ

Vout1 Vout2

③Vout2の電位が下がる ④Vout1の電位が上がる

ON ON

⇒ ⇒ ⇒

２０ｖ

２０ｖ ２０ｖ ２０ｖ

２０ｖ ２０ｖ

ON

０ｖ Vout2

9

３．レベルシフト回路の動作条件

10

～問題設定～

⇒レベルシフト回路が動作するための

次のパラメータの関係式を導出する

• 出力電圧

•入力電圧

•NMOSのデバイスサイズ

•PMOSのデバイスサイズ

•NMOS,PMOSのモデル及びデバイスパラメータ値

ddHV

ddLV

L

W

L

W

ddHV

pL

W

NL

W

ddLV０～ ０～ ddL

V

N

P

11

～レベルシフト回路の動作条件～

Vout2の電位が下降中

→十分な時間の後に

thpgsoutddH VVVV 2 が動作条件

↓

thpddHout VVV 2 のとき

021 II

PMOS：線形、NMOS:飽和

MOSの電流式を適用

21 thnin

n

n VVL

WKI

2

22

12 thpthpthpdd

p

p VVVVL

WKI

･･･②

･･･③

･･･①

ddHV

Vin

Vgs

ON

ON

2I

1I

21II

Vout2(t)

飽和

線形

12

②、③→①より、

レベルシフト回路の動作条件

thnthpddthp

n

n

p

p

in VVVV

L

WK

L

WK

V

32

thnthpddthp

n

n

p

p

in VVVV

L

WK

L

WK

V

32min

回路の最低駆動入力電圧 は mininV

13

最低駆動電圧とパラメータとの関係

PMOS、NMOSのW/L、 、

をそれぞれ変える

↓

SPICEシミュレーションにより最低駆動電圧の

変化をみる

～シミュレーション値の求め方～

ddHVthpV

ddHV

PMOSのW/L

NMOSのW/L

thpV

14

～理論値の求め方～

回路に使用したMOSのVgs-Ids曲線を求める

↓

MOSの関係式に代入し、Kp、Knを算出

↓

導入式に各パラメータ値を代入

Ids

Vgs

↓

15

①PMOSのW

導入式の検証方法

ddHV

thpV

②電源電圧

③ PMOSのスレショルド電圧

それぞれ変化させて理論値とシミュレーション値を比較

16

①．PMOSのWと最低駆動電圧の関係

• PMOSのWを変化

→シミュレーション値・理論値共に の傾向が一致。 pin WV min

0

1

2

3

4

5

6

7

8

9

10

0 100 200 300 400 500 600

PMOSのＷ（μm）

min

Vin

(V)

シミュレーション値

理論値

17

②． と最低駆動電圧との関係

•電源電圧 を変化

→理論値とシミュレーション値にずれ

⇒NMOSの電流式を

に変更

→シミュレーション値の傾向に近づく

dsthnin

n

n VVVL

WKI

1

2

1

ddHV

ddHV

0

0.5

1

1.5

2

2.5

3

3.5

0 20 40 60 80 100 120

Vdd(V)

min

Vin

(V)

シミュレーション値

理論値(λ無）

理論値(λ有）

18

③．スレショルド電圧 と最低駆動電圧の関係

•PMOSの を変化

→ほぼ一致

thpV

thpV

0

0.5

1

1.5

2

2.5

0 5 10 15

Vthp（V)

min

Vin

(V)

シミュレーション値

理論値

19

～導入式の検証についてのまとめ～

①.PMOSのW

②.電源電圧

③.スレショルド電圧

ddHV

thpV

の三点について、

導入式の正当性を確認

精度の向上⇒厳密なMOSの電流式が必要

20

４．レベルシフト回路のダイナミクスの解析

21

～レベルシフト回路のダイナミクスの解析点～

→回路を過渡解析したときの出力の遅延時間が問題

Vthp

時間

出力

入力

Vout2 Vout1

Vin Vin

⇒遅延の原因を究明、モデル式を立てる

SPICEシミュレーション波形

22

thpV

thnV

～解析方法～

①. ｔ１～ｔ３をSPICEで測定する

thpVthnV

thpV

thnV

•Vout２の遅延時間

t１: → ddHV

ddHV t２: → ‐

t３:入力が反転→ ‐

•Vout1の遅延時間

•全体遅延時間

ddHV

t3

t2t1

Vout1Vout2

Vin

Vin

時間

時間

入力

出力

23

0

2

4

6

8

10

12

0 20 40 60 80 100 120

PMOSのW(μｍ)

遅延時間(ns) 立下り遅延

立上り遅延

全体の遅延

( =20v、 =5ｖ、 =50μm、 =16μm、 =4.2μm） NW PL NLddHV ddLV

ＰＭＯＳのＷと遅延時間の関係

ＰＭＯＳのＷ→小:Ｖｏｕｔ２の立下りが早い

→大:Ｖｏｕｔ１の立上りが早い

⇒最適なＷが存在

24

②差動出力ノード間の寄生容量の影響

Ｖｏｕｔ１の立ち上がり開始が遅い

↓

Ｖｏｕｔ1、Ｖｏｕｔ2間の寄生容量が原因？

↓

ダミー容量:Cmを回路に組み、

その効果を見る

ダミー容量：Cm

Ｖｏｕｔ1 Ｖｏｕｔ２

Vthp

Vout2 Vout1

時間

出力予想波形

シミュレーション波形

25

ダミー容量:Cmを取り付けた時の出力

( =20v、 =5ｖ、 =10μm、 =50μm、 =16μm、 =4.2μm） NLPL

NWddHVddLV

PW

•Ｃｍ→大：Ｖｏｕｔ１の立ち上がり開始が遅くなる

-5

0

5

10

15

20

25

0.00E+00 4.00E-08 8.00E-08 1.20E-07 1.60E-07 2.00E-07

時間（ｓ）

出力電圧（V)

-5

0

5

10

15

20

25

0.00E+00 4.00E-08 8.00E-08 1.20E-07 1.60E-07 2.00E-07

時間（ｓ）

出力電圧（V)

-5

0

5

10

15

20

25

0.00E+00 4.00E-08 8.00E-08 1.20E-07 1.60E-07 2.00E-07

時間（ｓ）

出力電圧（V)

Cp＝０ Cp＝１ｐ Cp＝５ｐ

26

～ダイナミクスのモデル式の導出～

今までの結果を踏まえてモデル式を導く

Vdd

VinVin

C2C1 Cm

Vout1 Vout2

Vm

I1

I1+Im

Im Im I2

I3

I2+I3+Im

12 outoutm VVV

dt

dVCI m

mm

dt

dVCI out1

11

dt

dVCI out2

22

27

４．まとめ

28

まとめ

•レベルシフト回路の動作条件式を導出した

•レベルシフト回路のダイナミクスの微分方程式を導出した

○研究成果

○今後の課題

•ＭＯＳの厳密モデル式を用いて

より高精度な動作条件式の導出

•ダイナミクスを表す微分方程式の解析

29

ＰＭＯＳのＷと遅延時間の関係

0

1

2

3

4

5

6

7

8

9

10

0 20 40 60 80 100 120

PMOSのW(μm）

遅延時間（ns)

t1

t2

t3

ｔ4

t5

ddHV ddLV( =20v、 =5ｖ、 =50μm、 =16μm、 =4.2μm） NW NLPL

30

Vout1

W=大で長くなる

W=大で

傾きは

急になる

Ｗ→大で傾きは緩やかに

Vout2

シミュレーション結果

PMOSのWが小さければ小さいほど早いわけではない

↓

最適なWの設計が必要。

31

～シミュレーション結果～

ダミー容量と遅延時間の関係を証明

↓

寄生容量がレベルシフト回路の

スピードを遅くしている原因の一つといえる

32

Vdd

Vin

PMOS

NMOS

Vom

Vdd

Rp

Rn

Vom

等価回路

図1の、抵抗についての等価回路

→図2のようになる。

まず、回路の片側だけについて、考えてみる。

図1 図2

33

Vdd

Vin

C

2I

21II

1I

MN1

MP1

Vom(t)

レベルシフト回路の動作条件

thpomdd VVV

21 tVtV omom 21 tt

2211 tItI

thpddom VVV 21 II

21 thnin

n

n VVL

WKI

2

22

12 thpthpthpdd

p

p VVVVL

WKI

→右図で十分時間がたったとき、

･･･①を満たすことである。

とすると、 であるから

である。

のとき ･･･②

が満たされていれば成り立つ。

MN1は飽和、MN2は線形領域

→ ･･･③

･･･④

34

Vout1=Vdd Vout2=0

Vdd

C1 C2

MP2MP1

MN1 MN2Vin=Hi

ONOFF

ON OFF

Vin=Lo

②Vin＝Hiのとき

Vin=Hiなので、

MN1＝OFF、 MN2＝ON

→ MP1 ＝ON になる

→ Vout1 ＝Vdd が出力。

→ MP2 =OFF

→ Vout2 ＝０

～基本動作②～

35

回路の動作条件について

(1)VinがLoからHiに反転すると、MN1はONからOFFに、MN2はOFFからONになる。

(2)MP1がOFF からONになるためには

とすると、

を満たせばMP1は反転する。

（３）Vout1が反転すればMP２もONからOFFに反転。

PMOSthp VV

2outddp VVV

36

レベルシフト回路の実際の回路への使用例

•チャージポンプ回路に使用

37

22

2

12 thpthpthpdd

p

pthnin

n

n VVVVL

WKVV

L

WK

③、④→②

･･･⑤ thpddthp

n

n

p

p

thnin VVV

L

WK

L

WK

VV 32

thnthpddthp

n

n

p

p

in VVVV

L

WK

L

WK

V

32min

回路の最低駆動電圧 の一時近似式は mininV

･･･⑥