escalamento e limites de dispositivos mos jacobus w. swart ccs e feec unicamp
TRANSCRIPT
![Page 1: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/1.jpg)
Escalamento e Limites de Dispositivos MOS
Jacobus W. Swart
CCS e FEEC
UNICAMP
![Page 2: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/2.jpg)
Sumário – Escalamento e Limites de Dispositivos MOS
• Introdução• Leis de escalamento• Efeitos de canal curto• Punchthrough• Resistências parasitárias• Capacitância de porta• Corrente de tunelamento• Redução de mobilidade• Injeção de portadores quentes• Rupturas do transistor• Efeitos das limitações e escalamento
![Page 3: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/3.jpg)
1. Introdução - Escalamento• Lei de Moore:
![Page 4: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/4.jpg)
1. Introdução – Escalamento – cont.
• Quais as forças propulsoras para o
escalamento?
– Maior densidade integração economia
– Menor consumo de energia desempenho
– Maior velocidade de operação desempenho
– Menor no. de chips / sistema economia
![Page 5: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/5.jpg)
1. Introdução – Escalamento – cont.
• Perguntas:
– Como reduzir (escalar) dimensões ?
– Quais as limitações dos dispositivos escalados?
– Quais os limites de escalamento?
![Page 6: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/6.jpg)
2. Leis de Escalamento
Parâmetro Fator de escala
Dimensões:
L, W, tox, xJ
kd
N dopagem kN
Tensões kV
![Page 7: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/7.jpg)
2. Leis de Escalamento – cont.
![Page 8: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/8.jpg)
2. Leis de Escalamento – Tipos de Leis
Parâmetro EC VC VQC Geral
W, L, xJ 1/k 1/k 1/k 1/kd
tOX 1/k 1/k 1/k 1/kd
N k k k kd2/kv
VDD 1/k 1 1/k 1/ kv
IDS 1/k k 1 kd/kv2
C 1/k 1/k3/2 1/k 1/kd
ta 1/k 1/k2 1/k3/2 kd/kv2
P 1/k2 k 1/k kd/kv3
P.ta 1/k3 1/k3/2 1/k2 1/kd2kv
P/A 1 k5/2 k3/2 kd3/kv
3
![Page 9: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/9.jpg)
2. Leis de Escalamento – Procedimento Prático
• Por simulações de:– Processos (SUPREM)– Dispositivos (PISCES)
• Ajustar os parâmetros para ótimo desempenho, com análise de:– Tensão de limiar, VT
– Efeito de canal curto (VT x L e VDD)– Perfuração MOS (punchthrough)– Corrente de corte, Ioff
– Tempo de atraso, ta
– Potência, P– Corrente de porta e substrato p/ confiabilidade
![Page 10: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/10.jpg)
Início
Fixar VDD, xjn, xjp, tox, Ln e Lp
Implantação iônica para previnir
perfuração MOS
Concentração de dopantes para ajuste
de VT
Verifica a ocorrência de efeito de canal
curto
Cálculo de IDS, ta e P
Análise de VDD para
confiabilidade
Final
Problemas
Problemas
![Page 11: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/11.jpg)
3. Limitações• Limitações de transistores de pequenas
dimensões:– Efeitos de canal curto, VT x L e VT x VDS
– Perfuração MOS– Resistências parasitárias– Capacitância de inversão– Corrente de tunelamento de porta – Redução de mobilidade– Injeção de portadores quentes– Rupturas
– Efeitos de canal estreito, VT x W
![Page 12: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/12.jpg)
0 V
0 V
SourceGate
LeakageCurrent
SpaceChargeRegion
Short-channel effect at downsizing
Vdd (V)
Drain
![Page 13: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/13.jpg)
3.1 Limitações – Efeitos de canal curto
• Parâmetros de ajuste:– Dopagem no canal
– Profundidade de junção
– Espessura de óxido de porta
![Page 14: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/14.jpg)
3.2 Limitações – “Punchthrough”
![Page 15: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/15.jpg)
3.2 Limitações – “Punchthrough” – cont.
• Parâmetros de ajuste:– Dopagem no canal
– Profundidade de junção
– Espessura de óxido de porta
![Page 16: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/16.jpg)
3.3 Limitações – Resistências Parasitárias
![Page 17: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/17.jpg)
3.3 Limitações – Resistências Parasitárias – cont.
• Dificuldades:– XJ Rd
– Área RCo
• Soluções:– Siliceto sobre a região de S/D
– S/D com alta dopagem, uso de RTP.
– Perfil abrupto da região LDD: RSP e RAC
![Page 18: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/18.jpg)
3.4 Limitações – Capacitância de Porta
• Classicamente:
• Correções: efeito da espessura do canal
depleção da porta de Si-poli.
TGSoxc VVCQ ox
oxox tC
policoxef CCCC
1111
c
Sic tC
depl
Sipoli tC
![Page 19: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/19.jpg)
3.5 Limitações – Corrente de tunelamento
• Itunel < 0,01 IDS
• SiO2 > ~ 1,5 nm
• Solução: usar dielétrico de alta constante dielétrica:– Espessura maior para mesma capacitância!– Necessário para L < ~ 100 nm.
)....2
2exp(.2 ox
Btun t
qmAJ
![Page 20: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/20.jpg)
3.6 Limitações – Redução de mobilidade
![Page 21: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/21.jpg)
3.6 Limitações – Redução de mobilidade – cont.
![Page 22: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/22.jpg)
3.6 Limitações – Redução de mobilidade - cont
![Page 23: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/23.jpg)
3.7 Injeção de Portadores Quentes
![Page 24: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/24.jpg)
3.7 Injeção de Portadores Quentes – cont.
• Modos principais de injeção de portadores quentes:a) elétrons quentes do canal
b) elétrons quentes e lacunas quentes produzidos por avalanche;
c) elétrons quentes do substrato, induzidos por ionização secundária;
d) elétrons térmicos quentes.
![Page 25: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/25.jpg)
![Page 26: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/26.jpg)
3.7 Injeção de Portadores Quentes – cont.
• Efeitos da injeção de portadores quentes:– Corrente de porta– Corrente de substrato– Degradação da mobilidade ou transcondutância– Degradação da tensão de limiar– Ruptura do transistor– Latch-up em CMOS.
![Page 27: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/27.jpg)
3.7 Injeção de Portadores Quentes – cont.
• Dependência com parâmetros:– a) polarizações VG, VD, VB;
– b) dimensões L, tox, Xj;
– c) dopagem de substrato; – d) forma do perfil do dreno próximo ao canal; – e) temperatura.
• Soluções:– a) Reduzir tensões– b) Alterar dopagem de S/D: LDD ou extensão.
![Page 28: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/28.jpg)
3.8 Rupturas de Transistor MOS
![Page 29: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/29.jpg)
Rodder et al.
(Lo et al.)
Gate leakage current density vs. Tox equivalent.
T. Ghani et al., Symp. on VLSI, p.174, June, 2000
![Page 30: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/30.jpg)
3.9 Efeitos das limitações e “guias de estrada”
• As limitações estudadas:a) afetam o desempenho elétrico dos dispositivos
– b) determinam as condições limites de operação
c) determinam condições de contorno para o projeto da estrutura física dos transistores e do processo de fabricação.
![Page 31: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/31.jpg)
3.9 Efeitos das limitações e “guias de estrada” – cont.
![Page 32: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/32.jpg)
Vg (V)
Log Id
10-6A
10-7A
10-8A
10-9A
10-10A
Vg = 0V
VthVth
Subthresholdleakage currentincrease Vth lowering
![Page 33: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/33.jpg)
3.9 Efeitos das limitações e “guias de estrada” – cont.
Ano 1997 1999 2002 2005 2008 2011 2014 Dimensão mínima (nm) 250 180 130 100 70 50 35 DRAM (início de vendas) 256M 1G (3G) 8G (24G) 64G (192G) Área chip DRAM (mm2) 280 400 460 530 630 710 860 Espessura equivalente de óxido (nm)
3-5 1.9-2.5 1.5-1.9 1.0-1.5 0.8-1.2 0.6-0.8 0.5-0.6
Res. máx. de material de porta (.cm)
60 43 33 23 16 11
Res máx. de contato siliceto/si (.cm2)
30x10-8 17x10-8 10x10-8 5x10-8 2.5x10-8 1.5x10-8
Resistência de folha da extensão S/D (/ )
350-800
250-700
200-625
150-525
120- 525
100- 400
XJ da extensão S/D (nm) 50-100 42-70 25-43 20-33 16-26 11-19 8-13 Perfil da extensão S/D (nm/dec.)
14 8.5 6.5 4.5 3.2 2.2
VDD 1.8-2.5 1.5-1.8 1.2-1.5 0.9-1.2 0.6-0.9 0.5-0.6 0.5
![Page 34: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/34.jpg)
ITRS. CPU clock frequency
102
103
104
1990 1995 2000 2005 2010 2015
CP
U C
lock
Fre
quen
cy (
MH
z)
Year
1999Intel
1994
2000 update, 2001(proposal)
(from H. Iwai)
![Page 35: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/35.jpg)
ITRS. gate length
10-3
10-2
10-1
100
1990 1995 2000 2005 2010 2015 2020
Lg
(m
)
Year
1994
2000 update
Intel
2001(proposal)
![Page 36: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/36.jpg)
ITRS. gate insulator thickness.
10-1
100
101
1990 1995 2000 2005 2010 2015 2020
EO
T (
nm)
Year
1994
2000 update
Intel (2000)
2001 (proposal)
Direct tunneling limit
SiO2
?
High-k insulator?
(from H. Iwai)
![Page 37: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/37.jpg)
Trend of Tox.
1
10
100
1970 1980 1990 2000 2010 2020
Year
Lg (m)8 6 2 0.065 0.0091
Toshiba’94
Toshiba’93
Lucent’99
Intel’99IBM’99 (SOI)
Tox
(n
m)
Intel’00Intel (plan)
0.02
Intel’01
Past trend&
ITRS’01 (Proposed)
(from H. Iwai)
![Page 38: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/38.jpg)
20 nm Gate Length Transistor
R. Chau, Proc. Silicon Nanoelectronics Workshop, pp. 2 - 3 (2001)http://www.intel.com/research/silicon/micron.htm
![Page 39: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/39.jpg)
3.9 Efeitos das limitações e “guias de estrada” – cont.
![Page 40: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/40.jpg)
(from G. Badenes)
![Page 41: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/41.jpg)
An example of Real Scaling
Gate length
Gate oxide
Junction depth
Supply voltage
Threshold voltage
1972
6 m
100 nm
700 nm
5 V
0.8 V
2001
0.1 m
2 nm
35 nm
1.2 V
0.3 V
Ratio
1/60
1/50
1/20
1/4
1/2.6Subthresholdleakage
Resistance
Gate leakageTDDB
Vth, Power
Limitingfactor
Electric field 0.5 MVcm-1 6 MVcm-1
(Vd/tox)30 TDDB
(from H. Iwai)
![Page 42: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/42.jpg)
4. Limites de Escalamento
![Page 43: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/43.jpg)
4. Limites de Escalamento – cont.
• Considerar:
– 1. Limites fundamentais
– 2. Limites do material
– 3. Limites do dispositivo
– 4. Limites do circuito
– 5. Limites do sistema
![Page 44: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/44.jpg)
4. Limites de Escalamento – cont.
• Limite prático para MOSFET: ~ 25 a 10 nm
• CMOS/SOI, T baixa (LN), novas estruturas
![Page 45: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/45.jpg)
4. Limites de Escalamento – cont.
![Page 46: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/46.jpg)
4. Limites de Escalamento – cont.
• Após Limite de Escalamento CMOS?
• Novos Conceitos de Dispositivos e Circuitos:– a) dispositivos de bloqueio Coulombiano,
entre outros dispositivos de um único elétron; – b) dispositivos quânticos, onde se controla o
estado do elétron de um átomo (hidrogênio, por exemplo);
– c) estruturas de nano-tubos de carbono
![Page 47: Escalamento e Limites de Dispositivos MOS Jacobus W. Swart CCS e FEEC UNICAMP](https://reader037.vdocuments.site/reader037/viewer/2022102605/552fc10c497959413d8c41ba/html5/thumbnails/47.jpg)
Conclusões:
• Uma boa base dos fundamentos em C&T
permitirá acompanhar as inovações
• Agradecimentos:
– Colaboração de Dr. Marcelo Pavanello
– http://www.ccs.unicamp.br