elettronica digitale (digital electronics) a.a. 2017...
TRANSCRIPT
![Page 1: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/1.jpg)
1
Franco Meddi: E-mail [email protected] Studio Edificio “Marconi” 3-zo piano (M324) Telefono 06 49914416
ELETTRONICA DIGITALE (DIGITAL ELECTRONICS)
A.A. 2017 - 2018
![Page 2: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/2.jpg)
2
Elettronica Digitale (Digital Electronics) A.A. 2017-2018
Laurea Magistrale
Lezioni: 1-mo semestre
28 settembre 2017 – 19 gennaio 2018 Aula 2 (NEF)
Giovedi’ 14 – 16 Venerdì 14 -16
Esami: Infostud +
date concordabili
![Page 3: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/3.jpg)
3
Elettronica Digitale
![Page 4: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/4.jpg)
4
PROGRAMMA di ELETTRONICA DIGITALE [1 di 3]: [6 CFU] A.A. 2017-2018 - Reti logiche combinatorie (RLC) a piu’ uscite: Minimizzazione simultanea delle funzioni logiche d’uscita con Mappe di Karnaugh e algoritmo di Quine Mc Cluskey Software: - ESPRESSO; - BOOLE-DEUSTO - Timing di Reti Logiche: organizzate a blocchi logici per Operazioni logiche ed aritmetiche (unità ALU); Addizione con propagazione e con previsione di riporto; Architetture di RLC con “Registrazione” e con PIPELINE. Software: - LOGIC WORKS; - Codici numerici: Bit di parità per segnalare errori; Circuito di codifica di Hamming per correggere errori: caso di singolo errore singolo;
![Page 5: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/5.jpg)
5
[2 di 3]: - Reti logiche sequenziali (RLS) : Sintesi di macchine a stati finiti (FSM) secondo le architetture di Moore e di Mealy; Diagrammi di stato. - Tecnologie e limiti: Considerazioni generali e di principio su miniaturizzazione; Probe Station e camere pulite per la validazione dei wafer, Boundary Scan (JTAG) per il test e la configurazione di circuiti integrati con elevato livello di integrazione; - Affidabilita’: Cenni; Profilo della probabilità di guasto a “vasca da bagno”; Un esempio di aumento dell’affidabilita’ per un banco di memoria mediante codifica di Hamming;
![Page 6: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/6.jpg)
6
[3 di 3]: - CPLD ed FPGA: Progettazione mediante Software della ditta ALTERA (MAX+PLUS II) utilizzando schematico; Cenni di VHDL.
![Page 7: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/7.jpg)
7
ELETTRONICA DIGITALE - Bibliografia [1 di 2]:
- F. Meddi, Fotocopie lucidi del corso di
Cibernetica Applicata Dip. Fisica Vol.2 - Minimizzazione delle RLC
Minimizzazione di un sistema di funzioni booleane
[pag. 187 – 212 dei lucidi, ovvero pag. 99 – 127 del file PDF];
Vol.3 - Circuiti combinatori fondamentali MSI + ALEE + Min. costo
Circuiti aritmetici
[pag. 288 – 313 dei lucidi, ovvero pag. 9 – 72 del file PDF];
Vol.4 - Codici Numerici
Problema della identificazione e della correzione degli errori
[pag. 504 – 520 dei lucidi, ovvero pag. 58 – 75 del file PDF];
Generatori di bit di parita’
[pag. 543 – 548 dei lucidi, ovvero pag. 103 – 117 del file PDF];
Correttori di parola
[pag. 549 – 550 dei lucidi, ovvero pag. 109 – 111 del file PDF];
Vol.5 – RLS e FSM
Generatori di forme d’onda
[pag. 644 – 647g dei lucidi, ovvero pag. 123 – 135 del file PDF];
Architettura pipeline
[pag. 663a – 663a dei lucidi, ovvero pag. 161 – 161 del file PDF];
Vol.6 - Tecnologie + Affidabilita’ + Memorie + BUS
Tecnologia di fabbricazione dei C.I.
[pag. 767 –782a dei lucidi, ovvero pag. 87 – 103 del file PDF];
![Page 8: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/8.jpg)
8
ELETTRONICA DIGITALE - Bibliografia [2 di 2]:
- Ronald J. Tocci, "Digital Systems, Principles and Applications",
Prentice-Hall Inc.
- John F. Wakerly, "Digital Design, Principles & Practices",
Prentice-Hall Inc.
- P. Horowitz e W. Hill, "The art of electronics",
Cambridge University Press.
- Capilano Computing, http://www.capilano.com
"LogicWorks 4", Addison-Wesley.
- Altera, MAX+PLUS II, http://www.altera.com
![Page 9: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/9.jpg)
9
S/W (“for student” reperibili in rete):
ESPRESSO
PSPICE
LOGIC WORKS
BOOLE DEUSTO
MAX+PLUS II [ALTERA]
QUARTUS II [ALTERA]
….
ELETTRONICA DIGITALE - A.A. 2017 - 2018 :
![Page 10: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/10.jpg)
10
Problema
Reale
“analogico”
Sistema Digitale:
Basato su una o piu’
reti logiche
Conversione A/N e N/A
Interfaccia di potenza
… attuatori … … sensori …
Sintesi: Problema diretto
Analisi: Problema inverso
Strategia di progettazione:
![Page 11: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/11.jpg)
11
Problema diretto: SINTESI
Capacita’ di schematizzare in maniera rigorosa secondo
l’algebra di BOOLE
un problema definito secondo il linguaggio corrente comune
e quindi capacita’di progettare.
Problema inverso: ANALISI
Capacita’ di comprendere, cioe’ di sapere leggere, uno
schematico gia’ sviluppato.
DOCUMENTAZIONE COMMERCIALE:
Capacita’ di orientarsi in un Data Book di una Ditta
(componente commerciale).
APPROCCIO MODERNO:
Metodologia di lavoro assistita da PC (S/W dedicato)
per simulare la risposta temporale:
attenzione ai limiti della simulazione…..
verifica finale: prototipo
![Page 12: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/12.jpg)
12
Il comportamento reale di una rete digitale e’ di tipo
analogico!
- Tempo finito di propagazione dei segnali logici attraverso
porte logiche reali ……e non solo …… anche attraverso
le interconnessioni (cavi, bus)
Alee (Hazard)
- Capacita’ di pilotaggio di uno stadio d’uscita di una porta
logica collegata con piu’ ingressi di altre porte logiche.
fan-out
fan-in
Parametri rilevanti per un segnale logico:
AMPIEZZA
fasce di valori per ‘1’ e ‘0’ “Immunita’ dai disturbi”
Tr, Tf, Tw, Tdelay
risentono di un “comportamento analogico”
![Page 13: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/13.jpg)
13
Livelli logici con la famiglia TTL
4.75V 5.25V
![Page 14: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/14.jpg)
14
Livelli logici con la famiglia TTL
(400mV)
(400mV)
(2.4)
![Page 15: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/15.jpg)
15
Vin
Vout
![Page 16: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/16.jpg)
16
![Page 17: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/17.jpg)
17
7
74LS14
Chip visto
dall’alto
Passo tra due pin adiacenti
2.54mm
![Page 18: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/18.jpg)
18
74LS14
![Page 19: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/19.jpg)
19
Livelli logici con la famiglia CMOS
![Page 20: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/20.jpg)
20
CMOS
TTL
TTL-LS: 15ns x 1.1mA x 5.0V = 82.5pJ
![Page 21: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/21.jpg)
21
Condizionamento statico a livello logico
di un ingresso non usato di una porta logica
OR
AND
‘1’ logico
‘0’ logico
Y = A OR ‘0’ = A Y = A AND ‘1’ = A
A
A Y
Y
Perche’ c’e un
“pull-up”?
![Page 22: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/22.jpg)
22
Alcuni simboli base utilizzati in una rete logica:
Buffer-invertente Buffer-non-invertente
NAND AND
NOR OR
n1 m=1
XOR
n1 m=1
1 1 1 1
![Page 23: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/23.jpg)
23
![Page 24: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/24.jpg)
24
YXF
YXYXF
YXF
YXXYF
))((
![Page 25: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/25.jpg)
25
![Page 26: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/26.jpg)
26
![Page 27: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/27.jpg)
27
Diagramma delle temporizzazioni se trascuro qualunque latenza
![Page 28: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/28.jpg)
28
Simulatore logico: LOGIC WORKS
![Page 29: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/29.jpg)
29
Diagramma delle temporizzazioni
considerando la latenza delle porte logiche
…non si tratta di una funzione logica
![Page 30: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/30.jpg)
30
Aumentando la complessita’
della rete logica
e’ utile una
descrizione gerarchica
tramite blocchi logici
….tipo “scatole cinesi”
![Page 31: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/31.jpg)
31
Diagramma delle temporizzazioni
![Page 32: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/32.jpg)
32
Diagramma delle temporizzazioni
tOUT dipende da:
-- architettura interna del circuito;
-- tecnologia dei dispositivi usati;
-- tensione di alimentazione;
-- temperatura d’esercizio.
![Page 33: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/33.jpg)
33
Diagramma delle temporizzazioni per i segnali del DATA BUS
![Page 34: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/34.jpg)
34
Diagramma delle temporizzazioni per operazioni con
indirizzamento in un sistema formato da piu’ moduli:
… per esempio nel “vecchio” standard CAMAC
1ms
![Page 35: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/35.jpg)
35
Diagramma a blocchi
0
1
0
1
0
1
MAX
MIN
X < Y
X > Y
X
Y
X
Y
![Page 36: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/36.jpg)
36
X Y (X > Y) max min MIN / MAX Z
0 0 0 Y X 0 Y=0
1 X=0
0 1 0 Y X 0 Y=1
1 X=0
1 0 1 X Y 0 X=1
1 Y=0
1 1 0 Y X 0 Y=1
1 X=1
Caso di
parole X , Y ad
1 bit
0
1
0
1
0
1
MAX
MIN X < Y
X > Y
X
Y
X
Y Z X
Y
MIN / MAX
![Page 37: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/37.jpg)
37
![Page 38: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/38.jpg)
38
Descrizione a blocchi di un sistema basato su mP
![Page 39: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/39.jpg)
39
Esempio di descrizione a blocchi
di un sistema reale basato su mP
![Page 40: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/40.jpg)
40
Descrizione a blocchi di un sistema per il trasferimento dati
“SOURCE DESTINATION”
“Parallelo” “Seriale” “Parallelo”
![Page 41: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/41.jpg)
41
……non importa in quale lingua ci si esprima…..
RLC RLS
![Page 42: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/42.jpg)
42
…. ci sono anche le interconnessioni sul PCB di cui tenere conto…..
![Page 43: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/43.jpg)
43
Circuito Combinatorio con problema di alea
La teoria dell’algebra di Boole
non tiene conto della variabile tempo!
F(xyzt) F(xyz=111)=YZ+XZ’=1+0=1
F(xyz=110)=YZ+XZ’=0+1=1
![Page 44: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/44.jpg)
44
F(xyz) = (YZ + XZ’) = (YZ + XZ’) + XY
X
Y Z
X
Y Z
X
Y Z
![Page 45: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/45.jpg)
45
X Y Z Z’ YZ XZ’ (YZ+XZ’) XY (YZ+XZ’)+XY
0 0 0 1 0 0 0 0 0
0 0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 0 0
0 1 1 0 1 0 1 0 1
1 0 0 1 0 1 1 0 1
1 0 1 0 0 0 0 0 0
1 1 0 1 0 1 1 1 1
1 1 1 0 1 0 1 1 1
F(xyz) = (YZ + XZ’) = (YZ + XZ’) + XY
![Page 46: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/46.jpg)
46
F(xyz) = (YZ + XZ’) = (YZ + XZ’) + XY
XY Z 0 1
00 0 0
01 0 1
11 1 1
10 1 0
![Page 47: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/47.jpg)
47
Circuito Combinatorio curato dal problema di alea
I due circuiti
F(xyz) = (YZ + XZ’)
F(xyz) = (YZ + XZ’) + XY sono equivalenti da un punto di vista logico
ma non lo sono da quello reale
tenendo conto delle latenze finite delle porte logiche
![Page 48: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/48.jpg)
48
Esempio di simulazione utilizzando LOGIC WORK : [1/2]
Latenza ingresso-uscita della singola porta logica
ZOOM
![Page 49: ELETTRONICA DIGITALE (DIGITAL ELECTRONICS) A.A. 2017 …meddif/ElettronicaDigitale...AA2017-2018_240917.pdf · 2 Elettronica Digitale (Digital Electronics) A.A. 2017-2018 Laurea Magistrale](https://reader035.vdocuments.site/reader035/viewer/2022062402/5c23946209d3f224508bbf2a/html5/thumbnails/49.jpg)
49
Esempio di simulazione utilizzando LOGIC WORK : [2/2]
ZOOM DNOT = latenza porta NOT
DAND = latenza porta AND