electrònica analògica (elan)...universitat politècnica de catalunya josé antono sora pérez...
TRANSCRIPT
Introducció als Sistemes de 1er i 2on ordre
Electrònica analògica (ELAN)
Mòdul 0 / Tema 1
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
2/21
1 La funció de transferència. Què és? Definició, tipus i notacions normalitzades
2 Domini temporal (o resposta al esgraó) Paràmetres de la resposta temporal. Sistemes de 1er i 2on ordre. Característiques
3 Domini freqüencial (o regim permanent sinusoïdal) Paràmetres de la resposta freqüencial Diagrames de Bode Aplicacions de la resposta freqüencial: Filtres
4 Conclusions
Contingut
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
La Funció de Transferència Model matemàtic d’un sistema (electrònic) que relaciona la seva/es
sortida amb l’/les entrada/es
Dos dominis:
Temporal (o temps continu):
Freqüencial (o transformat)
+vI vO
( ) ( )( )
( )( ) ( )( )( ) ( )
11 21 1 0
11 1 0 1 2
···...... ···
m mO mm m
n nI n n n
v s s z s z s zb s b s b s bH sv s a s a s a s a s p s p s p
−−
−−
+ + ++ + + += = =
+ + + + + + +zeros
pols
h(t) ó H(s)
n ³ m
( ) ( ) ( )0
t
Ov t x h t dτ τ τ= −∫
Model matemàtic
Integral de convolució
h(t) es la del sistema a una entrada impuls i que depèn dels paràmetres a i b de l'equació diferencial:
( ) ( ) ( ) ( )1 10 1 1 0 1 1... ...n n m n
n n m ma y a y a y a y b x b x b x b x− −− −+ + + + = + + + +
Diagrama de bloc
3/21
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
4/21
La funció de transferència...
...és lineal i independent de l’entrada (LTI)
... no facilita informació sobre la seva estructura física (components electrònics) tot i que es pot trobar si es realitza anàlisi addicional
... en el domini freqüencial permet, fins i tot, saber el comportament en el domini temporal. Per això, aquest últim quasi mai és utilitzat a la pràctica.
...es representa mitjançant diagrama de blocs (i en el domini de Laplace) quan es treballa a nivell matemàtic
Consideracions importants
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
5/21
Determineu la funció de transferència, H(s) = vO(s)/vI(s), el següent circuit RLC (domini s) i representeu el seu diagrama de blocs.
Diagrama de blocs (SIMULINK)
Exemple: Circuit RLC
vi(s)
L
+
C
R10Ω
40μF5mH+
_vo(s) ( ) ( )1O I
Rv s v sLs RCs
=+ +
Divisor de tensió:
( ) ( )( ) 1
O
I
v s RH sv s Ls RCs
= =+ +
Funció de transferència:
( ) ( )Ov s Ri s=
i
Ri(s) vO(s)
Ri(s) vO(s)+
vI(s)_
( ) ( )1Li s v sLs=
1 / Lsi(s)vL(s)
Resistència: Inductor:( ) ( )1
Cv s i sLs=
1 / Cs i(s) vC(s)
Condensador( ) ( ) ( ) ( )L I C Ov s v s v s v s= − −
KVL
+vI(s)
vC(s)vO(s)
vL(s)
1Ls
1Cs
vC(s)
vL(s)_
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
6/21
Diagrama d blocs i funció de transferència
Resposta al esgraó (vI(t) = VI)
Sistema bàsic de 1er. ordre
+vI(s)
_1sτ
ve(s) vO(s)
τ.- Constant de temps
11sτ +
vI(s) vO(s)
Diagrama en llaç tancat Diagrama en llaç obert Model matemàtic normalitzat
( ) ( )( )
11
O
I
v sH s
v s sτ= =
+
vO(t)
t
vI(t) = VI
τ 2τ 3τ 4τ 5τ
63.2
%
86.5
%
95%
98.2
%
99.3
%
Valor inicial i final:
( ) ( ) ( )0
lim limO It sv t sH s v s
→∞ →= Valor final (t = ∞)
( ) ( ) ( )0 limO Isv sH s v s+
→∞= Valor inicial (t = 0)
vI(s) = 1/s vO(0) = 0 vO(∞) = VI
ts.- temps d’establiment de la sortida
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
7/21
Diagrama d blocs i funció de transferència
Resposta al esgraó (vI(t) = V). Transitori segons esmorteïment ζ:
Sistema bàsic de 2on. ordre
+vI(s)
_ 2
2 22n
n ns sωςω ω+ +
vO(s)
ζ.- Factor d’esmoeteïmentωn.- Freqüència natural NO esmorteïda (resonància)
vI(s) vO(s)
Diagrama en llaç tancat Diagrama en llaç obert Model matemàtic normalitzat
( ) ( )( )
2
2 22O n
I n n
v sH s
v s s sωςω ω
= =+ +
( )2
2n
ns sωςω+
ve(s)
σ
jω
t
vO
3. Subesmorteït (0<ζ<1)
σ
jω
t
vO
4. Sobresmorteït (ζ>1)
σ
jω
t
vO
2. Oscil·lant (ζ=0)
σ
jω
t
vO
1. Inestable (ζ<0)
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
8/21
Dos pols complexes conjugats amb transitori incial oscil·lant
Funció normalitzada:
Comportament subesmorteït (0<ζ<1)
( ) ( )( ) ( )( )
2 2
2 22O n n
I n n n d n d
v sH s
v s s s s j s jω ωςω ω ςω ω ςω ω
= = =+ + + + + −
, és la freqüència natural esmorteïda (del TRANSITORI INICIAL!!)21d nω ω ς= −
σ
jω
t
vO
jωd
β
,pla s
VI2%o
5%
La resposta es manté dintre d’aquesta franja quan t>ts
ts
4
3
tptr
0.5VI
2
1
td
SIP
1. Temps de retard: td
2. Temps de pujada (rise): 11 tan dr
d d
t ω π βω σ ω
− − = = −
3. Sobreimpuls: 100%n
dSIP eςω
πω
−
= ×*S’expressa en % del valor final VI
pd
t πω
=
4. Temps d’assentament (settling):
4s
n
tςω
=
3s
n
tςω
=
Criteri del 2%:
Criteri del 5%:
-σ=-ζωn
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
9/21
La resposta s’apropa al sistema de 1er. ordre quan més gran és ζ. Tres casos:
Criticament esmorteït (ζ=1): Els dos pols són reals i iguals
Sobresmorteït (ζ>1): Pols reals i diferents
Pol real dominant (ζ>>1)
Comportament sobresmorteït (ζ³1)
( ) ( )( ) ( )
2 2
22 22O n n
I n n n
v sH s
v s s s sω ωςω ω ω
= = =+ + +
( ) ( )( )1 1ntO I nv t V e tω ω−= − +
*És el que té el transitori més ràpid sense sobreimpuls
( ) ( )( )2
2 21 1n
n n n n
H ss s
ω
ςω ω ς ςω ω ς=
+ + − + − −
( ) ( )( )
( )( )
2
2
1
2 2
1
2 2
112 1 1
1
2 1 1
n
n
t
O I
t
v t V e
e
ς ς ω
ς ς ω
ς ς ς
ς ς ς
− + −
− − −
= + − − + −
− − − −
( )2 '
'2
11
n n n
nn n
H sss
ςω ω ς ωωςω ω ς
− −=
++ − −
' 2
1 11n n n
τω ςω ω ς
= =− −
Sistema de 1er. ordre amb constant de temps
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
10/21
Resposta freqüencial Per conèixer la resposta a entrades sinusoïdals en un rang de freqüències
Senyals i sistemes en el domini freqüencial:
xi(t) = Xicos(ωt+θi)
El sistema H(s) s’expressa en domini freqüencial amb l’operador s = jω
Sortida del sistema:
xi(t) = Xicos(ωt+θi)
H(s)xo(t) = Xocos(ωt+θo)
t
Xo
Xi
θi
θo
( ) ( )( )0
o i io i
i i
X H j XX
H j
ωω
θ ω θ
= ×
= ∠ +
( ) 2 2r iH j H Hω = +
( ) ( )( )
1
1
tan , 0180º tan , 0
si si
i r r
i r r
H H HH j
H H Hω
−
−
>∠ = − <
Amplitud: Xi
Fase (o desplaçament): θi
Freqüència: ω = 2πf ( ) ii
i
XX ω
θ∠
Fasor:
ωωi
(Xi, θi)X(ωi)
( )2
2 22n
n n
H ss s
ωςω ω
=+ +
( )( ) ( )
2 2
2 2 22 22n n
n nn n
H jjj j
ω ωωω ω ςω ωω ςω ω ω
= =− ++ +
( )( )( )( )
Re
Imr i
i i
H H j
H H j
ω
ω
=
=
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
11/21
Determineu la resposta freqüencial del circuit RLC amb els valors que s’indiquen, per 0 < f < 2kHz
Resposta en circuit RLC (i I)
vi(s)
L
+
C
R10Ω
40μF5mH+
_vo(s)
( ) 2 21 1 1R RCs jRCH s
LCs RCs LC jRCLs RCs
ωω ω
= = =+ + − ++ +
i
( )( ) ( )2 221
RCH jLC RC
ωωω ω
=− +
( ) ( ) ( )( )1 1 2tan 0 tan 1H j RC RC LCω ω ω ω− −∠ = − −
90º
0 200 400 600 800 1000 1200 1400 1600 1800 20000
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
>> R=10; C=40e-6; L=5e-3;>> finc=1; ffin=2000;>> f=0:finc:ffin;>> w=2*pi*f;>> % modul de Hs>> Hs=R*C.*w./sqrt((1-L*C.*w.^2).^2+(R*C.*w).^2);>> plot(f,Hs)>> % fase de Hs>> Phi=pi/2-atan2(R*C.*w,1-L*C.*w.^2)
Codi MATLAB
0 200 400 600 800 1000 1200 1400 1600 1800 2000-1.5
-1
-0.5
0
0.5
1
1.5
2( )H jω ( )H jω∠
Freq (Hz) Freq (Hz)
Am
plitu
d
Fase
()ra
dian
s
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
12/21
Determineu la resposta del sistema a una entrada sinusoïdal de 1V de pic per a 250Hz, 356Hz, 500Hz
Resposta en circuit RLC (i II)
( ) 2 1RCsH s
LCs RCs=
+ +
% Inicialitzo components i paràmetres>> R=10; C=40e-6; L=5e-3; >> freq=100;inc=0.01e-3; tfin=30e-3; >> w=2*pi*freq;% Defineixo el senyal d’entrada>> t=0:inc:tfin;>>xi=sin(w.*t);% Defineixo el sistema>> num=[R*C 0]; >> den=[L*C R*C 1];>> Hs=tf(num,den)% Genero la gràfica amb la simulació>> lsim(Hs,xi,t)
Codi MATLAB (Exemple amb 100Hz)
0 0.005 0.01 0.015 0.02 0.025 0.03-1
-0.8
-0.6
-0.4
-0.2
0
0.2
0.4
0.6
0.8
1Linear Simulation Results
Time (sec)
Ampl
itude
100Hz
0 0.005 0.01 0.015 0.02 0.025 0.03-1.5
-1
-0.5
0
0.5
1
1.5Linear Simulation Results
Time (sec)
Ampl
itude
356Hz
vi(s)
L
+
C
R10Ω
40μF5mH+
_vo(s)
i
0 0.005 0.01 0.015 0.02 0.025 0.03-1
-0.8
-0.6
-0.4
-0.2
0
0.2
0.4
0.6
0.8
1Linear Simulation Results
Time (sec)
Ampl
itude
500Hz
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
13/21
Diagrama de Bode També representa la resposta H(s) però utilitzant escala logarítmica
Magnitud expressada en decibels (dB): |H(jω)|dB = 20log10(|H(jω)|) Codi MATLAB
( ) 2 1RCsH s
LCs RCs=
+ +
vi(s)
L
+
C
R10Ω
40μF5mH+
_vo(s)
i% Inicialitzo components i paràmetres>> R=10; C=40e-6; L=5e-3; % Defineixo el sistema>> num=[R*C 0]; >> den=[L*C R*C 1];>> Hs=tf(num,den)% Realizo el diagrama de Bode>> bode(Hs)
-40
-30
-20
-10
0
Mag
nitu
de (d
B)
102
103
104
105
-90
-45
0
45
90
Phas
e (d
eg)
Bode Diagram
Frequency (rad/sec)
( )( ) ( )2 22
20 log1
dB
RCH jLC RC
ωωω ω
= = − +
( ) ( ) ( )2 2220 log log 1RC LC RCω ω ω = − − +
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
14/21
Aproximació asimptòtica Permet realitzar una estimació ràpida de la resposta freqüencial aproximada Per això, s’utilitza la versió de H(s) amb factors...
Llavors, per determinar la resposta es considera que...
1) ... cada zero (del numerador) introdueix un pendent de +20db/dècada a |H(jω)| i un desfasament +π/2 a ∠H(jω)
2) ... cada pol (del denominador) introdueix un pendent de -20db/dècada a |H(jω)| i un desfasament -π/2 a ∠H(jω)
-
( ) ( )( )
( )( ) ( )( )( ) ( )
( )( ) ( )( )( ) ( )
1 2 1 2 1 2
1 2 1 2 1 2
... ··· 1 1··· 1... ··· 1 1 ··· 1
O n m m
I m n n
v s p p p s z s z s z s z s z s zH s
v s z z z s p s p s p s p s p s p+ + + + + +
= = =+ + + + + +
zerospols
ω
ω
|H(ω)|dB
∠H(ω)
-20 dB0 dB
20 dB40 dB
π/2
π/4
0.1z1 z1 10z1
0.1z1 z1 10z1
Corva exacta
Assimptota
1
1
s zz+
1) zeros
ω
ω
∠H(ω)
-40 dB-20 dB
0 dB20 dB
0-π/4
0.1p1 p1 10p1
0.1p1 p1 10p1
1
1
ps p+
2) pols|H(ω)|dB
-π/20
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
15/21
Exemple: Determineu el diagrama de Bode aproximat del següent sistema
( ) ( )( )( )( )( )2
2 20 405 4 100
s s sH s
s s s+ + +
=+ + +
-5
0
5
10
15
Mag
nitu
de (d
B)
10-2
10-1
100
101
102
103
-90
-45
0
45
90
Phas
e (d
eg)
Bode Diagram
Frequency (rad/sec)
∠H(ω)
( )( )( )( )( )( )
2 1 20 1 40 12 20 401 4 100 1 1 4 1 100 1
s s ss s s
+ + +× ×=
× × + + +
ω
ω
|H(ω)|dB
4 → 20log(4) = 12.04dB → Valor de |H(jω )| per s=0
0.1 1 10 100 1000
0.1 1 10 100 1000
12.04
La traça inicial és sense pendent jaquè no ni ha zeros ni pols a l’origen
Per la mateixa raó tenim0º de fase a l’origen
Pol a ω=1Zero a ω=2
ω=20
ω=40 ω=100
0dB
Per ω=∞, no hi ha pemdemt perquè elnombre de zeros i pols de H(s) és el mateix.A més, H(s)=1 (0dB)
ω=4
Codi MATLAB
% Defineixo H(s) en tres blocs>> sys1=tf([1 2],[1 5 4]);>> sys2=tf([1 20],[1 00]); >> sys3=tf([1 40,1]); % Els connecto en sèrie per obtenir H(s)>> Hs1=series(sys1,sys2);>>Hs=series(Hs1,sys3)% Calculo el Bode>> bode(Hs);
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
16/21
Aplicació de la resposta freqüencial: Filtres
vi(t)
ω ∞0
t
ω ∞0
ω ∞0
ω ∞0
t
vo(t)
t
vo(t)
t
vo(t)
t
vo(t)
Passa-baixes (Low-pass)
Passa-altes (High-pass)
Passa-banda (Band-pass)
Banda-eliminada (Notch)
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
17/21
Especificacions bàsiques
Idealment amb guany unitari (0dB) a la zona on no es desitja atenuar les components harmòniques (BW. Bandwidth) i nul a la resta.
A la pràctica, però, aquest rang ve delimitat per la zona on les components són superiors a -3dB ( ).
La freqüència de tall (cut-off), ωc estableix el límit de la banda-de-pas
0 1 20
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
(rad/sec)
0.5 1 1.5 2 2.5 30
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
10-3
10-2
10-1
100
101
102
10-3
10-2
10-1
100
freqüència
( )( )
( )( )2
1 11 1
n nH s H js
ωω
= → =+ +
freqüència normalitzada (f-3db = 1) freqüència normalitzada (log)
Representació lineal Representacions normalitzades a -3dB
Ampl
itud
Am
plitu
d
Am
plitu
d (lo
g)
n = 1
n = 4
n = 8n = 16
n = 32
n = 1
n = 2n = 4
n = 8n = 16
n = 32
n = 1
n = 2
n = 4
n = 8
n = 16
n = 32
freqüència de tall
(ωc)
BW
( ) 1 2H jω ≥
Filtre ideal
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
18/21
Fucions estàndar dels filtres de 2on. ordre Low-pass:
High-pass:
Band-pass:
Notch response:
All-pass:
H0x denota guany a la banda-de-pas (en general H0x = 1) Q=1/2ζ és el factor de qüalitat i indica quan de “selectiu” és el filtre
( )2
0 2 22 ·n
LP LPn n
H s Hs s
ωξω ω
=+ +
( )( ) ( )0 2
11LP LP
n n
H j Hj Q
ωω ω ω ω
=− +
( )2
0 2 22 ·HP HPn n
sH s Hs sξω ω
=+ +
( ) ( )( ) ( )
2
0 21n
HP HPn n
H j Hj Q
ω ωω
ω ω ω ω
−=
− +
( ) 0 2 2
2 ·2 ·
nBP BP
n n
sH s Hs s
ξωξω ω
=+ +
( ) ( )( ) ( )0 21
nBP BP
n n
j QH j H
j Qω ω
ωω ω ω ω
=− +
( )2 2
0 2 22 ·n
N Nn n
sH s Hs s
ωξω ω+
=+ + ( ) ( )
( ) ( )
2
0 2
11
nN N
n n
H j Hj Q
ω ωω
ω ω ω ω
−=
− +
( )2 2
0 2 2
2 ·2 ·
n nAP AP
n n
s sH s Hs s
ξω ωξω ω
− +=
+ + ( ) ( ) ( )( ) ( )
2
0 2
11
n nAP AP
n n
j QH j H
j Qω ω ω ω
ωω ω ω ω
− −=
− +
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
19/21
Respostes freqüencials de 2on. ordre Low-pass
Resposta plana (o amb esmorteïment) amb Qmax ≤ 0.707 (0.707 ≥ ζ ≥∞ ). En el cas que Q = 0.707, ωn = ωc és la freqüència de tall i |HLP| = -3dB Quan no hi ha esmorteïment (Q > 0.707 o bé 0 < ζ £ 0.707 ) sovint, es diu que el filtre
entre en ressonància (HLP > 1). Llavors es compleix que:
0.1 0.2 0.5 1 2 5-40
-30
-20
-10
0
10
20
Freqüència
Ampl
itud
(dB)
(rad/sec)
Q=1Q=2
Q=5Q=10
Q=0.2
Q=0.5
Q=0.707
High-pass
0.1 0.2 0.5 1 2 55-40
-30
-20
-10
0
10
20
Freqüència
Ampl
itud
(dB)
(rad/sec)
Q=1Q=2
Q=5Q=10
Q=0.2
Q=0.707
Q=0.5
ωc
21 1 2r n Qω ω= − 2maxmax,411 Q
QH HPLP−
=
H0 =1, ω0 = 1
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
20/21
Respostes freqüencials de 2on. ordre (i II) Band-pass
Selectivitat freqüencial dels filtres. Expressions importants:
Notch Response
LHBW ωω −=( )( )
2
2
1 1 4 1 2
1 1 4 1 2
L n
H n
Q Q
Q Q
ω ω
ω ω
= + −
= + +n L Hω ω ω= n n
H L
QBWω ω
ω ω= =
−
0.1 0.5 1 2 5-40
-35
-30
-25
-20
-15
-10
-5
0
Freqüència
Mag
nitu
d (d
B)
(rad/sec)
Q=5
Q=20
Q=10
Q=1
H0 =1, ω0 = 1
0.1 0.2 0.5 1 2 5-50
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
Freqüència
Am
plitu
d (d
B)
(rad/sec)
Q=2
Q=0.5
Q=1
Q=5Q=10
Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica
21/21
Conclusions Hem caracteritzat la resposta de sistemes LTI a una entrada esgraó i
sinusoïdal mitjançant la funció de transferència.
No ha calgut utilitzar l’antitransformada de Laplace per saber la resposta temporal ni freqüencial.
La relació del domini temporal i freqüencial és indirecta.
El diagrama de Bode permet determinar el comportament (en guany i fase) en un rang ampli de freqüències.
El mètode asimptòtic, a més, permet una estimació molt ràpida i senzilla d’aquest comportament, sense necessitat d’usar software.
La resposta freqüencial s’aplica majoritàriament al disseny de sistemes electrònics de control i filtres de senyal analògica.
Fonts d’Alimentació
0.1 Especificacions de la font d’alimentació i classificació
0.2 Blocs de la font
1 Rectificadors
1.1 Mitja ona
1.2 Ona completa
1.3 Filtre de tensió
1.4 Altres circuits de rectificació
1.5 Estabilitzador de tensió
1.5.1 Exemple numèric
1.6 Característiques elèctriques importants dels díodes
2.1 Regulador amb Operacional i BJT
2.2 Circuit bàsic del regulador
2.3 Proteccions
2.3.1 Limitació de corrent constant
2.3.2 Protecció Foldback
2.4 Reguladors integrats
2.4.1 Tensió fixa
2.4.2 Tensió de sortida ajustable
2.4.3 Augment de la capacitat de corrent
2.5 Aspectes sobre el consum energetic i l’escalfament
2.5.1 Disipadors de calor
Electrònica Analògica (ELAN)
Etapes amb BJT :
Emissor Comú
Mòdul 2 – Tema 1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
2/33
Objectius
Al final d’aquest módul:
Aprendreu els conceptes bàsics que serveixen per dissenyar etapes amplificadores bàsiques mitjançant les especificacions del problema i les dades del full de caratcterístiques dels components (principalment BJT i JFET)
Haureu dissenyat i implementat el bloc pre-amplificador de l’amplificador de so, i també haureu comprovat el funcionament
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/33
Convencions
Durant el curs s’utilitzarà la següent convenció de les variables elèctriques del senyal
xC(t).- Components instantànies totals (AC+DC) XC(t).- Components contínues en el temps (DC) xc(t).- Components incrementals (AC). Normalment referit al valor eficaç Xc.- Valors màxims respecte a la referència del senyal incremental (Valor de
pic)
Cx
t
XC xC
xc Xc
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/33
Els BJT’s (Bipolar Juntion Transistor) iC
1 2
3 vCE
IB1 IB2
γBEBE
SatCECE
BFECB
vvVv
ihii
=>
=>
)(
·,0
Saturació Activa (Amplificació) Tall
γBEBE
SatCECE
CB
vvvvii
<
>==
)(
0,0
)(SatCECE
BEBE
FE
CB
Vvvv
hii
==
>
γ
Regió de saturació
Regió d’activa
Regió de tall IB3
IB4 C.- Colector B.- Base E.- Emitter
C
B
E
iC iB
iE
iE = iB + iC
+
vBE - -
+
vCE
C
B
E
iC iB
iE -
vEB + +
-
vEC
NPN
PNP
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/33
Etapa amplificadora amb BJT en EC
Objectius: Disseny de l’etapa
amplificadora
Especificacions:
Guany de tensió: |Av2| ≥ 100 Marge de vo1: Δvo1 = 5V Impedàncies: Estabilitat amb la temperatura
Entrada: ZI ≥ 4K7Ω Sortida: : ZO < 2KΩ, RL2 ≥ 10KΩ
- Resistències - Condensadors BW
+
-
+ -
+ -
+
-
VCC
VCC
vo1
Zo1
vi2
Cp R1
R2
VCC
Rc
RE1
RE2
Ce
Cc
RL2
vo
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/33
Punt de treball Q (Anàlisi DC jω=0) iC
vCE
IBQ
VCEQ
ICQ
CCB
B
VRR
RV
RRR
·
//
21
2
21
+=
=VCC Activa
Q (ICQ,IBQ, VBEQ, VCEQ)
Criteri d’estabilitat de Q
RB
Q2 Rd
+
- +
- VBEQ
IBQ VCEQ
VB
VCC
VCC
VCC
RE
ICQ
Q
γBEBE
SatCECE
BFECB
vvVv
ihii
=>
=>
)(
·,0
( )( ) BEQBQEBB
CEQCQecCC
VIRRV
VIRRV
+++=
+
++=
·1
·11
ββ
( )1·
++
−=
ββ
EB
BEQBCQ RR
VVI
( )BEQB
EB
VVRR
>>+≈ 1·10 β
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/33
Marge de sortida (AC, jω=∞ )
vCE
IBQ
VCEQ
Q ICQ
VCC
iC
+
-
vo1
Zo1
ig
RB RE2
Rc // RL2
+
- vce
ic vo
22// ELc
cec RRR
vi+
−=
+=+=
ceCEQCE
cCQC
vVviIi
( ) ( )SatvTallvv CECECE ∆=∆=∆
Màxima excursió de senyal
( ) ( )( ) ( )22
22
2)(
·2//·//
//
ELcCQo
ELc
LcSatCECEQo
RRRITallvRRR
RRVVSatv
+≈∆+
−=∆
Marges de sortida ΔvCE(Sat) ΔvCE(Tall)
VCE(Sat)
22// ELc
CECEQCQC RRR
vVIi
+
−+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/33
Anàlisi en petit senyal
+
-
vo1
Zo1
RB
Mateixes consideracions respecte al model en petit senyal que en el JFET. En canvi, no es pot considerar que es compleixen aquestes condicions per que el model sigui vàlid
B E
C
B
E
S
E
Model paràmetres híbrids
hfe ·ib hie
Rc
vo2
ZI2 ZO2
( )( )feEieBI hRhRZ ++= 1// 2 co RZ =
hfe·ib
ib
hie oeh
1
B
E
S
E
Model paràmetres π
gm·vbe rπ +
-
vbe goe
hie= rπ hfe= gm·rπ
ib RE2 RL2 hoe= 0Ω-1
( )( ) ( )Bo
B
feEieBo
feLc
o
ov RZ
RhRhRZ
hRRvvA
++++−==
121
2
1
22 ·
1//·//
RE2 = 0, per tenir un guany Av2 considerable
Electrònica Analògica (ELAN)
Amplificadors de potència
Mòdul 2 – Tema 2
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
2/33
Objectius
Al final d’aquest módul:
Adquirireu els coneixements teóric-pràctics que us permetran comprendre el funcionament de les etapes de potència
Comprendreu el paper significant que juguen les etapes de potència, dins dels amplificadors ‘multi-etapa’, en aplicacions d’àudio
Completareu tots els aspectes bàsics que fan referència als amplificadors d’àudio
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/33
Panorama
Un amplificador de potència simplement és un amplificador amb una etapa de sortida d’alta potència
Previ Etapa de Sortida
Alimentació
Pèrdues per calor
Baixa Potència
Alta Potència
Àudio
Amplificació en tensió Amplificació en corrent
Altaveu
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/33
Característiques generals La potència de sortida (POUT) es determina pel seu valor rms. “Watts
musicals”
La impendància de sortida ha de ser petita i similar a la de l’altaveu (Principi de màxima transferència de potència)
Les etapes de sortida no treballen en petit senyal. Els models dels dispositius en petit senyals no són aplicables
La linealitat segueix sent una especificació important
Els transistors de potència sacrifiquen guany (hFE) i impedància d’entrada per corrent de colector (iC)
Transferència de potència a l’altaveu ha de ser eficient. La potència disipada en el transistor incrementa la temperatura en la unió (Tj) i el pot destruir
Guany de tensió és unitari (Etapes de potència són en colector comú. CC). S’amplifica corrent de sortida
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/33
Configuracions de sortida Les etapes de sortida es classifiquen segons sigui l’interval de
conducció del corrent de colector (iC) que resulti al aplicar un senyal d’entrada
La classe A, B i AB s’utilitzen en etapes de sortida d’amplificadors operacionals, dispositius integrats i aplicacions d’àudio. La classe C s’utilitzen com amplificadors de RF i, per tant, no s’estudiaran
Les configuracions CC, EC i BC estan dintre de la categoria A
Classe A Classe B Classe AB Classe C
α = 360º α = 180º 180 < α < 270º α < 180º
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/33
Classe A
La configuració més habitual és el seguidor d’emisor. El colector comú s’utilitza a vegades si la potència requerida no és massa elevada
Seguidor d’emissor Colector Comú
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/33
Funció de transferència
BEIO vvv −=
Seguidor d’emisor format per Q1 que es polaritza mitjançant Q2.
En el semicicle positiu: ,
En el semicicle negatiu, el límit per la saturació de Q2:
però per això s’ha de cumplir que: . En cas contrari, el límit
negatiu el determina el tall de Q1:
satCECCO VVv 1max −=
satCECCO VVv 2min +−=
L
satCECC
RVV
I 2+−≥
LO RIv ·min −=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/33
Formes d’ona Tensió de sortida
Potència disipada Q1
Tensió colector emisor
Corrent de colector Q1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/33
Formes d’ona (cont)
Consideracions:
VCEsat és pràcticament negligible en etapes de potència ja que:
VCC >> VCEsat
vO pot variar aproximadament un rang doble a VCC (De –VCC a +VCC)
El corrent I determina el corrent de consum proporcionada per la font primaria de potència
ICC = I
La dissipació de potència instantànea ve determinat per:
pD1 = vCE1· iC1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/33
Dissipació de potència BJT
Q1 dissipa la màxima potència instantànea (VCC·I) quan vO = 0
La potència en Q1 depén de RL
Si RL → ∞:
El corrent iC1 = I (ct) i la dissipació instantànea depèn de vO. El valor màxim succeeix quan vO = -VCC on vCE1 és màxima (vCE1 =
2·VCC ) pD1màx = 2·VCC·I
Si RL → 0 (Condició de curt-circuit)
Una tensió positiva de vI provocarà un corrent elevat en RL L’augment de dissipació en Q1 incrementa la temperatura en la unió
(TJ) i pot destruir el transistor
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/33
Eficiència energètica
Definicions:
VLrms.- Tensió de sortida eficaç: ILrms.- Corrent de sortida eficaç PL.- Potència de càrrega PS.- Potència d’alimentació
Rendiment en la classe A
Rendiment màxim
Rendiment: S
L
PP
=η Potència de Sortida: LrmsLrmsL IVP ·=
2L
LrmsVV =
LrmsLrmsL IVP ·= LL IV ˆ·ˆ21
=L
L
RV 2ˆ
21
=IVP CCS ··2=
S
L
PP
=ηIVR
V
CCL
L
··21ˆ
21 2
=
=
CC
L
L
L
VV
RIV ˆ
·
ˆ
41
LCCL RIVV ·ˆ == ηmax = 25%
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/33
Conclusions de la Classe A
El rendiment màxim que es pot aconseguir en la classe A és, tan sols, el 25%
Com que és una xifra bastant baixa, no s’utilitza en aplicacions de potència elevada (Aplicacions de més de 1W)
En la pràctica, s’aplica un coeficient de seguretat per evitar la saturació de Q1 i la corresponent distorsió que provoca aquesta no linealitat
on K és el coeficient de seguretat [0-1]
Per tant, el rendiment sols ser realment d’un 10-20%
)1·(ˆˆPr KVV OàcticaO −=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/33
Classe B. Funció de transferència
Si vI = 0, els dos transistors estan en la regió de tall i, per tant, vO = 0
En el cicle positiu, a mesura que vI incrementa, quan vI > 0.5V QN entra en activa i vO comença a seguir la tensió d’entrada:
El cicle negatiu té un comportament anàleg, amb la diferència de que QP és qui ara suministra el corrent a la càrrega:
BENIO vvv −=
EBPIO vvv +=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/33
Aportacions de la Classe B Sortida formada per dos transistors complementaris connectats de
manera en que tots dos es reparteixen el cicle de treball (‘push-pull’):
EL transistor npn treballa en el cicle positiu de vI i el pnp en el negatiu
No requereix polarització dels transistors de potència.
Millora substancial del rendiment (els BJT no consumeixen potència en la polarització).
La font estableix el marge de treball, el qual és més gran.
Contrapunt: Presenta un THD elevat degut a la ‘banda morta’ en l’intercanvi dels mode d’operació dels BJT (Crossover)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/33
Formes d’ona
‘Banda morta’
Crossover’ Distortion
<iQN> = <iQP>
QN Act.
QN Off
VCC -VCC
<iQN> .- valor mig del corrent de colector de QN
QP Off
QP Act.
QN Act.
QP Off
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/33
Eficiència energètica
Per determinar el rendiment es necessari, en primer lloc, saber el consum de les fonts d’alimentació:
ICC = <iQN> = = = =
Corrent total d’alimentació: ICCT = 2·ICC = =
Consum total: PS =
La potència de càrrega: PL =
Rendiment:
Rendiment màxim: ( ), = 78.5%, PLmàx =
( )∫π
π
2
021 dttiQN ( )∫
π
π 021 dttiL ( )∫
π
π 0
sinˆ21 dttIL π
LI
πLI·2
L
L
RV·
ˆ2π
CCL
L VR
V·
ˆ2π
L
L
RV 2ˆ
21
CC
L
VV
4πη =
CCL VV ≈ˆ4maxπη ≈
L
CC
RV 2ˆ
21
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/33
Dissipació de potència BJT
En la classe B, la potència disspipada pels transistors quan vO = 0 és zero.
PD = PS - PL =
Potència dissipada màxima:
Els dos transistors es reparteixen la potència que es dissipa:
PDNmax = PDPmax =
L
OCC
L
O
RVV
RV 2ˆ
21ˆ2
−π
0ˆ =∂∂
O
D
VP
=
=
L
CCD
CCPO
RVP
VVD
2
2
max2
2ˆmax
π
π
L
CC
RV
2
2
π
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/33
Reducció del ‘Crossover’
Una manera possible de reduir el THD consisteix en utilitzar la realimentació negativa
Com que i la realimentació fa que vε = 0, llavorens vI ≈ vO
En la pràctica, és necessari que en el AO, el ‘SR’ = ∞. En cas contrari, la distorsió encara serà perceptible. Per això encara és més pràctic utilitzar la classe AB
vε vC
OI vvv −=ε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/33
Alimentació unipolar
La classe B també es pot utilitzar amb una única font d’alimentació, però requereix condensadors per desacoblar la component DC present als emisors dels BJTs
VCC vI vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/33
Classe AB
Elimina el crossover polaritzant els dos transistors a un corrent DC IC (IQ)= IN = IP petit (10% ÎC ). Per aconseguir-ho s’aplica una polarització VBB en els terminals de base de QN i QP
Implementació de VBB:
Díodes polaritzats mitjançant fonts de corrent Ús de multiplicadors de VBE
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/33
Funcionament
VBB, s’agafa segons el corrent de polarització requerit (IQ.- quiscient current). Per vI = 0 i vO = 0 una tensió VBB/2 apareix en la unió base-emisor de QN i QP
Per calcular VBB
Quan vI = 0, moment de canvi de conducció de QP a QN, IP encara és lleugerament superior a zero (IP ≥ 0)
TBB
VV
SQPN eIIii ·2·===
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/33
Funcionament (cont I)
Quan vI > 0, el potencial de base incrementa suficientment com per fer que la sortida segueixi l’entrada
Això provoca una circulació de corrent iL i, per tant, iN ha d’augmentar IBEN
BBIO vvVvv ≡−+=
2
LPN iii +=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/33
Funcionament (cont II)
El increment en iN provocarà un aument de vBEN (per damunt de VBB/2 ), però com que VBB és un valor fixat, és produeix un decrement en iP
Demostració:
L’intercanvi de conducció entre transistors és suau i sincronitzat per VBB
(El funcionament és anàleg a l’altre semicicle)
=
=
+
=+
2
ln2lnln
QPN
S
QT
S
PT
S
NT
BBBEPBEN
Iii
IIVI
iVIiV
Vvv
Producte Constant
Relació no lineal
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/33
Classe AB vs. Classe B Funcionament bastant similar. La única diferència és que
tots dos transistors estan en activa en el pas per zero de vI (vI < |vBE|)
Transició suau i controlada dels modes d’operació dels BJT. Eliminació del crossover
Potència: El rendiment és lleugerament inferior en la classe AB
Quan vI ≈ 0, els transistors dissipen una potència PD = VCC·IQ
La impedància de sortida es redueix a mesura que IL aumenta
Es pot demostrar que: PN
TOUT ii
VZ+
=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/33
Implementació de VBB: Díodes polaritzadors VBB es genera fent passar un corrent de polarització (Ibias) a través d’un
parell de diodes connectats als transistors
biasQ
EBPBENDBB
InIvvVV
··2
=+==
n.- Relació entre l’àrea de la unió d’emisor del BJT i l’àrea de la unió dels díodes (P.e: 1/3)
Nota de disseny: Quan l’etapa injecta corrent a la càrrega l’increment de corrent a la base (de IQ/β a iL/β) ha de ser subministrat per Ibias
Inconvenients:
Interesa que n sigui el més petit possible, però això és difícil d’aconseguir Poca flexibilitat de disseny per a dispositius discrets Si vBE és constant i es produeix un aument de T, iN(P) aumenta. Això provoca
un aument en la disspiació del BJT que el pot destruir (‘thermal runaway’)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/33
Implementació de VBB: Multiplicador VBE
BJT alternatiu polaritzat per dues resistències i Ibias, implementa VBB multiplicant VBE1 per un factor K=1+R2/R1
1
1
RVI BE
R = ( )
+=+=
1
2121 1
RRVRRIV BERBB
VBE1 es determina agafant la porció de Ibias que circula pel colector de Q1 (IC1)
RbiasC III −=1
=
S
CTBE I
IVV 11 ln
Els principals avantatges d’aquesta configuració són la seva flexibilitat i la poca dependència de VBB respecte a variacions de IL
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/33
Variacions en la classe AB Són tècniques que serveixen per donar més protecció i
millora a aquesta classe d’amplificadors de potència Seguidor d’emisor
Compound devices
Protecció de curt-circuit (Short Circuit Protection)
Protecció tèrmica (Thermal Shutdown)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/33
Seguidor d’emisor Alta impedància d’entrada
Q1 i Q2 són transistors de petit senyal
R3 i R4 són resistències de compensació i donen protecció térmica (thermal runaway)
Realitzat amb tecnologia de IC’s permet implementar triming per compensar l’offset de sortida
Pot implementar-se amb o sense amplificador operacional per millorar driver de sortida
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/33
‘Compound devices’ Guany de corrent elevat (Equival a utilitzar un unic BJT amb β ≈
β1· β2)
Configuració npn (Darlingnton) i pnp (Sziklai)
Resposta freqüencial pobre
Tendència a oscil·lar amb freqüencies de treball (ft) elevades
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/33
Short-circuit Protection Protecció davant un event accidental de curt-circuit a la
sortida Amb funcionament normal, Q5 està en
tall i el corrent circula cap a la càrrega a trevés de Q1 i R5
Quan IL supera un cert valor (VBE5(act)/RE1) Q5 passa a activa, IC5 augmenta provocant un decrement en IB1 i, conseqüentment, en IL
IL queda limitada (ILlim ≈ VBE5(act)/RE1) i, per tant, vOmax = ILlim·RL
El principal inconvenient es que la tensió VRE1,2 obliga a redissenyar VBB, però les resistències RE1,2 ofereixen protecció davant del thermal runaway
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/33
Thermal Shutdown Circuit que sensa la temperatura i activa un BJT que
treballa com interruptor quan s’excedeix un cert valor El BJT es connecta de manera que absorbi literalment
el corrent Ibias Funcionament:
Q2 està desactivat (tall) en funcionament normal
L’efecte combinat del funcionament de Z1 i Q1 quan esdevé un augment de la temperatura, provoca un aument en IC1 que aumenta la tensió en la base de Q2 i el satura
Connectat el colector de Q2 a la base del BJT de potència (QN), el talla evitant la seva destrucció
En la classe AB és nexessari un ThS complementari per protegir els dos BJTs
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
32/33
BJT’s de potència. Consideracions Degut al tamany dels BJT de potència, alguns paràmetres d’aquests
dispositius varien significativament respecte als BJT de petit senyal
La relació iC – vBE presenta una constant n =2
β és considerablement petita (30-80) però pot arribar fins a 5
Són més lents. La save freqüència de treball (fT) és relativament baixa ja que Cμ i Cπ augmenten considerablement
ICBO i BVCEO són elevats
Molt baixa impedància d’entrada hie (10-40Ω)
La característica principal ve determinada per un corrent de colector Icmax elevat (del ordre de 100A) però això obliga a tenir presents les especificacions de dissipació de calor
TBE
Vv
SC eIi 2=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
33/33
Dissipació de calor
Temperatura en la unió (TJ)
Els BJT’s de potència dissipen grans qüantitats de potència en forma de calor que fan augmentar TJ
Si TJ excedeix un valor crític (150ºC < Tjmax< 200ºC per als BJT fets de silici) el dispositiu queda danyat de manera permanent i irreversible
Resistència tèrmica (θJA)
Expressa l’increment de TJ per wat de PD que es dissipa i que es radia cap a fora del BJT desde la unió a la càpsula (junction-case) i desde la càpsula al medi ambient (case-ambient)
DJAAJ PTT ·θ=−
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
34/33
Potència dissipada vs Temperatura
Interesa que el valor de θJA sigui el més petit possible
El fabricant del dispositiu normalment especifica Tjmax respecte una determinada temperatura ambient (TA0 ≈ 25ºC), la potència dissipada en aquest punt (PD0) i la resistència tèrmica (θJA) treballant al aire lliure (sense radiadors incorporats)
θJA dels BJTs de potència es pot reduir mitjançant radiadors
Adicionalment, alguns fabricants proporcionan un gràfic que indica la potència que pot dissipar el dispositiu segons la temperatura ambient a la que està sotmés
Condicions ambientals hostils (TA elevedes) limiten la potència de dissipació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
35/33
Radiadors
θJA es pot expressar con una suma de resistències tèrmiques en diferents parts del BJT
θJC es pot reduir encapsulant el dispositiu en una gran càpsula de metall (encapsulat TO3)
θCA es redueix considerablement utilitzant radiadors
CAJCJA θθθ += θJC .- Junction-Case thermal resistance θCA .- Case-Ambient thermal resistance
( )SACSJCDAJ PTT θθθ ++=−
Fabricant de BJTs
Fabricant de radiadors
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/28
L’amplificació: xo(t) = Axi(t) Conceptes fonamentals:
Efectes de càrrega (loading).- Atenuació de guany provocada per Ri i Ro
+ - -
+ vi Ri
Ro
-
+ Aoc·vi +
- vo
vs Rs
RL
Amplificador de tensió
ii
Ri Ro Ais·ii
io iS
RS RL
Amplificador de corrent
oL
Loc
is
i
s
o
RRRA
RRR
vv
++= ··
Amplificador VCVS Font d’entrada
Càrrega Amplificador CCCS Font d’entrada
Càrrega
Guany (V/V) oL
ois
is
s
s
o
RRRA
RRR
ii
++= ·· Guany (A/A)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/28
Altres configuracions
vo + - -
+ vi Ri
Ro
-
+ Avo·vi
ii
Ri Ro
Ais·ii
-
+ Ri vi
vo + - Ri
Ro
-
+ rm·vi
ii
Ro
gm·vi
Amplificador VCVS (de tensió)
Amplificador CCCS (de corrent)
Amplificador VCCS (de transconductància)
Amplificador CCVS (de transresistència)
io
io
4 configuracions segons entrada i sortida siguin en tensió o corrent
Característiques ideals Entrada Sortida Tipus d’amplificador Guany Ri R0
vi vo Tensió (V/V) ∞ 0 ii io Corrent (A/A) 0 ∞ vi io Transconductància (A/V) ∞ ∞ ii vo Transresistència (V/A) 0 0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/28
L’amplificador operacional Amplificador de tensió amb guany extremadament elevat
Característiques de funcionament bàsiques:
Entrada diferencial (vD = vP - vN) i sortida unipolar
Guany: 100 – 150dB a ≈ 200.000 – 12.000.000 (V/V)
Model del amplificador operacional
_
+
vN
vP vO ( )NPOLDOLO vvavav −== ··
OLdBD
O avv ·log20=
+
aOL·vD rd
ro vN
vP +
_ vD vD
_
+
rD = ∞ ro = 0
iP = iN = 0
aOL = ∞ iN
iP
OL.- Llaç obert (Open loop)
Resistència de sortida
Guany (llaç obert)
Resistència diferencial d’entrada
Especificacions ideals
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/28
Anàlisi:
Relació sortida-entrada
Exercici 1.1: Calcular vO si: 1) aOL = 102 (V/V), 2) aOL = 104 (V/V) i 3) aOL = 106 (V/V). Dades: R1 = 2kΩ, R2 = 18kΩ, vI = 1V
L’amplificador no inversor
_
+ vI
vO
R2 R1
+
aOL·vD _ + vD +
R2
R1
+ vO vI
Amplificador de tensió
Xarxa de realimentació
( )
−=+
=
=
NPOLO
ON
IP
vvav
vRR
Rv
vv
21
1
vN
vP
+
−= OIOLO vRR
Rvav ·21
1CL
OL
OL
I
O A
RRaR
avv
=
++
=
21
1·1 CL.- Llaç tancat
1) vO = 9.091V 2) vO = 9.90V 3) vO = 9.9999V
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/28
Si a → ∞, ACL no depèn del operacional i el seu valor es configura mitjançant R1 i R2.
Model simplificat del no inversor
L’amplificador no inversor (i II)
( )1
21limRRAA CLaIdealCL
OL
+==∞→
_
+ vI
vO
R2 R1
+
vo +
vi
ivRR
+
1
21
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/28
Exercici 1.2: Obtingueu la relació sortida-entrada del amplificador inversor
L’amplificador inversor.
_
+
vI vO
R2 R1
+
aOL·vD +
_ vD
R2
R1
+ vO
vN
vP 1R
vI
( ) OLCL aRRR
RA121
2
111·
++−= ( )
1
2
RRA IdealCL −=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/28
Simètrica (VCC i VEE) i unipolar (VCC o VEE = 0)
Direcció dels corrents d’alimentació en l’inversor IQ .- corrent de polarització en l’etapa de sortida del operacional (informació
que proporciona el fabricant: IQ (LM741) ≈ 0.5mA )
Alimentació
_
+
vI > 0
vO
+
_
+ vO
+ VCC
VEE
VCC
VEE
R1 R2 R1 R2
+ vN _ vP
VCC
VEE
+
+ vO
Simètrica +
vN _ vP
VCC
vO
Unipolar
RL RL
vI < 0
iO
IQ
iO
IQ
ICC = |IEE| = IQ + iO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/28
Valor màxim de sortida limitada per l’alimentació (VCC i VEE)
Característica de sortida
vO (V)
vD (μV)
vOH
vOL
aOL
vOH/aOL
vOL/aOL
Zona lineal
Zona de saturació superior
Zona de saturació inferior
VOH = VCC - VDROPOUT
VOL = VEE + VDROPOUT
VDROPOUT (LM741) = 2V _
+
vI(t) vO(t)
10kΩ
+
20kΩ
10
-10
6.5
vI(t) (V)
13
-13
vO(t) (V)
vN(t) (V)
2.33
-2.33
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/28
Realimentació negativa Punt de vista dels sistemes de control
Si T → ∞
+
β
-
xi
xi.- Entrada o consigna xε.- Senyal d’error
xε
xf
xo Càrrega a
xf.- Senyal de realimentació xo.- Sortida
Amplificador d’error i/o planta
−===
fi
of
o
xxxxxxax
ε
ε
β ··
β.- Factor de realimentació β·1 a
axxA
i
oCL +
==T = a·β.- Guany de llaç
β1lim)( ==
∞→ CLTIdealCL AA
Funció d’error
( ) TTAA IdealCLCL +
=1·
∈−=+
11 T
TTx
x
i +=∈=
11ε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/28
Pros i contres de la realimentació Pros:
Disseny de ACL més senzill (Només cal que el guany (a) en llaç obert sigui el més gran possible)
Redueix distorsió harmònica (THD) i el soroll Millora ample de banda (BW) Millora insensibilitat del guany ACL a les variacions
paramètriques dels dispositius
Control de la resposta al esgraó → Control industrial (TCON) Augment de Zin i disminució de Zou segons topologia
Contres: Reducció del guany (Af < A) Inestabilitat dels pols si no es dissenyen acuradament Disminució de Zin i augment de Zou segons topologia
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/28
Soroll i interferències La realimentació negativa també és un mecanisme per reduir la
sensibilitat dels sistemes electrònics a algunes fonts d’interferència
Característica explotada en aplicacions d’amplificadors d’àudio
∑ ∑∑
x1
xi xo +
+ + + +
+
x2 x3
Soroll d’entrada i Errors d’offset
Soroll d’alimentació
Salts de càrrega
β
a1 a2
+++
+=
21
3
1
21
21
21
···1·
aax
axxx
aaaax io β
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/28
Sensibilitat Sempre que T sigui elevat, variacions en a no alteren el guany ACL β fixa el valor ACL sense garantir la seva estabilitat
Necessitat d’implementar β amb components de qualitat com per seguir el senyal vo
_
+ vI
vO
R2
+
Amplificador inversor
- vI vD
vN
vo a ∑
21
1
RRR+
R1 vN
- +
vD +
Diagrama de blocs
β·1 aa
vvA
i
oCL +
== ( )2·11βada
dACL
+=
( ) CLAaa =+ β·1 ( ) aa
TAA
CL
CL ∆+
=∆ ·
11
( ) ( )βββ ·1·
·1 2
2
aAa
aa
ddA CLCL
+−=
+−=
ββ∆
−=∆
CL
CL
AA
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/28
Linealització de la sortida Linealitzant la sortida amb la realimentació negativa permet reduir la
distorsió harmònica
vD (μV)
vO (V)
Llaç obert Realimentació negativa
Característica de sortida
Guany del sistema
vO (V) 10
- 10
- 300 300 vI (μV)
10
- 10
- 1.5 1.5
Zona linealitzada
100
- 300 300 - 1.5 1.5
dvO/dvD (V/mV) dvO/dvI (V/mV)
10
Guany constant
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/28
Configuracions de realimentació
β
+ -
Rs
vs Rs is
β
+ -
Rs
vs
β β
RL RL
RL
Rs
io
io
+
- vo
+
- vo
+ - vf
+ - vf io
io
if if
if if
+
- vε
+
- vε
iε
iε
ii
+ vi
+ vi
1 series-shunt
3 series-series
2 shunt-series
4 shunt-shunt iε ii
iε
is
RL a a
a a
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/28
Configuracions entrada/sortida Segons la comparació a l’entrada i el mostreig a la sortida
Entrada (Comparació)
Sortida (Mostreig)
Ve de la xarxa de realimentació
vI + _ vD
vf
vD = vI - vf
Tensió Corrent
Càrrega
A la xarxa de realimentació
vO
xf = β·vo
Ve de la xarxa de realimentació +
_ _
+
+
_
+
_
iI if
iD
iD = iI - if
Càrrega
A la xarxa de realimentació
xf = β·io
iO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/28
Consideracions sobre rd i ro Amplificador no inversor i inversor
aOL·vD _ + vD
+
rd
ro
vI +
R1 R2
aOL·vD _ + vD
+
rd
ro
vI +
R1 R2
vO vO
RO RO Ri
Ri
( )( ) 100212
012
11
RrrrRRRarraRR
d
d
+++++++
( ) ( )( )drRrRRaraR
1021
02
11 ++++−
−
( ) ( )021102
//1
1 rRRRrR
ard ++
++
+ ( ) drrRarRR
02
021 1 +++
++
ACL
Ri
Ro ( ) ( )dd rRRRrrRrar
212010
0
11 +++++ ( )211
0
1 RRaRr
++
+
_
+
_
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/28
Consideracions sobre rd i ro (i II) Aproximacions a considerar en el disseny
No Inversor:
Inversor:
A, Ri i Ro, s’apropen al comportament ideal, excepte en Ri del inversor (que s’ha de dissenyar amb una R1 elevada)
Exercici 1.4: Determineu analíticament les expressions anteriors
( )[ ] ( )aRrrrRrr dd +<<+ 1,, 10020
TT
RR
+
+
11
1
2
ACL Ri Ro
20 Rr << 020
1
0 ≈≈≈dd r
Rrr
Rr
20 Rr <<11 <<dr
R ( ) arrR d <<+ 02
No inversor
Inversor T
TRR
+
−
11
2
( )Trd +1
1RT
ro
+1 21
1
RRR+
β T=a·β
21
1
RRaR+
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/28
Mesura directa de T Quan interessa saber l’estabilitat del sistema, T es determina de forma
directa
Mètode:
1) Eliminar l’entrada (vi = 0), 2) Tallar en un punt del llaç (p.e. vD), 3) Utilitzar un senyal de test (vT) i mesurar el retorn (vR)
Opcionalment, es pot trobar el factor β i multiplicar pel guany en llaç obert del operacional (a)
+
β
-
vi = 0 vR vo a
vT
avD _ + vD
+
rd
ro
vT
R1 R2
vO
RO
x
Punt de trencament
+
vR
0=
−=ivT
R
vvT
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/28
Exemple Exercici 1.5: Donat el següent circuit, Trobeu:
1) Expressió i valor del guany ideal ACL 2) La desviació respecte al guany real si rd =1MΩ, a =105 V/V i r0 =100Ω
Dades: R1 = R2 = 1MΩ, R3 = 100kΩ, R4 = 1kΩ i RL = 2kΩ
Solució:
_
+
vI
vO
R2 R1
+ R3
R4
=
++−=
4
3
2
3
1
2 1RR
RR
RRACL1) -101.1 V/V 2) error = -0.32%
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/28
Amb realimentació negativa, donat que vD = a·(vP - vN) i a → ∞, l’operacional proporciona la tensió de sortida que necessita per a que vD sigui nul·la
Condició de curtcircuit virtual: vD = 0, iP = iN = 0
Revisió de l’anàlisi amb l’amplificador inversor. El mètode de superposició és més pràctic en l’anàlisi amb amplificadors
operacionals
Anàlisi amb operacionals ideals
_
+
vI vO R2 R1 +
avv O
D = 0lim =∞→ Da
v PNavv =
∞→lim
i1 i2
21
2100
Rv
Rv
iiOI −
=−
=( )
1
2
RR
vvA
I
OIdealCL −==
vN=0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/28
El seguidor de tensió Utilitzats com a buffer per regenerar senyals amb més capacitat de corrent
Altres circuits bàsics
_
+ vI
vO
+ ACL = 1
vI = vP = vN = vO vo +
vi
Iv·1
+
RS
vI vL +
_
vS _
+ vS +
RS
vL _
+ RL
SLS
LL v
RRRv ·+
=
Atenuació de vS a la sortida
vL = vS
+
_
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/28
Circuits sumadors/restadors
_
+
v1 vO
RF R1
+
v2
R2
+
v3
R3
+
Sumador inversor
++−=
3
3
2
2
1
1
RV
RV
RVRA FCL
_
+
v1 vO
R2 R1
+
v2
R3
+ R4
Restador
−
++
= 1243
21
1
2 ·11 vv
RRRR
RRvO
( )121
2 vvRRvo −=Si R3/R4 = R1/R2
F
O
Rv
Rv
Rv
Rv
−=++3
3
2
2
1
1
11
22
43
4
1
2 ··1 vRRv
RRR
RRvO −
+
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/28
Aplicacions de les configuracions bàsiques Desplaçadors de nivell DC
Amb alimentació unipolar
_
+
v1
vO
RF R1
+
R2 +15V
-15V
+
+
+15V
-15V
10kΩ 100kΩ
300kΩ vO = -10·vI+5V
_
+ vI vO
R1 R2
RL
+ _
+
R
R
VCC (5V)
2.5V
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/28
Exercicis Exercici 1.6: Amb un sumador inversor dissenyeu les resistències per
tal de que el circuit implementi la funció
Exercici 1.7: Amb un restador dissenyeu el circuit per tal de que vO = v2 – 3·v1 amb resistències d’entrada Ri1 = Ri2 = 100kΩ
Exercici 1.8: Dissenyeu un amplificador amb sis entrades i un operacional per tal que implementi la funció
Exercici 1.9: Usant una estructura semblant al exercici anterior, dissenyeu un amplificador de quatre entrades que implementi la funció:
vO = -2·(3·v1+4·v2+2·v3)
vO =v2+v4+v6-v1-v3-v5
vO = 4·vA-3·vB+ 2vC-vD
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/28
NIC (Negative Impedance Converter) Circuit que es comporta com una resistència negativa
Per neutralitzar impedàncies no desitjades. Utilitzat en filtres actius analògics d’altes prestacions
_
+
v
R2 R1
+ Req = R
+ R v
i
Req
Resistència positiva
Resistència negativa
Req
i
RRRREQ ·
2
1−=
R
vRR ·1
1
2
+
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/28
Sortida en el domini freqüencial (s = jω = dv/dt)
Tot i els problemes de funcionament del circuit bàsic real, l’integrador i diferenciador són la base de moltes aplicacions: Generadors de funcions, filtres analògics actius, conversors A/D, controladors analògics (PID), etc...
Circuits amb condensadors
_
+
vI
vO +
R C
( ) ( ) ( )01
0O
t
IO vdvRC
tv +−= ∫ ττ
Integrador
_
+
vI
vO +
C R
( ) ( )dt
tdvRCtv IO −=
Derivador
( ) ( )svsRC
sv IO ··
1−= ( ) ( )svsRCsv IO ··−=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/31
És un amplificador de trans-resistència (o trans-impedància) Paràmetres en llaç tancat
Presenta l’inconvenient de que sensibilitats elevades (V/μA) requereixen resistències extremadament altes (MΩ)
Exercici 2.1: Determineu els paràmetres en llaç tancat del convertidor I-V amb una R=1MΩ
Convertidor I-V
_
+
iI vO
vO = K·iI vO = -Z(s)·iI = -R·iI = ACL·iI
Ri
Ro
Z(s)
TTRACL +
−=1 0
·rRr
raTd
d
++=
( )T
rRrR di +
+=
1// 0
TrR+
≅1
00
K.- Sensibilitat
iI K
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/31
Les xarxes en T (T-Networks) permeten augmentar la sensibilitat (o guany) de les configuracions sense necessitat d’utilitzar resistències molt elevades
Exercici 2.2: 1) Determineu l’expressió del convetidor I-V en T. 2) Especifiqueu valors adients per a una sensibilitat de 0.1V/nA
Convertidor I-V (sensibilitat elevada)
_
+
iI vO
vO = -k·R·iI
RR
RRk 2
1
21 ++=
R
R2
R1
Solució (No és única) : R1 = 1kΩ, R2 = 99kΩ, R = 1MΩ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/31
Amplificadors de trans-conductància (o trans-admitància) Configuracions amb càrrega flotant o referida a massa
Interessa que iO no depengui de vL !!!
Inconvenients de la càrrega flotant:
Corrent de sortida limitada pel valor màxim del dispositiu (LM741: 25mA) En el cas b), el corrent iO es deriva de la font vI
R0 ≠ ∞
Fonts de corrent
_
+ vI iO = 1/R·vI = ACL·vI
R iO
+
+ _ vL
RL Càrrega flotant
_
+
vI
iO = 1/R·vI = ACL·vI
R iO
+ + _ vL
a)
b) d
dCL rRra
rRaR
A+++
−=
01·1
( )( ) 00 1// rarRR d ++=
RL vI
iO
RL Càrrega flotant
+
_ vL o
LIO R
vvki −= ·
RO = ∞
Característiques
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/31
Font de corrent referida a massa. Combina l’ús d’una font d’entrada vI en sèrie amb una resistència R1 i un convertidor NIC
Font ideal amb RO= ∞ si R4/R3 = R2/R1
Compatibilitat de sortida:
Exercici 2.3: Dissenyeu una font de corrent DC de 1mA amb un LM741 alimentat a 15V i amb el màxim de compatibilitat de sortida:
Font de Howland
_
+
vI
R4 R3
+
R2 R1 Càrrega +
_ vL iO
Lo vRRv ·1
3
4
+=
RO 4 1 2 3
1 2 3 1 1
·I Io L
R R R Rv vi vR R R R R
−= + =
1
2
3
4
RR
RR
=
1
IvR
R1 3 2
4
R RR
−
+
_ vL iO
NIC
3412
20 RRRR
RR−
=
R0
max21
1oL V
RRRv+
≤
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/31
Aparellament de resistències (Mismatch)
Exercici: Discutiu les implicacions d’utilitzar resistències amb 1% i 0.1% de tolerància, tot determinant R0
Limitació de guany en llaç obert. R0 disminueix amb un valor finit de a
Millores en la font:
Amb R2A i R2B la font fa un ús més eficient de l’energia
Font de Howland. Inconvenients
( )∈−= 11
2
3
4
RR
RR ∈ .- Factor de desigualtat
∈= 1
0RR
( )
+
+=12
210 /11//
RRaRRR
_
+
vI
R4 R3
+
R2B R1
+
_ vL
R2A
1
22
3
4
RRR
RR BA +=I
Bo v
RRRi ·
2
12= iO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/31
Característiques: k ≥ 1 amb Ro = ∞ Càrrega flotant o referida a terra Aplicacions: sensors remots, condicionament de fotodetectors, convertidors
V-F, etc.
Amplificadors de corrent
iI iO
o
LIO R
viki −= ·a vL + _
_
+
iS
R2 R1
RS
+ _ vL
iO
1
212 111
1RR
aRRk +≈
++= RO=R1(1+a)
_
+
iS
R2
R1 RS
_ vL iO
R0 +
R0
1
2
RRk −= SR
RRR
2
10 −=
VCC
VEE
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/31
Mode diferencial i mode comú
CMRR.- Atenuació del mode comú:
Amplificadors Diferencials (AD) i CMRR
_
+
v1 vO
R2 R1
+
v2 + R4(=R2) R3(=R1)
mcmcddo vAvAvvRRRR
RRv +=
−
++
= 1243
21
1
2
11
_
+
v1
vO
R2 R1
+
v2 +
R4(=R2) R3(=R1)
+
2dv
2dv
vMC
+=
−=
221
12vvv
vvv
mc
d
+=
−=
2
2
2
1
dmc
dmc
vvv
vvv ( )( )
+
++
= 12 342
214
1
2
RRRRRR
RRAd ( )341
3241
RRRRRRRAmc +
−=
=
mc
d
AACMRR log20
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/31
Resistència d’entrada diferencial i mode comú Rid, Rimc
Interessa que Rid → ∞ i Rimc → 0
Els dos paràmetres depenen de R1. Dos requisits impossibles d’aconseguir a la vegada
AD. Altres consideracions
_
+ Rid
R2 R1
R2 R1
12RRid =
_
+
R2 R1
R2 R1
RiMC
221 RRRimc
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/31
Aparellament de les resistències
Exercici 2.4: Si R1 = R3 = 10kΩ i R2 = R4 = 100kΩ,
1) Discutiu la implicació d’utilitzar resistències amb 1% de tolerància 2) Il·lustreu el cas en que vd = 0 i vmc = 10V 3) Determineu la tolerància que es necessita per a un CMRR de 80dB
AD. Altres consideracions (i II)
_
+ vO
R1
+
+
R2 R1
+
2dv
2dv
vMC
∈++
−=2
2121
21
1
2
RRRR
RRAd
∈+
=21
2
RRRAmc
( )∈−12R
∈+
≅ 121log20 RRCMRR
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/31
Ajustament de guany
Per fixar el guany en la configuració bàsica es necessita actuar en dues resistències: R1 i R2.
Dissenys amb actuació en un únic component RG
AD. Altres consideracions (i III)
( )122
1
2 12 vvRR
RRv
GO −
+= ( )12
31
2 vvRRRRv G
O −=
_
+
v1
vO
R2 R1
+
v2 + R2 R1
R2
RG
R2
Variació no lineal
_
+
v1
vO
R2 R1
+
v2 + R2 R1
RG R3
_
+
Variació lineal
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/31
Interferències en el retorn cap a terra
Equips lluny de la font a mesurar, queden afectats per la impedància distribuïda en la presa de terra.
L’ús d’amplificadors diferencials permet amplificar senyal útils i eliminar interferències en mode comú
AD. Altres consideracions (i IV)
_
+
v1
R2 R1
+
Sortida afectada pel retorn a terra
R2 R1
...
... ... _ vg +
Zg No Ni
+
_ vO
( )giO vvRRv +−=
1
2
_
+
v1
R2 R1
+
...
... ... +
Zg
No Ni
+
_
vO
_ vg
11
2 vRRvO −=
Cancel·lació del soroll
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/31
Característiques:
Amplificador diferencial Impedàncies: Zd i Zmc extremadament grans (idealment ∞). Zo molt baixa
(idealment nul·la) Guany (Ad) precís, estable i de fàcil ajustament CMRR extremadament elevat
Amplificador d’Instrumentació (AI)
Món Físic
Sensor Transductor
Condicionament
DSP / FPGA
A/D Filtre
Digital +
Processa- ment
AI !!
D/A
Driver/ Interface
M
Actuador
Cadena de mesura i control
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/31
Etapa 1 no inversora per obtenir característiques d’alta impedància d’entrada (ZI) Impedàncies: Zd i Zmc extremadament grans (idealment ∞). Zo molt baixa (idealment nul·la) RT per ajustar el CMRR
Resistències de precisió (Excepte RG que s’utilitza per ajustar el guany de manera no lineal)
AI amb 3 operacionals
_ +
_
+
_
+
v1 +
v2 +
R1 R2
R1 R2
R3
R3
RG
vO = Ad(v2 – v1)
Etapa 1
( )213
2121 vvRRvvG
OO −
+=−
vO1
vO2
AO1
AO2
AO3
( )121
2OOO vv
RRv −=
Etapa 2
×
+=×=
1
2321 21
RR
RRAAA
Gd
RT
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/31
Ajustament del CMRR S’ha d’actuar a RT :
Procediment:
1) Ajunteu les entrades (v1 = v2) 2) Configurar R5 per al màxim guany possible (Admax ; RGmin) 3) Canviant de manera alternada l’entrada de -5V a 5V i modificar RT per tal
que el canvi a la sortida sigui mínim (CMRR màxim)
_ +
_
+
_
+
R1 R2
R1 R6
R3
R5
R4
vO1
vO2
AO1
AO2
AO3
RT
vO
-5V / +5V
R3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/31
S’aconsegueix optimitzar els paràmetres del AI:
Linealitat Augment del guany i CMRR (Resistències més precises) Immunitat al soroll Fiabilitat
Exercici 2.5: Dissenyeu el AI per tal de que el guany diferencial (Ad) es pugui variar en un rang: 1V/V ≤ Ad ≤ 103V/V
AI. Circuits integrats
+
_
+ _
+ _
v1
v2
RG Càrrega
Configuració Guany
Connexió en mode de sensat remot
Sense
Referència
Sortida RG1
RG2
+
_
RG
v2
VCC
VEE
Sense
Referència
Sortida
Símbol general del AI i connexió
v1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/31
Utilitzat amb operacionals de qualitat i reduir nombre de components Degradació del CMRR (Entrades tractades asimètricament)
AI amb 2 operacionals
_
+
_
+ v2 +
v1 +
R1 R1 R4(=R2) R3(=R1)
vO
_
+
_
+ v2 +
v1 +
R1 R1 R2 R1
vO
RG
Guany fixe
( )121
21 vvRRvO −
+=
Guany variable
++=
GO R
RRRv 2
1
2 21
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/31
Aparellament de BJT’s (AMP-01 d’Analog Devices)
Millora del CMRR
Dos BJTs dintre d’un mateix IC són més ràpid que no pas dos operacionals → CMRR elevat
Guany elevat:
Rang de sortida ajustable
Característiques elèctriques:
RG1
RG2
+
_
RG
v2
V+
V-
Sense
Referència
Sortida
v1
RS
3 2
1 18
14 15
13 12
11 10
7
8 9
9
13
10
7
11
12
1 2
15 14
18
3
G
Sd R
RA 20=
AMP-01
Offsett voltage 15μV Offsett voltage drift 0.1μV/ºC Noise 0.2μVp-p (0.1Hz to 10Hz) Output drive 10V (50mA) Capacitive load stability To 1μF Gain range 0.l to 1000 V/V Linearity 16 bit at G=1000V/V CMRRdB 140dB at (G=1000V/V) Bias current 1nA Output stage thermal shutdown
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/31
Tècnica de capacitat commutada
Millora del CMRR (i II)
_ + vO
R2 R1
+
+
1μF
C3 -5V
+5V
C2 C1 1μF 1μF
v1
v2
-5V
10nF
C4
+5V
7
13 14
17 16
4
8
LTC1043
LTC1013
C1 es carrega a vd = v2 – v1 i elimina el mode comú. Quan els interruptors commuten a l’altre posició vd es transfereix al no inversor.
Freqüència de commutació configurable mitjançant C4 (fS = 500Hz). Filtre passa baixes mitjançant C3 amb un operacional de precisió
( )121
21 vvRRvO −
+=
CMRR = 120 dB (a 60Hz)
11
12
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/31
Protecció activa de guarda
_ +
_
+
_
+
R1 R2
R1 R2
R3
R3
RG
vO1
vO2
AO1
AO2
AO3 vO
Equips lluny del punt de mesura en entorns industrials necessiten apantallament per reduir soroll de pick-up. Degradació del CMRR amb la freqüència degut al ‘mismatching’ en la component RC del cable
+
vMC 2dv
2dv
+
+
Cable coaxial
Connexió a la malla
vMC
+
+
_ C1
C2
RS1
RS2
RG
Model del cable coaxial
≅
cmdmdB CR
CMRRπ2
1log20
Rdm = |RS1 – RS2|
Ccm= (C1 + C2)/2
20kΩ
20kΩ
_ +
vCM
Circuit per neutralitzar vCM i augmentar CMRR
Referència
Sense
vO AI
AO4
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/31
Guany programable digitalment
_ +
_
+
_
+
R
R
R ...
AO1
AO2
AO3 vO
...
...
...
v1
v2
SW0
SW1
SW2
SWn
R1
R2 Rn+1
SWn
SW2
SW1
SW0
R1
R2
R
...
i0
i1
i2
in
in
outd R
RA +=1
=
== ∑
=
iSWRSW
R i
jj
out
12
00
=
== ∑
+=
+
iSWR
SWRR n
ijj
n
in
1
1
2
0
Aplicacions d’adquisició de dades El guany el configura un dispositiu programable amb multiplexors
analògics (un parell d’interruptors activat cada vegada, SW0 o SW1 ,etc)
μC CD4051 o CD4052
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/31
‘Offsetting’
_ +
_
+
_
+
v1 R1 R2
R1 R2
R3
R3
RG
AO1
AO2
AO3 vO
Algunes aplicacions necessiten offsett de sortida.
Cal·libració del circuit Ajustament del zero de sortida a l’entrada del A/D
_ +
AO4
+15V
-15V
24kΩ
24kΩ
100kΩ
vO = Ad(v2 – v1) + VREF
VREF v2
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/31
AI. Sortida de corrent
_ +
_
+
_
+
R1 R2
R1 R2
R3
R3
RG
vO1
vO2
AO1
AO2
AO3 vO
Per evitar degradació de senyal en connexions llargues Configuració Howland a la sortida
v2
v1
iO
( )121
321 vvR
RRi GO −+=
Càrrega
_
+
_
+ v2 +
v1 +
R4 R5 R1 R2
iO Càrrega
_ vL
+
_
+
vL
R3
( ) 313245
120 R
RRRRRRRR+−
=
Exercici: Determineu iO = f(v2 – v1)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/31
AI. Entrada de corrent
_ +
_
+
_
+
R1 R2
R1 R2
R4
R4
vO1 AO1
AO2
AO3 vO iI
+ _
vCM vO2
R3 R3 IO iR
RRv 3
1
22−=
Per mesurar corrent d’un llaç
_
+
R2
R2
R2
RG
R2
vO1
vO2
1) 2)
Guany Variable
vO
_
+
R1 R2
R1 R2
AO3 vO
iO Càrrega
_ vL
+
Amplificador de corrent amb entrada flotant
vO1
vO2 AO3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/31
Sensors resistius Resistències que varien segons condicions mediambientals
Tipus:
Temperatura: Termistors NTC, PTC o detectors RTD Llum: Fotoresistències, LDR Deformacions a esforços: Galgues extensiomètriques
Exercici 2.6: Les RTD presenten una resistència a 0ºC de 100Ω i un coeficient de temperatura α = 0.00393 Ω/ºC
1) Escriviu una expressió de la resistència que depengui de T 2) Calculeu R(T) per T=25ºC 3) Calculeu ∆R i δ per ∆T = 10ºC
R = Rn + ∆R = R·(1 + δ) Valor nominal o de referència (0ºC)
Canvi degut a les Variacions mediambientals
RR∆=δ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/31
Transductors resistius Converteixen ∆R dels sensors resistius en una variació de voltatge (∆V)
Exercici 2.7: Amb la RTD de l’exercici 2.6 i VREF=15V Dissenyeu el pont R i Ad per aconseguir una sensibilitat de 0.1V/ºC a prop de
0ºC (limiteu la dissipació de la RTD a 0.2mW). Calculeu l’error en ºC en una situació de vO(100ºC)
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG v2 v1 VREF
+ R1 R1
R R(1+δ)
Transductor
Pont resistiu
( )( ) REFVRRRRRR
Rv
++++
++
=δ
δ111 111
1
REFVRR
Rv1
2 +=
( )( ) REFdO VRRRR
Avδ
δ++++
=111 11
R=R1
Sortida lineal si δ<<1 !!
δ4REF
OVAv =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/31
Cal·libració del pont A la pràctica s’ha d’ajustar el pont per aconseguir vO = 0 quan ∆R=0
Procediment per a un sensor de temperatura 1) En repòs (T=0ºC), ajustar R2 per aconseguir vO = 0V. 2) Per al fons d’escala màxim (pe. T=100ºC), ajustar RG al valor de vO desitjat
Exercici 2.8: Dissenyeu el circuit de cal·libració per a l’exercici 2.7 considerant un 1% de tolerància en resistències i un 5% en VREF
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG
VREF
vO
+
R
R(1+δ) R
R R2
R3 Per equilibrar el pont
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/31
Linealització del pont Cal utilitzar una configuració en corrent d’alimentació en el pont S’ha d’utilitzar quan no es pot considerar que δ<<1 Doble sensibilitat utilitzant sensor complementari
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG vO
R(1+δ) R
R R(1+δ)
_ +
VREF +
R1 IB
δBO IRAv2
=1R
VI REFB =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/31
Transductor amb un operacional Quan el cost és un aspecte important
Resposta lineal
VREF +
R
R1
_
+ R(1+δ)
R1
vO
R2
R2
( )( )δδ
+++=
11 211
2
RRRRV
RRv REFO
211
2
1 RRRRV
RRv REFO ++
≅δ
R
R1
_
+
R1
vO
R2 VREF +
_
+ R(1+δ) IB
δBO IRv 2=
1RVI REF
B =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/31
Cel·les de càrrega Pont amb 4 galgues extensiomètriques per quadruplicar sensibilitat
Exercici 2.9: Demostreu l’expressió de sortida del circuit Amb galgues de 120Ω 1% i limitant la seva corrent màxima a 20mA. Si
VREF = 15V 5%, dissenyeu valors apropiats per les resistències R1 a R4 Describiu el procés de cal·libració que s’ha de seguir al circuit
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG
VREF
vO = Ad·VREF·δ
+
R+∆R
R+∆R R-∆R
R-∆R
R3 R4
v1
R1 R2 v2
Cel·la de càrrega
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/42
Per què els oscil·ladors són necessaris? Serveixen per generar senyals estàndard: sinusoide, quadrada, pols,
etc.
Permeten realitzar funcions complexes en aplicacions industrials, tant analògiques com digitals
Comunicacions: Portadores de sistemes de comunicació (FM, AM, PSK, etc)
Automatització industrial: Circuits temporitzadors de sistemes programables
Instrumentació:
Sistemes de test i mesura Caracterització d’impedàncies en materials i/o teixits biològics.
Processament de senyal: Sintetitzadors de senyal i/o veu per aplicacions d’àudio
Classificació: Dos grups
Forma d’ona que genera Tecnologia d’implementació (Components discrets o integrats).
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/42
Per forma d’ona Dos grups principals:
Sinusoïdals
Oscil·ladors ressonants.- Utilitza amplificadors realimentats amb xarxes RC (o bé LC) de selecció de freqüència i control no lineal d’amplitud
Non-linear wave shaping.- Utilitzen circuits no lineals per generar senyals sinusoïdal a partir d’ones triangulars
Relaxation Oscilators.- Ona polsant, triangular o dent de serra
Cristalls de quars
Multivibradors:
Astable (free running multivibrator).- Ona quadrada, triangular, dent de serra... Monoestable.- Temporitzadors Biestable. Bàscules (flip-flop), RS, JK, T, etc.
Waveform shaping.- Basats en circuits no lineals: rectificadors d’ona, detectors de pic i similars
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/42
Per tecnologia de dispositiu Amb amplificadors operacionals
Sinusoïdals:
Pont de Wien (WBO.- Wien-Bridge Oscilator) Desplaçament de fase (PSO.- Phase Shift Oscilator. Bubba Oscillator) Per quatratura (Quadrature Oscilator) Amb filtres sintonitzats (AFTO.- Active-Filter Tuned Oscillator)
Transistoritzats. Per alta freqüència (BJT i/o JFET) Resonants (sinusoïdal)
Oscil·ladors LC: Colpitts, Hartley i Clap
Cristalls de quarz Circuits integrats (Generadors de funcions): Astable (ona pulsant),
triangular, dent de serra, etc…
555, Phased Locked Loop, VCO’s, ICL8038, XR-2206...
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/42
Especificacions amb ona polsant Objectiu del disseny: forma d’ona (exponencial, quadrada, triangular o
dent de serra), amplitud i f0 (i ‘duty-cicle’ en ona quadrada)
Circuits biestables, Trigger-Schmidt, portes lògiques o flip-flop carreguen (o descarregar) un condensador.
L’anàlisi es caracteritza per determinar el temps (∆t) de càrrega (o descarrega), al aplicar un canvi de corrent o tensió a C
i(t) C vC
+ _
i
t I
Rampa Transitori exponencial
vICt ∆=∆
t
vC
VO
V1
t0 t1
( )0101 VVICtt −=−
C + _ + vC
v
t V∞
v(t)
∆v
R
t
vC
VO V1
t0 t1
∆v
V∞
∆t ∆t
( ) ( ) ( )01
0
tt
C eVVVtv−−
∞∞ −+= τ
01 ttt −=∆
τ=RC
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/42
Són circuits indicats per aplicacions on es requereixen sincronitzar i temporitzar events
3 Categories (segons efecte de les comandes externes a la sortida): astable, monoestable i biestable
Multivibradors
Astable
VCC
vO
vO
t
La sortida canvia sense comandes externes (Dos estats inestables) (Free-running multivibrator)
Mono- estable
VCC
vO
vO
t
Canvi d’estat amb comanda externa i retorn automàtic (un estat estable). (One-shot multivibrator)
Bi- estable
VCC
vO
vO
t
Per canviar d’estat es necessita comanda externa (Flip-flop)
Trigger
Trigger Retorn
automàtic
Temporitzador
Aplicacions Digitals (No s’estudiaran !!)
(Trigger ON)
1) 2) 3)
(Trigger OFF)
Oscil·lador lliure
Trigger
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/42
t0 < t < t1
Astable bàsic amb operacional
_
+ vO 301
R
R2
R1
C
VSAT
-VSAT TO
vO
vN t
SATVRR
R
21
1
+
SATVRR
R
21
1
+−
VSAT = (VCC – VDROP) = = 13V
VCC
-VCC
Volts
C + _ + vC = vN
VSAT
R
t0 t1
Multivibrador astable
( ) ( ) tRC
NNNC eVVVtv∆−∞∞ −+=
10 ·
vN
SATt
C
SATt
C
SATC
VRR
RV
VRR
RV
VV
21
1
21
1
1
0
+=
+−=
=∞
1/T0 = f0 Freqüència d’oscil·lació
∆t = T0/2 0
1 2 1 2
1 2 1 2
21 ·t
RCSAT SAT
R R RV e VR R R R
− += − + +
1tCV ( ) RC
T
CCC eVVV 200−∞∞ −+
+=
2
10 21·ln2
RRRCT
Període d’oscil·lació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/42
Duty-Cicle variable: (És un valor fix i del 50% !!)
Freqüència d’oscil·lació estable i configurable → Alimentació estable (circuits de clamping), ús de potenciòmetres i C variable
Freqüència mínima (fmin) → Valors de R i C grans (operacionals JFET) Freqüència màxima (fmax) → Dispositius ràpids
Astable. Especificacions
_
+
vO
301
3.3μF C1
HL
H
TTTD+
=
C2
C3
C4
0.3μF
33nF
3.3nF
R4
10kΩ
RS
6k2Ω 250kΩ
R3
2k2Ω
R2
33kΩ R1 33kΩ
R
D1 D2
D4 D3
D5
|VO(màx) |= VZ + 2VD Circuit de clamping
Selector d’escala de f0 Ajust fi de f0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/42
Quan només es disposa d’una alimentació
Astable amb LM311
+
_ R4
VCC
3
2
8 7
1 4
R
R3 R1
R2 VCC
C
t
Volts
VTH
VTL
VCC
TH TL
vN
vO vN
vO
CCTL VRRR
RRV231
31
////+
= CCCCTH VRRR
RRVRRR
RRV321
21
231
31
////
////
++
+=
R4 << R3 + R1//R2 !!!
−−
×=
CCTH
CCTL
TL
TH
VVVV
VVRC
f·ln
10
−−
×
−−
=
CCTH
CCTL
TL
TH
CCTH
CCTL
VVVV
VV
VVVV
Dln
ln100
Freqüència d’oscil·lació Duty-Cicle
D = 50% amb R1 = R2 = R3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/42
IC Timer per aplicacions basades en astables i monoestables
Versàtil Dos operacionals formen un comparador de finestra, un flip-flop RS, un
BJT que funciona com a switch
El circuit integrat 555
R
R
R
+ -
+ -
R
S Q
Q
Flip-Flop
VTH
VTL
Comp.1
Comp.2
Q1 100Ω
Threshold
Trigger
Discharge
Ground
vO
VCC Reset
Cntl
+1AV
−2AV
• Bàscula R-S
R S Q - Q1 (BJT)
0 0 Q –(t) Q1 tall/sat. 0 1 0 tall 1 0 1 saturació
• Sortida
Q - vO
0 VCC 1 0
<>
=+
+
32,032,
1
1
CCA
CCACC
VVVVV
R
<>
=−
−
3,3,0
2
2
CCACC
CCA
VVVVV
S
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/42
Astable amb 555
R
R
R
+ -
+ -
R
S Q
Q
Flip-Flop
VTH
VTL
Comp.1
Comp.2
Q1 100Ω
vO
VCC
Ra
C
C1 = 10nF
t
Rb
8 4
3
5 1
2
6
7
( ) CRt
THCbeVtv
−
= ·
Tram: TL
Volts
VTH
VTL
VCC
( ) ( ) ( )CRRt
TLCCCCCbaeVVVtv +
−
−−= ·
Tram: TH
TH TL
TH = C(Ra+Rb)·ln(2) = 0.69·(Ra+Rb)C TL = C·Rb·ln(2) = 0.69·Rb·C
( )
ba
ba
HL
H
baHLo
RRRR
TTTDT
CRRTTf
2·100
244.11
++
=+
=
+=
+=
R S vC(t)
0 1 vC < VCC / 3 0 1 VCC / 3 < vC < 2VCC / 3 1 0 vC > 2VCC / 3
vC
vC
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/42
Exercici 7.1. Per mitjà d’un circuit astable amb operacional, dissenyeu un generador d’ona quadrada amb les següents especificacions:
f0, s’ha de seleccionar en increments de 0.1Hz fins a 10KHz en dècades per mitjà d’un selector
f0, ha de tenir un ajustament continu en cada interval Amplitud estable de 5V (d’una alimentació de 15V amb arrissada)
Exercici 7.2. En el generador astable amb LM311, especifiqueu components per a una oscil·lació f0 = 1KHz (VCC = 5V)
Exercici 7.3. En el generador astable amb 555, especifiqueu components per a una oscil·lació f0 = 50KHz i un Duty-Cicle = 50%
Exercicis
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/42
Funcionament en 3 trams
1) Repòs: vO = VSAT , vN = VD
2) Trigger i temporització: Pols negatiu a l’entrada. La dinàmica de càrrega en C2 ha de ser més ràpida que en C1
3) Recuperació: Transició cap al retorn de l’estat de repòs.
Monoestable bàsic amb operacional
_
+ vO
R1
R2
R3
VSAT
-VSAT
t
VCC
-VCC
Volts
vN
+
vP
C1 D1
D2 C2
R4 vtrigger
VP+
VP-
VD1
vO
vP
vN
t vtrigger
VT
SATP VRR
Rv32
3
+=
1 2 3 1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/42
Repòs amb vO = VSAT
0 ≤ t ≤ t1 (t0)
Estat estable mentre VP+ > vN = VD1 = 0.6V
Condició de repòs:
_
+ VSAT
R1
R2
R3
VSAT
-VSAT
t
VCC
-VCC
Volts
vN
vP
C1 D1
VD2 vC2
R4
VP+
VP-
VD1
vO
vP
vN
t vI
VT
Repòs (0 ≤ t ≤ t1)
t0
t1
+ _
0.6V
VP+
232
3
324
232
3
42 // DSAT
DSAT
C vVRR
RRRR
vVRR
R
Rv −+
≈+
−+
=
R4 >> R3 // R2 .- Xarxa de trigger no ha de carrega el circuit
SATDCP VRR
RVvV32
322 +=+=+
VvVRR
RNSAT 6.0
32
3 =>+
+
R2 //R3
VP+
SATVRR
R
32
3
+ D1 ON D2 ON
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/42
Quan és el ‘trigger’ efectiu? Quan VT provoqui vP
< vN = VD1 = 0.6V
Pols en VT ha de ser de valor negatiu !!
_
+ VSAT
R1
R2
R3
VSAT
-VSAT
t
VCC
-VCC
Volts
vN
vP
C1 D1
VD2 vC2
R4
VP+
VP-
VD1
vO
vP
vN
t vI
VT
Trigger
t0
t1
+ _
0.6V
VT
VP+
0.6V
( ) ( )( ) ( )
=++=
−1212
1221
tvtvVtvVtv
CC
TCDP ( ) 132
31 DTSATP VVV
RRRtv <++
= SATDT VRR
RVV32
31 +−<
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/42
Amb ‘trigger’ efectiu, vO = -VSAT
_
+ -VSAT
R1
R2
R3
VCC
-VCC
vN
vP
C1 D1
Trigger i Temporització (t1 ≤ t ≤ t2)
R4 VT
VP+
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
D1 OFF ( ) ( )
( )
( ) ( ) TDSATCC
DSATC
TCDP
VVVRR
Rvtv
VVRR
Rtv
VtvVtv
−−+
−=∞=
−+
=
++=
232
3222
232
312
1221
( )( )
( ) 232
1//
32
3
32
3 ·2 CRRtt
TSATSATP eVVRR
RVRR
Rtv−
−
+
++
+−=
132
12 C
RRRC+
<<
Condició per a que la dinàmica de C2 sigui més ràpida que C1
1) Si: 32
3
32
31
2RR
RVVRR
RV TSATD +−>>
+−
2) Si: 32
32RR
RVT +−<
Dos dinàmiques de C2
( ) SATPP VRR
RvV32
3
+−=∞=−
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/42
Cancel·lació del pols VT
D2 bloquejat si vD2 < VD2 = 0.6V
D2 passa a OFF, vP es manté i vC1 continua disminuint
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
D2 OFF
Trigger i Temporització (t2 ≤ t ≤ t3)
_
+ VSAT
R1
R2
R3
VCC
-VCC
vP
C1 D1
vD2
R4
+ _
t3 ( ) ( ) ( )
( )
( ) SATPP
TDSATC
CPD
VRR
RVtv
VVVRR
Rtv
tvtvtv
32
32
232
322
2222
+−==
−−+
−=
−=
−
( )0
222
<<+=
T
DTDD
VVVVtv
D2 a OFF !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/42
T0 = t3 – t1 Expressió de càrrega de C1
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
Temps d’oscil·lació (t1 ≤ t ≤ t3)
t3
( )( )
( ) ( ) ( ) SATPPN
SATN
DN
VRR
Rtvtvtv
VvVVtv
32
3233
11 6.0
+−===
−=∞==
T0
( ) ( ) ( ) ( )( ) 11
1
1· CR
tt
NtNNN evvvtv−
−
∞∞ −+=
( ) ( ) CCCRtt
SATDSATN VRR
ReVVVtv32
313
11
13
·+
−=++−=−
−
+
+=−=
2
3111130 11·ln
RR
VVCRttT
SAT
D
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/42
Quan vN < vP, vO = VSAT i C1 torna a carregar-se positivament vP, canvia de signe i D2 passa a ON
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
Recuperació (t3 ≤ t ≤ t4)
t3
( )( )
( ) VVtvVv
VRR
Rtv
DN
SATN
SATN
6.014
32
33
===∞+
−=
( ) ( ) ( ) ( )( ) 11
3
3· CR
tt
NtNNN evvvtv−
−
∞∞ −+=
( ) 132
324
11
3421 DCRtt
CCN VeRRRRVtv =
++
−=−
−
++
−=−=
32
32
11134
2··lnRRRR
VVVCRttt
DSAT
SATr
t4
D2 ON
Temps que cal esperar abans d’un nou ‘trigger’ per una
nova temporització!!!
tr
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/42
Considerant l’amplificador operacuional ideal (VSAT = 15V), Dissenyeu el circuit per obtenir una temporització T0 = 0.5mseg.
Dades: VT(min) = -0.9V, VD(On) = 0.6V Es recomana utilitzar els següents criteris:
1) Trigger efectiu: R2 > 9·R3
2) Oscil·lació: R1 C1 = 3.46mseg
3) Càrrega de la xarxa de trigger: R4 >> R2 // R3 = (9R3)//R3 = 0.9R3
4) Dinàmica de la xarxa de trigger auxiliar més ràpida que la de temporització: R2 // R3 · C2 << R1 C1 → C2 << 3.84·10-3seg / R3
Exercici de disseny
SATDT VRR
RVV32
31 +−<
+
+=−=
2
3111130 11·ln
RR
VVCRttT
SAT
D
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/42
Al connectar l’alimentació, pot succeir que vo = -VSAT
En aquest cas, cal esperar un temps (t4 –t1 aprox.) abans d’utilitzar el temporitzador (temps de Set-up).
Sortida no compatible amb TTL o CMOS. T0 està afectat pel soroll d’alimentació (depèn de VSAT)
Cal adaptar la sortida amb circuits de ‘clamping’ o ‘drivers’
En general, el disseny és molt complexa per una funció tant simple en l’àmbit industrial (2 condensadors i 4 resistències)
És molt més simple i econòmic treballar amb circuits integrats (com el 555)
Monoestable amb AO. Inconvenients
Monoestables amb operacionals estan en desús o tenen utilitat acadèmica !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/42
Monoestable amb 555
R
R
R
+ -
+ -
R
S Q
Q
Flip-Flop
VTH
VTL
Comp.1
Comp.2
Q1 100Ω
vO
VCC
R
C
C1 = 10nF
vC
vtrig
−=
−RC
t
CCC eVv 1
Càrrega de C a partir de t = t0
En t=T, vC = VTH = 2/3 VCC
T = RC·ln(3) = 1.1·RC
t
t
t
vtrig
vC
vO
VTH
T
t0
Desactivació en t = T
8 4
3
5 1
6
7
2 vTL
VCC
T es dissenya amb R i C Amb un tren de polsos a vtrig s’obtè un altre tren a vO de mateixa freqüència però
amb amplada de pols modulat per VTH (PWM.- Pulse Width Modulation)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/42
Oscil·ladors sinusoïdals. Especificacions
ω
|vo(jω)|
ω0
Vo
ω1 ω2
Vo1 Vo2
( )%100·... 222
21 onoo VVVTHD +++=...
L’objectiu consisteix en aconseguir una implementació configurable (en amplitud i freqüència) amb la mínima distorsió (THD) possible Exemple: THD de forma d’ona triangular (Vk = 1/k2 , k = 3, 5, 7, ...)
Oscil·lador
Total Harmonic Distortion VCC
Component espectral de vO (Sèries de Fourier)
vO(t) = vO0(t)+vO1(t)+...+vOn(t)
vO
%12...71
51
31100 444 ≅+++×=THD
THD del oscil·lador sinusoïdal ideal 0% !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/42
Oscil·ladors sinusoïdals
Per a que un sistema esdevingui oscil·lador a una freqüència f0 el guany de llaç ha de ser unitari i la seva fase nul·la (Oscil·lador resonant). D’aquesta manera Af →∞
Amplificador A Σ
Xarxa selectora de freqüència β
xs = 0 xε
xf
xo +
- ( ) ( )
( ) ( )ssAsAsA f β+
=1
Guany de llaç: ( ) ( ) ( )ssAsT β=
( ) ( ) ( ) º18011000 ∠=−=≡ ωβωω jjAjT Condició per que hi hagi sortida finita amb entrada nul·la
El criteri de Barhausen (o criteri d’oscil·lació)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/42
Estabilitat de l’oscil·lació La variació de (ω0) determinada per les característiques de fase de T(s).
Si la fase té característiques de ‘grao’ l’oscil·lació és més estable
Interessa que l’ordre de T(s) sigui elevat
Pols del sistema:
sobre l’eix jω 2on. Ordre:
s= jω0
ω 0
φ
ω0
Δω0
Δφ
ωϕϕωd
d∆
=∆ 0Si dφ/dω és elevat, un canvi de Δφ degut als componets no suposarà un gran canvi en ω0
ω
|T(jω)|
ω
φ(ω)
( ) 20
21 ω+=+ ssT
1
ω0
90º
-90º
0 ω0
σ
σ
Pols conjugats
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/42
Amb operacionals
Pont de Wien (Wien Bridge oscillator)
Amb realimentació lineal o no lineal
Desplaçament de fase Quadratura Bubba Conversió mitjançant ona triangular
Transistoritzats.- Per alta freqüència
Clapp Colppits Hartley
Tipus d’oscil·ladors sinusoïdals
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/42
En aquest circuits, amb conèixer el guany de llaç T(s)=A(s)·β(s) és més que suficient
No cal utilitzar el mètode sistemàtic de quadripols per calcular-la !! Per aplicar la condició d’oscil·lació T(s)=-1 (o 1 en cas de realimentació
positiva) és suficient amb eliminar vi, trencar el llaç en un punt del sistema, aplicar un senyal de test (vT) i mesurar el retorn (vR)
Fixeu-vos que aquest mètode, no requereix conèixer el signe de la
realimentació
Metodologia de l’anàlisi
+
β
- vi = 0
vR vo a
vT
+ ( )( ) 1=svsv
T
R
Condició d’oscil·lació a la pràctica
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/42
Pont de Wien Estructura sèrie-shunt on β(s) és una xarxa passiva formada per R’s i
C’s Expressions importants:
( ) ( )( )
( )( ) ( )2
2 13
3
31
RCsRCs
sRCsvsv
so
f
++==β
vf
vo
RL R
R C
C
R2
R1
+
_
vf
+
R
R C
C
+
- vo
- vε vi=0 RL A(s)
β(s) +
-
RCf
π21
0 =Freqüència d’oscil·lació:
Condició de guany: A=3 ( ) ( )( ) 1
21RR
svsvsA o +==
ε
Resultats:
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/42
Pont de Wien. Anàlisi En primer lloc, s’ha de tallar el llaç per un punt on un dels terminals
estigui a alta impedància, o bé sigui la sortida d’un dispositiu
A continuació, cal equiparar els termes imposant s=jω0
Freqüència d’oscil·lació:
Condició de guany:
( ) ( )( ) ( ) ( )
( )( ) ( )
( )svRC
sRCs
sRCsvsZsZ
sZsv ooR2
212
2
13
3
31
++=
+=
vR
vo
RL R
R C
C
R2
R1
+
_
( )Cs
RCssZ 11
+=
vT
Z1(s) Z2(s)
( )12 +
=RCs
RCssZ
( ) ( ) ( )svAsvRRsv TTo ·1
1
2 =
+=
( )( )
( )( ) ( )
( ) 113
1·
22
=++
= svRC
sRCs
sRCAsvsv
oT
R
Termes amb part real ( )( )
012
20 =+
RCjω
Condició d’oscil·lació
RCf
π21
0 =
Termes amb part imaginària 00
31 ωω jRC
jRC
A
=
A = 3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/42
Consideracions del pont de Wien
El criteri només garanteix oscil·lacions constants des d’un punt de vista matemàtic (teòric).
A la pràctica és bastant difícil aconseguir que A(s)·β(s) = 1, clavat!!!
Tolerància en R’s i C’s, temperatura, provoquen una sortida nul·la (si els pols estan al semiplà esquerre, A· β < 1) o bé inestable (si els pols estan al semiplà dret, A·β > 1)
A més de la freqüència, l’amplitud és un altre especificació important que no queda especificada
Calen sistemes i circuit addicionals que perrmetin configurar aquests paràmetres de manera senzilla
A la freqüència d’oscil·lació f0 també es coneix com freqüència de resonància
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/42
Control d’amplitud (AGC)
Mecanisme automàtic que garanteix A·β = 1 amb l’amplitud desitjada (Automatic Gain Control)
Control del valor de A segons el següent procés:
1.- Arrancada. A·β >1 (pols al semipl à dret) fins que la sortida arriba al nivell d’amplitud desitjat
2.- Manteniment. La xarxa provoca canvis de guany en el temps que fan que A·β ≈ 1 (pols sobre l’eix imaginari ,s= jω) de manera permanent
Mètode d’implementació
Variació de resistència amb circuits limitadors
σ
jω
t = 0
-jω
-σ
t = t1 t1>0
t = t1 t1>0 t = 0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/42
Control amb díodes limitadors
Funcionament:
1) Arrencada. Sistema és inestable (R2/R1 >2) i tendeix a oscil·lar fins la saturació (VOH o VOL)
1.1 Al arribar |vO| al llindar de (|Vo(màx)|) , Dx queda en paral·lel amb R3, (A<3) i el sistema es torna estable
1.2 Quan vO baixa del llindar, Dx deixa de conduir, el sistema torna a ser inestable però amb dinàmica de sortida oposada
2) Manteniment. El cicle es repeteix a partir del punt 1.1 anàlogament
Disseny:
vO
R
R C
C
R2 (22k1Ω)
R1 (10kΩ)
+
_
R3
D1
D2
Xarxa no lineal de control d’amplitud
)(3(min))()( 23·
23
críticaDDcríticaDmàxo VRIVV ≅+=2312 ,2 RRRR >>>
Inconvenients: VO(max) sensible al valor de VD i les toleràncies de les Rs → Cal·libració de vO sense distorsió difícil !!!
R3 = 100kΩ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/42
Control amb limitador zener
Millora: Augmenta el rang de sortida (delimitat per díodes zener)
Inconvenients: Sensible a les variacions de VD tot i augmentar el rang. L’ajustament de
sortida sense distorsió continua sent difícil.
vO
R
R C
C
R2 R1
+
_ v1
R3 Dz1 Dz2
( ) ( )δVVRIVVV ZzcríticaDZmàxo +≅++=23·
23
3)()(
Xarxa no lineal de control d’amplitud
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/42
Un apunt breu de circuits limitadors
vo
R4
Rf R1
+
_
D1 R2
R3
A
B
R5
D2
V+
V-
vi
vo
vi
L+
L-
1
4//R
RRf−Pendent =
1
3//R
RRf−Pendent =
1RRf−Pendent =
Dades importants:
Limit inferior:
Limit superior
DoA VRR
RvRR
RVv −=+
++
=32
2
32
3 ··
DoB VRR
RvRR
RVv =+
++
=54
5
54
4 ··
+−−=−
2
3
2
3 1··RRV
RRVL D
++=+
5
4
5
4 1··RRV
RRVL D
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/42
Funcionament:
1) Arrencada: Sistema inestable amb A>3 (Disseny habitual de R1 i R2) 1.1 Quan |vO| arriba a |vOmax|, vb,a excedeix la
següent magnitud: Dx passa a ON i els pols es mouen al semiplà
esquerre (sistema estable perque R2//R4 < 2 i, per tant, A<3)
1.2 Quan vO baixa del llindar, Dx deixa de conduir, el sistema torna a ser inestable però amb dinàmica de sortida oposada
2) Manteniment El cicle es repeteix anàlogament a partir del punt 1.1
vO
R4
R
R C
C
R2 R1
+
_
R3
R5
R6
V+
V-
v1
a
b
DxoDxab VvVvv +=+=31
1,
Continua sent difícil eliminar la distorsió
D1
D2
65 RVv
Rvv bbO +
=− ( )[ ]
56
65max 2
3RR
VRVVRv DDo −
++=
43 Rvv
RvV oaa −
=− ( )[ ]
43
34min 2
3RR
VRVVRv DDo −
++−=
Control amb limitador d’amplitud
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/42
Control d’amplitud amb JFET Funcionament:
J1 configura la resistència R3 + rds que, en paral·lel amb R1 permet que els pols estiguin a l’eix (A = 3)
D i C1 formen un detector de pic negatiu
1) Arrencada: C1 està descarregat (vGS = 0→ J1 = ON. Com que rds≈ 0, el sistema és inestable (A>3) i comença a oscil·lar
2) Manteniment: A mesura que creix l’oscil·lació, la tensió a C1 (-vGS) augmenta, reduint la conductivitat en el JFET (rds augmenta) fins estabilitzar-se:
Gràcies al detector de pic, el valor es manté manera indefinida a C1
vO
R
R
C
R2 (20kΩ)
+ _
C
R1 (11kΩ)
+
R3 (51kΩ)
J1
C1 (1μF)
D
R4 (1MΩ)
( ) 2// 31
2 =+ dsrRR
RPols a l’eix jω !!
)()((max) onDcriticagso VVV −=
Normalment, VGS(crítica) és un valor pròxim a VP !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/42
Interessa una sortida amb poca distorsió i una f0 estable (dφ/dt gran)
El desplaçador de fase (PSO) ho consegueix modificant la xarxa β(s):
β(s) és d’ordre 3 (dφ/dt augmenta) β(s) elimina els harmònics que causen la distorsió (actùa de filtre) Cada secció RC desfasa 60º
Dos configuracions: C-R-C i R-C-R
Phase Shift Oscillator (PSO)
C
R
C
R2
R1
+
_
C
R Rx
R
R2
R1
+
_
R R
C C C
C-R-C R-C-R
vo vo
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/42
Determinació de vR(s)/vT(s)
Anàlisi del PSO. C-R-C
C
R
C
R2
R1
+
_
C
R Rx
vR va
vT
C
R R R
va C C vT
R = Rx//R1
v2 v1 Z1(s) Z2(s)
( )12
//1 2
1 ++
=
+=
RCsRCsRR
CsRsZ
( ) ( )( ) 143
3//12
2223
12 ++++
=
+=
RCsRCsRCsRsCRR
CssZsZ
( )( )
( ) ( )svRCs
RCssvCsRRsva 111 1+
=+
= −(1)
( ) ( )( ) ( )
( ) ( )( )
( )svRCsRCsRCsRCssv
CssZsZsv 22
2
211
11 13 ++
+=
+= −(2)
( ) ( )( ) ( )
( ) ( ) ( )( ) ( )
( )svRCsRCsRCsRCsRCsRCssv
CssZsZsv TT 156
323
23
12
22 +++
++=
+= −(3)
( )( )
( )( ) ( ) 156 23
3
+++=
RCsRCsRCsRCs
svsv
T
a ( )( ) 1
2
RR
svsv
a
R −=
( )( )
( )( )
( )( )
( )( ) ( ) 156
· 23
3
1
2
+++−==
RCsRCsRCsRCs
RR
svsv
svsv
svsv
T
a
a
R
T
R
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/42
Condició d’oscil·lació
Anàlisi del PSO. C-R-C (i II)
C
R
C
R2
R1
+
_
C
R Rx
vo ( )( )
( )( ) ( )
1156 23
3
1
2 =+++
−=RCsRCsRCs
RCsRR
svsv
T
R
( ) ( ) ( ) 156 233
1
2 +++=− RCsRCsRCsRCsRR
Freqüència d’oscil·lació: -6(RC)2ω02 = -1 → 6(RCω0)2 = 1
condició de guany:
RCf
621
0 π=
( ) ( ) RCsRCsRCsRR 533
1
2 +=−
(terme amb part real)
(terme amb part imaginària) ( ) 0
200
3
1
2 5·1 ωωω RCjjRCRR
=
+
( )( )
56
1 2
2
1
2 =
+
RCRC
RR 29
1
2 =RR
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/42
Trobeu freqüència d’oscil·lació (ω0) i condició de guany en la configuració R-C-R Solució:
Exercici
R
R2
R1
+
_
R R
C C C
vo
RCf
π23
0 = 261
2 =RR
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/42
Interessa que el guany de llaç es distribueixi suaument a través de β(s) per tal de reduir el THD.
Amb seguidors de tensió, no cal que R2/R1 sigui massa gran
Condició de guany i freqüència d’oscil·lació
PSO amb sortida ‘buffer’
R2
R1
+
_
C
R
+
_
C
R
+
_ R
C
R
Punt de tall
RCf
π23
0 = 81
2 =RR R1 ha de ser gran per
no carregar la xarxa β(s)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/42
Per una oscil·lació més estable, una altre aproximació consisteix en utilitzar una estructura d’ordre 2 amb factor de qualitat molt elevat (Q = ∞)
Cada secció aporta una fase de 90º
Condició d’oscil·lació:
Freqüència d’oscil·lació:
Oscil·ladors de quadratura
R
+
_
C
R + _
C
R
sin(x)
cos(x)
Punt de tall
( )( ) ( )
112 =−=
RCssvsv
T
R No hi ha condició de guany !!!
RCfo π2
1=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/42
4 seccions RC que desfasen 45º cadascuna. Aquesta característica permet obtenir la funció ‘sin(x)’ i ‘cos(x)’ en un mateix circuit
Per utilitzar amb integrats de 4 operacionals (TLV2474)
Oscil·lador ‘Bubba’
R2
R1
+
_
C
R
+
_
+ _
R
C C
R + _
C
R sin(x)
cos(x)
Punt de tall
Condició de guany i freqüència d’oscil·lació
RCf
π21
0 = 41
2 =RR
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/42
Oscil·ladors sinusoïdals. Conclusions La precisió en tots els circuits està vinculada a la qualitat dels
components passius
Condensadors de policarbonat i resistències de pel·lícula de carbó
Limitació de f0màx
Està condicionada pel SR (Slew Rate) i el GBP (Gain Bandwidh Product) del operacional (f0màx < 1MHz !!!)
Limitació de fOmin Per valors petits de f0 és requereixen C’s i R’s grans. Els operacionals han de
ser de IB petita (JFET)
Exemple: Amb C=1μF i R=15.9MΩ → f0 = 0.01Hz !!!
Slew Rate:
Guany del operacional en llaç obert
Ample de banda amb guany unitari (5Hz en el LM741)
SRAO > 2π·VO(màx)·f0 GBP = aOL·fB ≥ 43·f0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/42
Criteris sobre l’elecció de la topologia Pont de Wien
L’estabilitat de f0 és acceptable, però treballar per reduir el THD és molt més complicat que no pas aconseguir que el circuit oscil·li
Quadratura
Tot i ser molt versàtil (funció sin(x) i cos(x) en un mateix circuit), és el que més distorsió presenta a la sortida
PSO
Són els que més bona relació d’estabilitat (de f0) i distorsió harmònica presenten, especialment l’oscil·lador ‘Bubba’, però ocupen molt d’espai
El desenvolupament de les tecnologies fa que sigui molt més pràctic utilitzar circuits integrats específics
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/42
Oscil·ladors d’alta freqüència A freqüències elevades els dispositius integrats no funcionen. Ús de
dispositius discrets (BJT o FET etc...) amb xarxes resonants LC
L’inserció d’inductors a la xarxa β(s) permet obtenir oscil·ladors amb factor de qüalitat (Q) molt elevat
Dos grups segons els elements del divisor de tensió a la xarxa LC:
Hartley.- Divisor de tensió format per inductors Colpitts.- Divisor de tensió format per condensadors
L’oscil·lador Clapp és una variant del Colppits
Divisor de tensió
Hartley Colppitts Clapp
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/42
Oscil·lador Hartley
L L
C
Cs
Cd Rd
Rs Rg
vo
VCC
Circuit d’anàlisi per obtenir vR/vT
L L vR Rd
C
gm·vgs vgs vT
+
-
RG no ha de carregar la xarxa β
Cd i Cs tenen valor elevat i es Consideren curtcicuit a la freqüència fo
L L C
Rd
io
+
-
vo + -
vf
vε
-
+
Xarxa A
Xarxa β L L
C
Rd
vT
vR
Estructura sèrie-sèrie Circuit elèctric en petit senyal Punt de
tall
+
-
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/42
Anàlisi del oscil·lador Hartley
L L
C
Cs
Cd Rd
Rs Rg
vo
VCC Càlcul de vR/vT, f0 i condició de guany
L L vR Rd
C
gm·vgs vgs vT
+
-
ZH(s) va
( ) ( )1211// 2
2
++
=
+=
LCsLcsLs
CsLsLssZH
( ) ( ) ( )svLCsLCssv
CsLsLssv aaR 11 2
2
+=
+=
-
+
(1)
( ) ( )( ) ( ) ( )
( ) ( ) ( )svLCsRLCsLsRgLCsLssvRg
RsZsZsv T
d
dmgsdm
dH
Ha 121
122
2
++++
−=+
−=(2)
( )( ) ( ) ( ) 1
121··
22
2
=+++
−=LCsRLCsLs
RgLCsLssvsv
d
dm
T
RCondició d’oscil·lació:
( ) 012 2 =+LCsRd LCf
221
0 π=
( )1· 22 +=− LCsLsRgLCsLs dm 1· =dm Rg
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/42
Oscil·lador Colppits
C
Cs
Cd Rd
Rs Rg
vo
VCC
C
L
L
vR Rd gm·vgs vgs
vT +
- -
+ C C
Circuit d’anàlisi
Condició d’oscil·lació:
Freqüència d’oscil·lació
Condició de guany:
( )( ) 1
12232 =+++
−=CsRLCsLsCR
Rgsvsv
dd
dm
T
R
LCf 2
21
0 π=
1· =dm Rg
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/42
Oscil·lador Clapp
Cs
Cd Rd
Rs Rg
vo
VCC
C C
Z
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/39
Filtres analògics. Què són? Diverses definicions
A nivell de dispositiu electrònic
Circuit electrònic format per R, L, C i dispositius actius (TRT, AoP i fonts controlades) capaç d’eliminar components freqüencials no desitjades.
A nivell d’anàlisi
Quadripol que transmet una banda limitada del senyal d’entrada. Bloc que implementa una funció de transferència (H(s)) determinada
+ vo(t) vi(t)
Filtre analògic
vi(t)
vi(ω)
ω ∞ 0
H(ω)
t t
vo(t)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/39
Especificacions del filtre
El disseny consisteix en trobar un circuit amb els components apropiats per l’operació de filtratge (funció de transferència) desitjada que s’apropi al filtre ideal.
Especificacions segons la forma de la resposta: δ1, δ2, ωp, ωs Especificacions segons les característiques del filtre:
Generals: Esmorteiment (ξ), Factor de qüalitat (Q), Fase (|θ(ω)|) Específic (Passa-baixes/altes): Freqüència de tall (ωc) Específic (Passa-banda o /b. eliminada): Banda (BW): ωH– ωL, Freqüència central (ω0)
|H(ω)|
1+δ1
1-δ1
Arrissada a la banda de pas
Banda de transició
ω ωs ωp
δ2
0
δ1.- Arrissada a la banda de pas δ2.- Arrissada a la banda d’atenuació ωp.- Límit de la banda de pas ωs.- Límit de la banda d’atenuació
Banda d’atenuació
Filtre passa-baixes real
ω
|H(ω)|
ωH
Filtre passa-baixes ideal
ωH 0
1
Banda de pas
Banda d’atenuació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/39
Segons la família
Filtres passius.- Formats exclusivament per resistències, condensadors i/o inductors (RLC)
Filtres actius.- A més, inclouen transistors i amplificadors operacionals, entre d’altres dispositius integrats
Segons la zona de treball
Passa-baixes, passa-altes, passa-banda, passa-tot i banda eliminada
Segons la tecnologia
Bàsics: Blocs kRC (Sallen-Key o VCVS), de realimentació múltiple.
Gama mitja Biquad i State-Variable filters (Filtres universals).
Altes prestacions (Aproximacions al filtre ideal: Butterworth, Chebyshev, Cauer i Bessel): Circuits LC (Conversors d’impedància GIC), Capacitats commutades (SC.- Switched Capacitors) i circuits integrats especials
Tipologia i classificació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/39
Avantatges dels passius
Bandwidth elevat Major immunitat a les desviacions dels components Baix consum (No requereixen alimentació) Linealitat i Marge dinàmic
Avantatges dels actius
Ocupen un espai reduït (Integració en dispositius de silici) Fiabilitat i immunitat al soroll Disseny i ajustament fàcil i còmode Gama variada de funcions de filtratge Guany >1 (En els passius hi ha pèrdues)
Actualment, és indiscutible l’ús de filtres actius en àudio i telecomunicacions. Els passius s’utilitza quan és necessita reduir el consum
Passius vs. Actius
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/39
Zones de treball
vi(t)
ω ∞ 0
t
ω ∞ 0
ω ∞ 0
ω ∞ 0
t
vo(t)
t
vo(t)
t
vo(t)
t
vo(t)
Passa-baixes (Low-pass)
Passa-altes (High-pass)
Passa-banda (Band-pass)
Banda-eliminada (Notch)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/39
La funció de transferència Els components dels filtres presenten característiques que depenen de
la fre qüència
Pols complexes apareixen sempre amb parells conjugats pk i pk* Exercici 3.1: Trobeu el diagrama pol-zero del següent circuit RLC
+ VI (s) VO (s)
( ) ( )( )
( )( ) ( )( )( ) ( )n
mn
nn
n
mm
mm
I
O
pspspszszszs
bsbsbsbasasasa
sVsVsH
−−−−−−
=++++++++
== −−
−−
······
......
21
21
011
1
011
1 zeros
pols
H(s)
• arrels de H(s) reals y/o complexes: pk =σk+jωk
n
m
baH =0
Factor d’escala o guany:
vi(t) L
+
C
R 10Ω
40μF 5mH +
_ vo(t)
Solució:
( )12 ++
=RCsLCs
RCssH
2
jω
σ
-2
-1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/39
Estabilitat dels sistemes És estable quan una entrada acotada produeix sortida acotada
Observació del comportament amb una entrada impulsional per comprovar l’estabilitat:
Dos casos representatius:
Tots els pols al semiplà esquerre per l’estabilitat (σk<0). No està garantida si s’utilitzen components actius: BJT’s, operacionals, etc
Pols conjugats generen transitoris amb oscil·lacions Algunes aplicacions exploten la inestabilitat (oscil·ladors)
Exercici 3.2: Determineu la resposta impulsional de l’exercici 3.1
h(t) = L-1H(s) Resposta impulsional del sistema
( )tueAs
A tk
k
k kσ
σ=
−
1) 2)
L-1
u(t).- Esgraó unitari
( ) ( ) (
)t
teAjs
Ajs
A tk
kk
k
kk
k k
ω
ωωσωσ
σ
sin
cos2
+
+=
−−+
+−L-1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/39
Resposta freqüencial Interessa conèixer el comportament a les components harmòniques
(sinusoïdals) d’entrada
Dos punts de vista en l’anàlisi i problema del disseny:
1) Teóric (Disseny): H(jω) especificada matemàtica (o gràficament) amb l’objectiu de dissenyar el circuit electrònic
2) Pràctic (Anàlisi): Necessitat de conèixer experimentalment H(jω) d’un sistema que ja està implementat
Exercici 3.3: Trobeu la resposta del sistema de l’exercici 3.1 a una entrada vi(t) = 10cos(103t+45º)V
xi(t) = Ximcos(ωt+θi) H(jω)
xo(t) = Xomcos(ωt+θo) t
Xom Xim
θi θi
( )( ) i
imom
jHXjHXθωθ
ω+∠=×=
0
( ) ( ) ( )( ) 22
ir
ir
HHjHjHHjHjHjH
+=
+=∠=
ωωωω ( ) ( )
( )
<−>
=∠−
−
0,tanº1800,tan
1
1
rri
rri
HHHHHH
jH ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/39
Representacions de Bode
Exemple de filtre passa-baixes
Respostes són més selectives (ideals) quan més gran és n, però també augmenta complexitat (cost)
Assumint dissenys amb arrissada a les bandes freqüencials (pas i atenuació), és poden obtenir respostes selectives amb un ordre moderat (Altes prestacions)
0 1 20
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
(rad/sec)
0.5 1 1.5 2 2.5 30
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
10-3
10-2
10-1
100
101
102
10-3
10-2
10-1
100
freqüència
( )( )
( ) ( )nn Hs
sH1
11
12 +
=→+
=ω
ω
freqüència normalitzada (f-3db = 1) freqüència normalitzada (log)
Representació lineal Representacions normalitzades a -3dB
Ampl
itud
Am
plitu
d
Am
plitu
d (lo
g)
n = 1
n = 4
n = 8 n = 16
n = 32
n = 1
n = 2 n = 4
n = 8 n = 16
n = 32
n = 1
n = 2
n = 4
n = 8
n = 16
n = 32
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/39
Configuracions útils de 1er. ordre Passius
vi(t) vo(t) R
C
vi(t) vo(t) C
R
vi(t) vo(t) R1
C
R2
vi(t) vo(t)
R1
R2 C
( )0
00 ω
ω+
=s
HsHPassa-baixes
( )1
0
00
+=
ω
ωs
sHsH
Passa-altes
H0=1 RC1
0 =ω
H0=1 RC1
0 =ω
( ) 111
1 ; pzpszsksH >
++
=
( )CRRp
CRz
RRRk
211
21
21
2 1;1;+
==+
=
( ) 111
1 ; pzpszsksH <
++
=
CRCRp
CRzk
211
11
11;1;1 +===
Actius
+ _
R1 vi(t) C
R2
vo(t)
+ _
R1 vi(t)
C
R2
vo(t)
Passa-altes
CRRRH
10
1
20
1; =−= ω
( )1
0
00
+=
ω
ωs
sHsH
CRRRH
20
1
20
1; =−= ω
( )0
00 ω
ω+
=s
HsHPassa-baixes
+ _
R1
vi(t)
C1
vo(t)
C2
( ) 111
1 ; pzpszsksH >
++
=
111
211
211
1;;1CR
pCCRCCzk =
+==
+ _
vi(t)
C1
vo(t)
R2 R1
( ) 111
1 ; pzpszsksH <
++
=
111
22111
1
2 1;1;1CR
pCRCR
zRRk =
+=+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/39
Aplicacions bàsiques de 1er. ordre Combinant el pass-baixes i passa-altes actiu de primer ordre s’obté la
resposta passa banda (per aplicacions d’àudio)
Desplaçament de fase.- Filtre passa-tot de fase no mínima
_
+
VI
R1
+
C1 C2
Vo
R2
( )1
11 2211
11
1
2
++−=
sCRsCRsCR
RRsH 2211
1
20
1,1CRCR
RRH
HL ==
−=
ωω
ω
|H(jω)| |H0|
ωL ωH
_
+ Vi
R1
+
Vo R
C
R2(=R1)
ω/ω0 0.1
( )ωjH∠
1 10
-90º
-180º
( )11
++−
=RCsRCssH
RC1
0 =ω
0º
0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/39
Pre-amplificador RIAA Amplificador i eqüalització d’amplitud en reproductors giradisc El senyal requereix complir estàndar RIAA (Record Industry Association of
America):
Especificacions a 1KHz 30-40 dBs per capçals magnètics 50-60 dBs per inductors (agulles) mòbils
_ + Vi
R2
+
R3
C3 C2
R1
C1
Cp 47kΩ Vo
Vo
f(Hz)
20
100
-20
f2 f1 f3 1k 10k
f1 = 500Hz f2 = 50Hz
f3 = 2122Hz
( ) ( )( )32
1
1
32
1111
ωωωω
sss
RRRjH
++++
+=
( )( )32321 //
1CCRR +
=ω
Guany (dB)
222
1CR
=ω33
31CR
=ω
0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/39
Pre-amplificador per reproductors Amplificador i equlaització d’amplitud segons estàndar NAB (National
Association of Bradcasters)
_ + Vi
R2
+
C2
R1
C1
Vo
R3
f(Hz)
20
100
f2 f1
1k
f1 = 3183Hz f2 = 50Hz
Guany (dB)
40
60
( )2
1
1
3
111
ωωω
ss
RRjH
++
+=
( ) 2321
1CRR +
=ω22
11CR
=ω
0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/39
Control de to Per amplificació/atenuació de ‘baixos’ (bass) i ‘aguts’ (treble)
_
+ Vi
+ Vo
R1 R1
R3 R3
R2
R5
C2
R4
C1
Bass
Treble
f
fB
Guany (dB)
fT
AB(màx)
AB(mín)
AT(màx)
AT(mín)
Bass Treble
1
21
21
1
RRRA
RRR
B+
≤≤+
12
1CRB =ω
Guany
Freqüències de tall 3
521
521
3 22 R
RRRARRR
RT
++≤≤
++
23
1CRT =ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/39
Equalitzador gràfic Amplificació/atenuació a freqüències intermitges (a més del bass i
treble)
_
+
Vi
Vsn
R1 R1
R2
C2
C1
R3 R3
Secció
_
+
VI
R/(n-1)
+ Vo
R
Secció 1
R
...
...
Secció n
R
1
21
21
1
33
33
RRRA
RRR
n+
≤≤+
2 1
2 2
210n
R RR C
ω+
=
Guany (dB)
f 0
fn
R3>> R1 R3 = 10R2 C1 = 10C2 Resposta en una secció
Vsn
Vs1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/39
Exercici 3.4: Determineu components en el filtre passa-banda per a un guany de 20dB a la banda d’audio (20Hz-20KHz)
Exercici 3.5: Dissenyeu un pre-amplificador RIAA de 40dB
Exercici 3.6: Dissenyeu un control de bass-treble amb ajustament d’amplitud de 20dB, fB = 30Hz i fC = 10kHz
Exercicis amb filtres de 1er. ordre
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/39
Fucions estàndar de 2on. ordre Low-pass:
High-pass:
Band-pass:
Notch response:
All-pass:
Relacions útils:
HN = HLP+HHP = 1-HBP HAP = HLP – HBP +HHP = 1 – 2·HBP
( ) 200
2
20
0 ·2 ωξωω
++=
ssHsH LPLP ( )
( ) ( ) QjHjH LPLP
02
00 1
1ωωωω
ω+−
=
( ) 200
2
2
0 ·2 ωξω ++=
sssHsH HPHP ( ) ( )
( ) ( ) QjHjH HPHP
02
0
20
0 1 ωωωωωωω+−
−=
( ) 200
20
0 ·2·2
ωξωξω
++=
sssHsH BPBP ( ) ( )
( ) ( ) QjQjHjH BPBP
02
0
00 1 ωωωω
ωωω+−
=
( ) 200
2
20
2
0 ·2 ωξωω
+++
=ss
sHsH NN ( ) ( )( ) ( ) Qj
HjH NN0
20
20
0 11
ωωωωωωω
+−−
=
( ) 200
2
200
2
0 ·2·2
ωξωωξω
+++−
=ssssHsH APAP ( ) ( ) ( )
( ) ( ) QjQjHjH APAP
02
0
02
00 1
1ωωωωωωωωω
+−−−
=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/39
Respostes freqüencials de 2on. ordre Low-pass
Resposta plana (o sense esmorteïment) amb Qmax ≤ 0.707 (0.707 ≥ ξ ≥∞ ). En el cas que Q = 0.707, ω0 = ωc és la freqüència de tall i |HLP| = -3dB
Amb esmorteïment (Q ≥ 0.707 o bé 0 ≥ ξ ≥ 0.707 ):
0.1 0.2 0.5 1 2 5-40
-30
-20
-10
0
10
20
Freqüència
Ampl
itud
(dB)
(rad/sec)
Q=1 Q=2
Q=5 Q=10
Q=0.2
Q=0.5
Q=0.707
High-pass
0.1 0.2 0.5 1 2 55-40
-30
-20
-10
0
10
20
Freqüència
Ampl
itud
(dB)
(rad/sec)
Q=1 Q=2
Q=5 Q=10
Q=0.2
Q=0.707
Q=0.5
ωc
2
0
211 Q−=ωω
2maxmax,411 Q
QH HPLP−
=
H0 =1, ω0 = 1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/39
Exemple:
_
+
R1
R
R
R
C2
C1 vi
vo
Filtre passa-altes
( ) ( )09.121.10
118.011 2 +++
=ss
sssFL
Valors:
R1 = 1MΩ, R = 100kΩ C1 = 1μF, C2 = 100μF
Dades del polinomi: Freqüència de resonància: ω0 Esmorteïment: ξ
Factor de qüalitat: Q =1/2ξ = 0.102
200
221
2 2 ωξω ++=++ ssasas
==→= 20220 aa ωω 1.044 rad/seg
f0 = 0.16Hz ≠ fc (= 10.10 rad/seg o 1.6Hz)
==0
1
2ωξ a
4.88 > 0.707 (No hi ha esmorteïment)
Poc selectiu
Funció de transferència: FL(s)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/39
Respostes freqüencials de 2on. ordre (i II) Band-pass
Selectivitat freqüencial dels filtres. Expressions importants:
Notch Response
LHBW ωω −=( )( )QQ
H
L
21411
214112
0
20
++=
−+=
ωω
ωωHLωωω =0 ξ
ω·210 ==
BWQ
0.1 0.5 1 2 5-40
-35
-30
-25
-20
-15
-10
-5
0
Freqüència
Mag
nitu
d (d
B)
(rad/sec)
Q=5
Q=20
Q=10
Q=1
H0 =1, ω0 = 1
0.1 0.2 0.5 1 2 5-50
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
Freqüència
Am
plitu
d (d
B)
(rad/sec)
Q=2
Q=0.5
Q=1
Q=5 Q=10
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/39
Degut a la falta de precisió dels components, a la pràctica els paràmetres es desvien dels valors teòrics. S’han de realitzar mesures per ajustar-los correctament (amb potenciòmetres!!!)
Passa-baixes
Com que HLP(jω0) = -j·H0LP·Q, ω0 es determina localitzant la freqüència on la sortida està desfasada 90º respecte a l’entrada. Llavors: Q=|H(jω0)|/|H0LP|
Passa-banda
Com HBP(jω0) = H0BP, ∟HBP(jωL) = ∟H0BP – 45º i ∟HBP(jωH) = ∟H0BP – 135º; a ω0 la sortida està en fase amb l’entrada si H0BP >0, o bé desplaçada 180º si H0BP <0. Llavors, ωL i ωH es determinen quan la sortida es desplaça 45º respecte a l’entrada, ω0 és el punt mig de les dues i Q=ω0/(ωH – ωL)
Consideracions semblants s’apliquen per mesurar els paràmetres de les configuracions passa-altes i Notch respectivament
...al laboratori
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/39
Filtres ‘kRC’ (o Sallen-Key) Xarxes actives de 2on. ordre que milloren considerablement el factor
de qualitat respecte de les passives (Q >0.5)
Blocs RC requereixen de xarxes actives per incrementar el factor de qüalitat (Q), p.e: la configuració de no inversor
vi(t) vo(t) R
C
R
Filtre passiu de 2on. ordre
C
( ) ( )( ) 1·3
12 ++
==sRCRCssV
sVsHi
o
Q = 1/3 !!! < 1/2
vi(t) vo(t) R
C
R
Filtre Sallen-Key
C
K
Guany i realimentació positiva controlada per mantenir la magnitud de vo(t) a ω=ω0
K
+ _
vA vo
vA
vo(t)
A
B
RRK +=1RB
RA
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/39
‘kRC’. Low-pass i High-pass
vi(t) vo(t) R1
C1
R2
C2
( ) ( )[ ] 1·1 2221112
2211 +++−+=
sCRCRCRKsCRCRKsH LP
+ _ RB
RA
Low-pass
vi(t) vo(t)
C1
R1
C2
R2
+ _ RB
RA
High-pass
( ) ( )[ ] 1·1·
2221112
2211
22211
+++−+=
sCRCRCRKsCRCRsCRCRKsH HP
Guany i freqüència de tall:
A
BR
RK +=12211
01
CRCR=ω
Factor de qualitat
( )
( )22
11
12
21
11
22
11
22
12
21
22
11
1
1
1
1
CRCR
CRCR
CRCRK
Q
CRCR
CRCR
CRCRK
Q
HP
LP
++−=
++−=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/39
...sobre el disseny
Només hi ha 3 equacions (H0, ω0 i Q) per dissenyar 5 paràmetres del circuit (K, R1, R2, C1 i C2). És necessari fixar dos paràmetres del circuit.
Dos mètodes de disseny: Components iguals i amb Guany-unitari
Components iguals
Si R1 = R2 = R i C1 = C2 = C, llavors:
Expressions de disseny
Amb guany unitari
Si R2 = R, C2 = C, R1 = m·R i C1 = n·C:
Nombre mínim de components i BW del AoP màxim amb K = 1 Q màxima amb m=1 (R’s del mateix valor)
Filtres kRC. Consideracions...
H0LP = H0HP = K RC1
0 =ωK
Q−
=3
1
0
1ω
=RC QK 13−= ( ) AB RKR 1−=
RCmn1
0 =ω1=K1+
=m
mnQ
vi(t) vo(t) m·R
n·C
R
C
+ _
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/39
...sobre el procediment per ajustar els components
Components iguals:
1) Ajustar R1 per obtenir la ω0 requerida (altera el valor de Q) 2) Ajustar RB per obtenir la Q requerida (ω0 no varia. K varia però no afecta al
comportament freqüencial del filtre)
Amb guany unitari:
1) Escollir els condensadors amb un ‘ratio’ n ≥ 4·Q2 (m=1). 2) Determinar m (i les resistències) mitjançant les expressions:
Inconvenients del disseny
1) Components iguals: Disseny sensible a les toleràncies de RA i RB. Per aquesta raó, els filtres kRC s’utilitzen per Q < 10
2) Amb guany unitari: Poca flexibilitat per ajustar Q i ω0 amb comoditat
Filtres kRC. Consideracions (i II)...
12 −+= kkm on: 12 2 −=Qnk
RCmn1
0 =ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/39
‘kRC’. Band-pass i Notch Band-pass
vi(t) vo(t)
R1
R3
C2
R2
+ _ RB
RA
Notch Response
Guany: ( ) ( ) KK
RRCCRRKKH BP −
=++−+
=4111 212131
0
Freqüència de ressonància RCCRCR
RR 21
2211
310 =
+=ω
vi(t) vo(t)
R
2C
R + _
RB
RA
C1
R/2
C C
( )[ ] KCRCRCRCRCRCRRRKRR
Q−
=++−+
+=
42
111
22111221112231
31
Igualtat-components: R1 = R2 = R3 = R i C1 = C2 = C
Guany: KH N =0
Freqüència de ressonància RC
10 =ω
KQ
241−
=Factor de qualitat
Mateix procediment de disseny (Igualtat-components) del passa-baixes i passa-altes !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/39
Exercici 3.7: Mitjançant el disseny amb components RC iguals, determineu els valors per a un filtre passa-baixes amb f0 = 1kHz i Q = 5.
Exercici 3.8: Modifiqueu el mateix circuit de l’exercici 3.7 per un guany de 0dBs
Exercici 3.9: Dissenyeu un filtre passa-baixes de Butterworth amb una atenuació de 3dBs a 10kHz. Quan val la sortida vO(t) si a l’entrada tenim un senyal de la forma vi(t)=10cos(4π104t-90º) V
Exercici 3.10: Dissenyeu un filtre passa-altes de 2on. ordre amb f0 = 200Hz i Q = 1.5
Exercici 3.11: Dissenyeu un filtre passa-banda amb f0 = 1kHz i BW = 100Hz. Quin és el guany a la fre qüència de resonància? Modifiqueu el circuit per a que aquest guany sigui de 20dB
Exercici 3.12: Dissenyeu un filtre Notch amb f0 = 60Hz i BW = 5Hz. Quin és el guany a freqüències baixes? I a freqüències altes?
Exercicis amb circuits kRC
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/39
Realimentació múltiple Filtres actius amb més d’un llaç de realimentació
Constitueixen l’altre grup de filtres bàsics, juntament amb els ‘kRC’
Exemple: Filtre passa-banda Amb C1 = C2 = C:
Disseny: ,
H0 augmenta exponencialment amb Q Si volem H0 < 2·Q2 hem d’incloure una xarxa d’atenuació
vi(t) vo(t) R1
R2 C2
+ _
C1
=−
+−
−=
2
1
1
1
1
1
122
·1·1
··
Csv
Csvv
Rvv
vCRsvoi
o
v1
( ) ( ) 1···
2112
2211
22
+++−
=sCCRsCRCR
CRssH1
2
Guany:
21
120 1 CC
RRH BP +−=
Freqüència de ressonància:
22110
1CRCR
=ω
Factor de qualitat:
1221
12
CCCCRR
Q+
=
20 ·2 QH BP −=
CRR 210
1=ω
12·5.0 RRQ =
QCR 01 ·21 ω= CQR 02 2 ω=vi(t)
R1A R2
C2
+ _
C1
vo(t)
CHQR A 001 ω= ( )12 02
11 −= HQRR AB
R1B
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/39
Estructures amb realimentació múltiple Passa-baixes
Passa-banda
Notch
vi(t) R1A
R2 C2
+ _
C1
vo(t)
R1B
vi(t) R1
C2 R2
+ _
R3
vo(t)
C1
vi(t) R1A
R2 C2
+ _
C1
vo(t) R1B
+ _
R3 R5
20 ·2 QH BP −=
CRR 210
1=ω
12·5.0 RRQ =
CQR 02 2 ω= CHQR A 001 ω= ( )12 02
11 −= HQRR AB
1
30 R
RH LP −=2132
01
CCRR=ω
32232
132
21
RRRRRRR
CCQ
++=
21 ·CnC =
21320
2 ·1
CCRR
ω= ( )
20
02
3 ·21411
QCnHQ
Rω
+−+=
( )02 14 HQn +≥
0
31 H
RR =
( ) iBPiiBPN VHRRH
RRV
RRVHH
RRH
−−=−−−= ·1·
3
40
4
5
4
50
3
5
( )BPNN HHH −= 10 si 13
40 =
RRH
4
50 R
RH N −=R4
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
32/39
Exercici 3.13: Dissenyeu un filtre passa-banda amb f0 = 1kHz, Q = 10 i H0 = 20dBs
Exercici 3.14: Dissenyeu un filtre passa-baixes amb f0 = 10kHz, Q = 4 i H0 = 2V/V
Exercici 3.15: Dissenyeu un filtre Notch amb f0 = 1kHz, Q = 10 i H0 = 0dBs
Exercicis amb realimentació múltiple
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
33/39
Filtres SV (State-variable) Juntament amb els filtres ‘biquad’, utilitzen més d’un operacional per
millorar les prestacions de les estructures de 2on. ordre:
Menys sensibilitat a les toleràncies dels components passius Millora el Factor de qualitat comparat amb els filtres kRC (Q >10) Sintonització més senzilla i còmoda, tot i que s’ha de vigilar al escollir els
valors inicials dels components (consideracions sobre la idealitat del operacional)
Més d’una resposta al mateix circuit (filtres universals)
VLP + _
R3 R5 C1
+ _
R7
+ _
R6 C2
R2 R1
R4
vi(t)
VBP VHP Filtre SV
High-pass Band-pass Low-pass
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
34/39
Disseny de filtres SV Inversor
No inversor
Guany
,13
50 −=
−=
RRH BP
Freqüència de ressonància
,1
1
4543
120 Q
RRRRRRH BP =
+++
=
( ) ( )124535
27416512 131
11
RRRRRR
CRRCRRRRQ +=
+++
=
Igualtat-components: R5 = R4 = R3 , R6 = R7 = =R i C1 = C2 = C
Guany:
RCCRCRRR 1
2716
450 ==ω
Procés de sintonització al laboratori:
1.- Ajustar R3 per obtenir H0. 2.- Ajustar R6 (o R7) per obtenir ω0. 2.- Ajustar R2/R1 per obtenir Q
VLP + _
R3 R5 C1
+ _
R7
+ _
R6 C2
R2 R1
R4
vi(t)
VBP VHP ,1
3
40 −=
−=
RRH LP
Factor de qualitat
VLP + _
R3 R3 C
+ _
R
+ _
R C
R2 R2
R3
vi(t)
VBP VHP
,10 Q
H BP = 10 −=BPHQ
H LP1
0 =
Freqüència de ressonància
RC1
0 =ω1
2
21
RRQ +=
Factor de qualitat
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
35/39
Filtres ‘Biquad’ Format per dos integradors (un d’ells pur) + un amplificador inversor de
guany unitari Dues respostes freqüencials: passa banda i passa-baixes
Si R5 = R4 = R , i C1 = C2 = C
Procés de sintonització al laboratori:
El mateix que amb filtres SV
-VLP + _
R1 C1 C2
+ _
R3
+ _
R4
R3
vi(t)
VLP VBP
Band-pass Low-pass
R2
R3
,1
20 R
RH BP−
=11
50 R
RRRH LP ==
RR
CRRCR
Q 2
254
12 ==RCCRCR11
25540 ==ω
Guany: Freqüència de ressonància: Factor de qüalitat:
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
36/39
‘Biquad’ Notch Tres casos possibles:
Notch Symmetric (R4 = ∞)
Low-pass Notch, ωz> ω0 (Switch a +)
Hig-pass Notch ωz< ω0 (Switch a -)
+ _
R1 C C
+ _
R3
+ _
R
R
Vi
HLP·Vi -HBP·Vi
R1
R3
RRQ 1=
QRRz 420 1±=ωω
Factor de qualitat:
Freqüència de ressonància:
-HLP·Vi
+ _
+ _
R4 R5 R2 R2
RC1
0 =ω
0ωω =c
2
50 R
RH N −=
QRRcz 421+=ωω
202
25
0 ··ωω
RRH z
N −=
QRRcz 421−=ωω
2
50 R
RH N −=
ω
|HN|dB
ωc=ω0 0
ω
|HN|dB
ωz 0
ωc
ωc
ω
|HN|dB
0 ω0 VN
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
37/39
Sensibilitat del filtre Per les desviacions tèrmiques dels components passius, interessa
conèixer la sensibilitat del filtre
Anàlisi de sensibilitat: Exemple: filtre kRC passa-baixes
Igualtat-components
xy
yx
xxyyS y
x ∂∂
=∂∂
=xy
yx
xxyyS y
x ∂∂
=∂∂
=
Propietats:
==
−=+=−==
2
121
2121
2121
11
xx
yx
yx
xx
yx
yx
yyx
yx
yx
yyx
yx
yx
yx
SSSnS
SSSSSSSSS
n
212
212
211
211
22110
1 −−−−== CRCRCRCR
ω21
0
2
0
2
0
1
0
1−==== ωωωω
CRCR SSSSFreqüència de ressonància:
Factor de qualitat:
( )12211122
1122
21
2121
CRCRCRCRQSS
CRCRQSSQC
QC
QR
QR
+=−=
−=−=
( ) 2211
2211
1 CRCRKQSS
CRCRQKSQR
QR
QK
BA−=−=
=
,13
,2121
−=
−=−=
QS
QSSQK
QR
QR 212
21−=−= QSS Q
CQC
QSS QR
QR BA
21−=−=
Guany-Unitari
( )21
21
121
21 RRRRSS Q
RQR +
−=−= 21
21=−= Q
CQC SS
Augment de sensibilitat amb Q:
Menys sensible
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
38/39
Sensibilitat. Comparativa En totes les estructures
Filtres kRC
Realimentació múltiple
Passa-banda:
Passa-baixes:
Amb més d’un operacional (‘Biquad’)
Els filtres SV tenen sensibilitats semblants
Els filtres de realimentació múltiple, SV i Biquad són els que ofereixen millor comportament respecte la sensibilitat
,11<Q
RS
( )12211122
1122
21
2121
CRCRCRCRQSS
CRCRQSSQC
QC
QR
QR
+=−=
−=−=
( ) 2211
2211
1 CRCRKQSS
CRCRQKSQR
QR
QK
BA−=−=
=
21
0
2
0
2
0
1
0
1−==== ωωωω
CRCR SSSS
,21
2<Q
RS ,21
3<Q
RS21
21=−= Q
CQC SS
,21
21−=−= Q
RQR SS
21
21=−= Q
CQC SS
,12=Q
RS21
2154==−== Q
CQC
QR
QR SSSS
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
39/39
Exercici 3.16: Al filtre SV inversor especifique components per a un filtre passa-banda amb ample BW = 10Hz centrat a 1kHz. Quin és el guany de resonància?
Exercici 3.17: Dissenyeu un filtre Biquad amb f0 = 8kHz, BW = 200Hz i 20dBs de guany de resonància. Quin és el valor de HOLP?
Exercici 3.18: Especifiqueu components per la resposta Notch del filtre Biquad per f0 = 1kHz, Q = 10, fz = 2kHz i un guany de 0dBs
Sensibilitat kRC
Exercici 3.19: Investigueu l’efecte d’un 1% de tolerància en tots els components del filtre passa-baixes dels exercicis 3.7 i 3.9
Exercicis amb SV i Biquad
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
40/39
Resum Factors de decisió al escollir l’estructura adequada:
Especificacions: H0, ω0, ωc i Q Simplicitat en el disseny i la configuració (sintonització de fc) Cost Sensibilitat
Estructures de 1er. ordre pràcticament en desús.
Les estructures de 2on. ordre són aptes nomès per especificacions poc exigents: Baixa freqüència, respostes poc selectives i transicions suaus (Q ≤ 10)
L’ús de la realimentació múltiple s’utilitza bastant per la baixa sensibilitat que presenten a les toleràncies dels components (R i C)
Els SV i ‘Biquad’, a més, són fàcils de configurar, però incrementa el cost (Preu aproximat d’un filtre universal >15€)